专利名称：半导体器件及其制造方法
技术领域：
本发明的涉及一种具有高击穿电压的半导体器件及其制造方法。
背景技术：
目前，高电压半导体器件正广泛地用于如通信、家用器具、显示设备以 及汽车领域。这些应用领域也正在逐步扩大。高电压半导体器件使用高电压 晶体管，在许多领域里，高电压晶体管需要高击穿电压。
发明内容
根据本发明的实施例提供了具有高击穿电压的半导体器件及其制造 方法。
根据一实施例的半导体器件可包括在半导体衬底的第一导电型阱 中形成的同时彼此隔开的第二导电型漂移区；从所述漂移区突起的垂直 区；和在所述垂直区上形成的第二导电型源极/漏极区。
根据一实施例的半导体器件的制造方法包括以下步骤通过向半导 体衬底中注入第一导电型杂质形成阱；通过向所述阱中注入第二导电型 杂质形成漂移区，所述漂移区彼此隔开；形成从所述漂移区突起的垂直 区；和通过向所述垂直区中注入第二导电型杂质形成源极/漏极区。
根据本发明实施例的半导体器件包括从衬底突起的垂直区以及在 所述垂直区上形成的源极/漏极区。所述垂直区可延伸位于衬底表面上方 的漂移区的高度。
因此，对源极/漏极区施加的电流路径可通过垂直区的高度延长。根 据一实施例的半导体器件可以在高电压的情况下运行，并具有高击穿电 压。
此外，由于电流路径在垂直方向延长，所以所述半导体器件在水平 方向的大小可等同于或小于传统半导体器件，同时提供等同于或高于传
统半导体器件的击穿电压。
图1为示出根据本发明实施例的高电压晶体管的横截面图。
图2a至2h为示出根据本发明实施例的高电压晶体管的制造方法的 横截面图。
具体实施例方式
以下，提供高电压晶体管及其制造方法的实施例。
尽管以下实施例的描述中指出了元件的具体导电类型，但是本发明 实施例不限于此。例如，包括p型高电压晶体管也在本发明公开内容的 精神和范围内。
参照图l，根据一实施例的高电压晶体管包括栅极绝缘层420、栅 电极410、漂移区310、垂直区320、源极/漏极区600、间隔件430、硅 化物层800和保护层700。可在半导体衬底100上形成高电压晶体管。
根据某些实施例，半导体衬底100可包括含有P型杂质的P阱110 和含有N型杂质的区120。
可在半导体衬底100中配置隔离层200。隔离层200使得在半导体衬 底100中形成的器件彼此隔离。在一实施例中，隔离层200可包括氧化 物。可通过例如浅沟槽隔离(STI)工艺或硅的局部氧化(LOCOS)工艺 形成隔离层200。
可在半导体衬底IOO上形成栅极绝缘层420。在一实施例中，栅极绝 缘层420可包括硅氧化物(例如Si02)。
可在栅极绝缘层420上形成栅电极410。在一实施例中，栅电极410 可包括多晶硅。
可在P阱110中形成漂移区310。具体地，可在与栅电极410的端部 对应的衬底100的P阱110中形成漂移区310。两个漂移区310可彼此隔 开预定距离(对应于栅电极410的第一端部和第二端部)。可将具有第 一浓度的N型杂质注入漂移区310。
在两个漂移区310之间的相应空间形成沟道区。在衬底的沟道区上
配置栅极绝缘层420和栅电极410。
垂直区320从漂移区310突起。例如，垂直区320可配置在两个漂 移区310的任一个上。在一实施例中，可通过外延工艺形成垂直区320。 可将具有第二浓度的N型杂质注入垂直区320。
在某些实施例中，垂直区320的上表面可高于栅电极410。在另一个 实施例中，垂直区320的上表面可低于栅电极410。
在一实施例中，在垂直区320中的N型杂质的第二浓度可等同于在 漂移区310中的N型杂质的第一浓度。在另一个实施例中，第二浓度可 高于第一浓度。可选择性调节第一和第二浓度，以获得具有期望特性的 高电压晶体管。
可在栅电极410和垂直区320的侧表面配置间隔件430。
可在各个垂直区320上形成源极/漏极区600。源极/漏极区600可包 括N型杂质，其浓度高于第一和第二浓度。
当对源极/漏极区600施加电流时，电流路径包括垂直区320。换句 话说，与没有垂直区320的高电压晶体管的电流路径相比，电流路径通 过垂直区320的高度而延长。
此外，与没有垂直区320的高电压晶体管的电流路径相比，在源极/ 漏极区600和含有半导体衬底IOO的N型杂质的区120之间的距离变长。
因此，即使对源极/漏极区600施加高电压，也可正常运行根据本发 明实施例的高电压晶体管。因此，本发明所述的高电压晶体管的击穿电 压高于没有垂直区320的高电压晶体管的击穿电压。
此外，由于垂直区320从漂移区310突起，所以电流路径在垂直方 向延长。因此，即使一实施例的高电压晶体管具有等同于或大于传统高 电压晶体管的击穿电压，本发明实施例的高电压晶体管在水平方向的大 小可等同于或小于传统高电压晶体管。
可在栅电极410的侧表面和垂直区320的侧表面配置间隔件430。间 隔件430隔离栅电极410和垂直区320的侧表面。在一实施例中，间隔 件430可包括氮化物。
硅化物层800包括硅化物。可在源极/漏极区600和栅电极410上配 置硅化物层800。硅化物层800可通过在硅化物层800上配置的互连(未
示出)电连接源极/漏极区600和栅电极410。
保护层700可覆盖包括间隔件430和漂移区310的衬底部分。在一 实施例中，保护层700可包括氧化物。保护层700可覆盖间隔件430和 漂移区310，同时暴露硅化物层800的区域。
可配置在其上具有与另一个半导体器件电连接的互连的硅化物层
800。
将参照图2a至2h描述根据一实施例的制造高电压晶体管的方法。 参照图2a，可在包括N型杂质的半导体衬底100中形成沟槽。可在
沟槽中填充氧化物，以形成隔离层200。
之后，可在隔离层200定义的衬底100的区域中注入P型杂质，以
形成P阱llO。由此，半导体衬底IOO可包括P阱IIO和含有N型杂质
的区域。
可在P阱IIO的预定区域中注入具有第一浓度的N型杂质，以形成 漂移区310。在P阱110中可形成两个漂移区310，它们彼此隔开预定距 离。在漂移区310之间的区域可限定沟道区。
之后，通过热氧化处理，可在半导体衬底100上形成氧化物层，以 及可在氧化物层上形成多晶硅层。可通过掩模工艺对氧化物层和多晶硅 层图案化，以在沟道区上提供栅极绝缘层420和栅电极410。
在形成栅电极410之后，可在半导体衬底100上形成氮化物层430a， 以覆盖栅电极410和漂移区310。
参照图2b，可在氮化物层430a上形成光刻胶膜，以及通过包括曝光 和显影工艺的光刻工艺(photo process)从光刻胶形成光刻胶图案500。 光刻胶图案500暴露与对应漂移区310的氮化物层430a的部分。
参照图2c，可通过使用光刻胶图案500作为蚀刻掩模来蚀刻氮化物 层430a的暴露部分，以暴露漂移区310的部分。
参照图2d,在蚀刻氮化物层430a之后，可在漂移区310的暴露部分 上形成外延层。在一实施例中，可通过气相外延(VPE)工艺形成外延 层。在另一个实施例中，可通过例如分子束外延(MBE)工艺形成外延 层。根据本发明实施例，外延层的高度可形成为低于、等同于或高于栅 电极410的高度。
在形成外延层之后，可向外延层中注入具有第二浓度的N型杂质，
以配置在漂移区310上形成的垂直区320。在一实施例中，第二浓度可等 同于第一浓度。在另一个实施例中，第二浓度可高于第一浓度。
参照图2e，可向垂直区320中注入具有第三浓度的N型杂质，从而 形成源极/漏极区600。第三浓度可高于第一和第二浓度。
参照图2f，在形成源极/漏极区600之后，可通过灰化工艺去除光刻 胶500。
可通过各向异性蚀刻工艺(例如回蚀工艺)对氮化物层430a蚀刻， 以在栅电极410和垂直区320的侧表面提供间隔件430。间隔件430可保 护栅电极410和垂直区320的侧表面。
之后，可形成氧化物层700a，以覆盖半导体衬底100。氧化物层700a 可覆盖间隔件430、栅电极410、垂直区320和漂移区310。
参照图2g，在形成氧化物层700a之后，可蚀刻氧化物层700a，从 而暴露部分源极/漏极区600和栅电极410，进而形成保护层700。保护层 700可在随后的硅化物形成工艺期间保护间隔件430和漂移区310。
参照图2h，在形成保护层700之后，可形成覆盖半导体衬底100的 金属层。金属层可包括例如镍(Ni)、钛(Ti)、钽(Ta)或铂(Pt)。
在形成金属层之后，可通过快速热处理(RTP)在源极/漏极区600 和栅电极410的暴露部分上形成硅化物层800。在形成硅化物层800之后， 可通过洗涤液去除没有经过上述反应的金属层(例如，未反应金属)。
之后，可在硅化物层800上形成与硅化物层800电连接的互连。
在本说明书中对于"一个实施例"、"一实施例"、"示例性实施 例"等的任何引用表示结合该实施例所描述的特定特征、结构或特性包 括在本发明的至少一个实施例中。在说明书中各个位置中的这种短语的 出现不必都涉及相同的实施例。此外，当结合任意实施例描述特定特征、 结构或特性时，对于本领域一个普通技术人员可以预料，可结合其它实 施例影响这种特征、结构或特性。
尽管参照本发明多个示例性实施例描述了本发明的实施例，但是应 该理解，由本领域普通技术人员所设计的各种其它修改和实施例也落于 本发明原理的精神和范围内。更具体地，在本发明、附图和所附权利要
求的范围内，可以对主要组成配置的组件部分和/或排列进行各种改变和 修改。除了在组成部分和/或排列的改变和修改之外，替代物的使用对于 本领域普通技术人员也是清楚的。
权利要求
1. 一种半导体器件，其特征在于，该半导体器件包括位于半导体衬底的第一导电型阱中的第一第二导电型漂移区，其与第二第二导电型漂移区隔开；分别从所述第一第二导电型漂移区和所述第二第二导电型漂移区突起的垂直区；以及位于所述垂直区上的第二导电型源极/漏极区。
2. 根据权利要求l所述的半导体器件，还包括栅电极，其配置在 从所述第一第二导电型漂移区突起的垂直区和从所述第二第二导电型漂 移区突起的垂直区之间。
3. 根据权利要求2所述的半导体器件，还包括位于所述栅电极的 侧表面和所述垂直区的侧表面的间隔件。
4. 根据权利要求1所述的半导体器件，其中所述垂直区包括第二导 电型杂质。
5. 根据权利要求4所述的半导体器件，其中所述垂直区具有的第二 导电型杂质的浓度高于所述漂移区的第二导电型杂质的浓度。
6. 根据权利要求4所述的半导体器件，其中所述垂直区具有的第二 导电型杂质的浓度实质等同于所述漂移区的第二导电型杂质的浓度。
7. 根据权利要求4所述的半导体器件，其中所述垂直区包括外延 层，其生长在所述漂移区上并被注入所述第二导电型杂质。
8. —种高电压晶体管，包括阱，位于半导体器件中，含有第一导电型杂质；多个漂移区，位于所述阱中且彼此隔开，含有第二导电型杂质；沟道区，配置在所述多个漂移区之间的隔开区域中；栅电极，配置在所述沟道区上；以及垂直区，从所述漂移区突起并与所述栅电极横向隔开。
9. 根据权利要求8所述的高电压晶体管，其中所述垂直区的高度高 于所述栅电极的高度。
10. 根据权利要求8所述的高电压晶体管，还包括位于所述垂直 区上的源极/漏极区。
11. 根据权利要求IO所述的高电压晶体管，还包括位于所述源极 /漏极区和所述栅电极上的硅化物。
12. 根据权利要求8所述的高电压晶体管，其中所述垂直区包括第 二导电型杂质，其中所述垂直区的第二导电型杂质具有的浓度高于所述 漂移区的第二导电型杂质的浓度。
13. 根据权利要求8所述的高电压晶体管，还包括位于所述垂直 区的侧表面的间隔件。
14. 一种半导体器件的制造方法，该方法包括以下步骤 通过向半导体衬底中注入第一导电型杂质形成阱；通过向所述阱中注入第二导电型杂质形成多个漂移区，所述多个漂 移区彼此隔开；形成从所述多个漂移区突起的垂直区；以及 通过向所述垂直区中注入第二导电型杂质形成源极/漏极区。
15. 根据权利要求14所述的方法，其中形成所述垂直区的步骤包括在半导体衬底上形成掩模层，其暴露所述多个漂移区的一部分； 在所述多个漂移区的所暴露的部分上形成外延层；以及 向所述外延层中注入第二导电型杂质。
16. 根据权利要求15所述的方法，其中所述外延层的第二导电型杂 质具有第二浓度，其高于向所述阱区域中注入以形成所述漂移区的第二 导电型杂质的第一浓度。
17. 根据权利要求15所述的方法，其中在形成所述源极/漏极区的 步骤中，使用所述掩模层作为掩模向所述外延层注入所述第二导电型杂 质。
18. 根据权利要求14所述的方法，还包括以下步骤在所述源极/ 漏极区上形成硅化物层。
19. 根据权利要求14所述的方法，还包括以下步骤在形成所述漂 移区之后，在隔开的多个漂移区之间的半导体衬底的区域上形成栅电极 和栅极绝缘层。
20. 根据权利要求19所述的方法，还包括以下步骤在所述栅电极的侧壁上和所述垂直区的侧壁上形成间隔件。
全文摘要
本发明提供一种半导体器件及其制造方法。其中所述半导体器件包括在半导体衬底的第一导电型阱中形成的同时彼此隔开的第二导电型漂移区；从漂移区突起的垂直区；和在垂直区上形成的第二导电型源极/漏极区。垂直区可提供用于电流路径的延伸漂移区。因此，对源极/漏极区施加的电流路径可延长垂直区的高度。半导体器件可以在高电压的情况下运行，并具有高击穿电压。所述半导体器件在水平方向的大小可等同于或小于传统半导体器件，同时可提供等同于或高于传统半导体器件的击穿电压。
文档编号H01L29/06GK101383376SQ20081021382
公开日2009年3月11日 申请日期2008年9月8日 优先权日2007年9月7日
发明者周昌永 申请人:东部高科股份有限公司