专利名称：肖特基势垒二极管及其产生方法
技术领域：
本发明涉及一种肖特基(Schottky)势垒二极管，并且具体地，本 发明涉及其反向击穿电压特性的补救措施。
背景技术：
作为与高压开关元件(电力装置)有关的技术，例如，如在专利 文献1的图6A和6B中公开的，己知通过外延生长在蓝宝石衬底上形 成GaN层，并且然后在该外延生长层上形成具有台面结构或者平板结 构的肖特基势垒二极管。该文献的图1示出当外延生长层的掺杂浓度 降低时在理论上预期的GaN整流器的反向击穿电压特性。
专利文献1:日本专利申请特开(PCT申请的译文)No.2005-53033
发明内容
本发明要解决的问题
然而，以上文献既没有公开实际上能够实现的特定反向击穿电压， 也没有特别地提及在平板型二极管和具有台面结构的二极管之间的差 异。即，在此情况中，对于用于电力装置中的肖特基势垒二极管、具 体地对于具有台面结构的肖特基势垒二极管的特性改进没有给出任何 有意义的提议。
本发明的目的在于提供一种肖特基势垒二极管，通过改进台面结 构和肖特基电极的结构，该肖特基势垒二极管具有令人满意的反向击 穿电压特性。
解决问题的方法本发明的肖特基势垒二极管包括被置于n-型化合物半导体层上的 具有台面部分的肖特基电极，其中在肖特基电极的侧边缘和台面部分 的顶表面边缘之间的距离被限制为预定值或者更小。
在本发明的肖特基势垒二极管中，在台面部分的顶表面边缘处获
得了电场弛豫效应。相应地，如图5A中所示，发现，在肖特基电极的
边缘和台面部分的边缘之间的距离越小，则泄露电流越小，并且因此， 由泄露电流指定的击穿电压得以提高。相应地，通过根据肖特基势垒 二极管的类型将在肖特基电极的边缘和台面部分的边缘之间的距离限 制为预定值或者更小，能够改进反向击穿电压特性。
具体地，如图5A中所示，通过将在肖特基电极的边缘和台面部分 的边缘之间的距离限制为2/mi或者更小，能够显著地提高击穿电压。
如图6中所示，当台面部分的台阶高度大于0.2jum时，能够获得 具有更高击穿电压的肖特基势垒二极管。
本发明的生产肖特基势垒二极管的第一种方法(生产方法l)是下 述方法，其中形成肖特基电极，并且然后使用掩蔽膜进行用于形成台
面部分的蚀刻。
通过使用这种方法将在掩蔽膜和肖特基电极之间的重叠量控制为 较小，能够容易地实现本发明的肖特基势垒二极管的上述结构。
具体地，通过将在掩蔽膜和肖特基电极之间的重叠量限制为2Mm 或者更小，能够获得具有特别优良的反向击穿电压特性的肖特基势垒 二极管。
本发明的生产肖特基势垒二极管的第二种方法(生产方法2)是下 述方法，其中，形成台面部分，然后形成背侧电极，并且随后形成肖特基电极。通过生产方法2，如图5B中所示，当在肖特基电极的边缘
和台面部分的边缘之间的距离是预定值或者更小时，能够实现与在第 一生产方法中的相同的使用效果。
在生产方法1和2中，在形成台面部分时，通过等离子体蚀刻形
成台面部分的外形，并且然后可以通过湿法蚀刻移除表面层。在这种 情况中，能够通过等离子体蚀刻有效地形成比较准确的台面形状，并 且另外，能够通过湿法蚀刻移除通过等离子体蚀刻形成的损伤层。
已经发现当这种损伤层留在台面部分的表面上时，容易产生由于， 例如损伤层中的缺陷水平而导致的泄露电流。具体地，如在生产方法1 中，当在肖特基电极的侧边缘和台面部分的顶表面边缘之间的距离被 限制为预定值或者更小时，容易产生由于损伤层导致泄露电流。通过 湿法蚀刻移除损伤层能够抑制这种泄露电流的产生。因此，能够获得 具有更高击穿电压的肖特基势垒二极管。
优点
根据本发明的肖特基势垒二极管和生产肖特基势垒二极管的方 法，能够改进反向击穿电压特性。
图1是根据实施例的肖特基势垒二极管的截面剖视图2A是示出根据生产方法1-1生产肖特基势垒二极管的步骤(形 成缓冲层、外延层和背侧电极)的截面剖视图2B是示出根据生产方法1生产肖特基势垒二极管的步骤(形成 肖特基电极)的截面剖视图-，
图2C是示出根据生产方法1生产肖特基势垒二极管的步骤(形成 覆盖肖特基电极的上表面和侧表面的抗蚀剂掩膜)的截面剖视图2D是示出根据生产方法1生产肖特基势垒二极管的步骤(蚀刻 外延生长层并且然后移除抗蚀剂掩膜)的截面剖视图；图3A是示出根据生产方法1-1生产肖特基势垒二极管的步骤(形 成缓冲层和外延层)的截面剖视图3B是示出根据生产方法1-1生产肖特基势垒二极管的步骤(形 成肖特基电极)的截面剖视图3C是示出根据生产方法1-1生产肖特基势垒二极管的步骤(形 成覆盖肖特基电极的上表面和侧表面的抗蚀剂掩膜)的截面剖视图3D是示出根据生产方法1-1生产肖特基势垒二极管的步骤(蚀 刻外延生长层)的截面剖视图3E是示出根据生产方法1-1生产肖特基势垒二极管的步骤(形 成背侧电极)的截面剖视图4A是示出根据生产方法2-1和2-2生产肖特基势垒二极管的步 骤(在外延生长层上形成台面部分，并且然后移除抗蚀剂掩膜)的截 面剖视图4B是示出根据生产方法2-l和2-2生产肖特基势垒二极管的步 骤(移除抗蚀剂掩膜并且形成背侧电极)的截面剖视图4C是示出根据生产方法2-1和2-2生产肖特基势垒二极管的步 骤(形成肖特基电极)的截面剖视图5A是示出通过生产方法1-1生产的肖特基势垒二极管的泄露电 流特性的测量的数据的图表；
图5B是示出通过生产方法2-1生产的肖特基势垒二极管的泄露电
流特性的测量的数据的图表-,
图6是示出作为台面台阶高度的函数的通过生产方法1-1和2-1 生产的肖特基势垒二极管的击穿电压的测量的数据的图表。
参考标号
10肖特基势垒二极管
11 GaN衬底
lla上部
13外延生长层
13a台面部分
713b顶表面边缘 15肖特基电极 15a边缘 16背侧电极 20抗蚀剂掩膜
具体实施例方式
现在将描述本发明的实施例。在
中，为相同元件分配相 同的参考标号，并且省去重复说明。注意在图中的尺寸比率并不总是 对应于在本说明中的比率。
示例
第一实施例
肖特基势垒二极管的结构
图1是示出根据本发明实施例的肖特基势垒二极管的结构的截面 剖视图。
如图1中所示，根据该实施例的肖特基势垒二极管IO包括具有大 约400/mi厚度的独立式的GaN衬底11和设于GaN衬底11上并且具 有大约7/mi厚度的外延生长层13。外延生长层13具有从其底部向上 突出的台面部分13a。在该实施例中，台面部分13a的侧表面具有倾斜 形状。可替代地，该侧表面可以是垂直壁。由Au制成的肖特基电极15 被设于台面部分13a的顶表面上。在平面视图中，肖特基电极15具有 直径为大约200/mi的圆形形状。进而，由Ti/Al/Ti/Au制成的欧姆背侧 电极16被设于GaN衬底11的相反表面上。
GaN衬底ll的主体含有具有大约3xlO"cm—3的较高浓度的11-型掺 杂。外延生长层13 (漂移层)含有具有大约5xlO"crr^的低浓度的n-型掾杂。在外延生长层13和GaN衬底U之间的厚度大约为1/xm的区域是缓冲层14，缓冲层14含有具有大约lxl(^cn^的较低浓度的掺杂。
在该实施例的肖特基势垒二极管10中，在肖特基电极15的边缘 15a和台面部分Ba的顶表面边缘13b之间的距离x是2/mi或者更小。 通过在下面描述的生产方法1或者2实现了这种结构。另外，在该实 施例中的台面台阶高度d (台面厚度)是0.2/mi或者更大，例如，大约 liwn，其中所述台面台阶高度d是在台面部分13a和其底部之间的距离。
生产肖特基势垒二极管的步骤 生产方法1-1
图2A到2D是示出根据生产方法1生产肖特基势垒二极管的步骤 的截面剖视图。
首先，在图2A中所示的步骤中，缓冲层14和外延生长层13生长 在GaN衬底ll上。在生长中，使用已知的金属有机化学气相沉积，将 具有大约lxlOncm—3的载流子密度的n-型掺杂添加到缓冲层14，并且 将具有大约5>clO5Cm-3 (lxl016cm-3或者更低)的载流子密度的n-型掺 杂添加到外延生长层13。可替代地，外延生长层13可以是未掺杂层。 接下来，进行有机清洁，并且使用10%的盐酸三分钟来进一步进行清 洁。随后，通过蒸发方法在GaN衬底11的相反表面上沉积多层 Ti/Al/Ti/Au膜(厚度20/100/20/200nm)。在600°C进行合金化热处 理两分钟以形成与GaN衬底11欧姆接触的背侧电极16。
接下来，在图2B中所示的步骤中，进行有机清洁，并且使用10% 的盐酸三分钟进一步进行清洁。随后，通过已知的剥离技术在外延生 长层13上形成由已通过蒸发方法形成的具有厚度为大约400nm的Au 膜构成的肖特基电极15。如上所述，在平面视图中，肖特基电极15具 有直径为大约200/xm的圆形形状。
接下来，在图2C中所示的步骤中，形成覆盖肖特基电极15的上表面和侧表面的抗蚀剂掩膜20。抗蚀剂掩膜20由诸如酚醛树脂的光致 抗蚀剂树脂构成并且具有比肖特基电极15的直径大2/mi的直径。相应 地，即使当考虑掩膜的对准误差时，也在肖特基电极15的周围用抗蚀 剂掩膜20可靠地覆盖肖特基电极15。另外，在肖特基电极15的任何 位置处，在抗蚀剂掩膜20的边缘和肖特基电极15的边缘之间的距离x 是2Mm或者更小。然而，至少覆盖肖特基电极15的上表面是足够的。 除了光致抗蚀剂树脂，构成蚀刻掩膜的材料的其它示例包括SiN、SiON、 Si02、 Au、 Pt、 W、 Ni和Ti。可替代地，肖特基电极自身能够被用作 蚀刻掩膜。在这种情形中，通过自对准，距离x能够为零。
随后，在提供抗蚀剂掩膜20的状态中，在供应作为蚀刻气体的 Cl2和BCl2时，使用平行板型反应离子蚀刻(RIE)设备蚀刻外延生长 层13。关于该示例的蚀刻条件，功率密度为0.004W/mm2，腔室中的压 力在10到200mTorr的范围内，电极温度在25°C到40°C的范围内， 并且Cl2的气体流率为40sccm并且BCl2的气体流率为4sccm。然而， 蚀刻条件不限于以上条件。
只有Cl2可以被用作蚀刻气体。可替代地，可以使用例如02和 Ar、 Cl2和N2、 Ch禾口 BCl2或者N2。通过使用这些蚀刻气体能够尽可能 地抑制对外延生长层13的损坏。注意等离子体发生器不限于RIE设备， 并且还能够使用另一种等离子体发生器诸如电感耦合等离子体(ICP) 设备。
接下来，在图2D中所示的步骤中，在当外延生长层13被蚀刻至 lMm的深度时，停止蚀刻，并且然后通过灰化等移除抗蚀剂掩膜20。 由此，形成台面部分13a的外形。生产肖特基势垒二极管的步骤完成。 在这个状态中，在肖特基电极15的周围，在台面部分13a的顶表面边 缘13b和肖特基电极15的边缘15a之间的距离x是2^mi或者更小。
生产方法1-2图3A到3E是示出根据生产方法1-2生产肖特基势垒二极管的步 骤的截面剖视图。
首先，在图3A中所示的步骤中，在与生产方法1-1中的相同的条 件下，在GaN衬底11上生长缓冲层14和外延生长层13。然而，不形 成背侧电极16。
接下来，在图3B和3C中所示的步骤中，在与生产方法l-l中的 相同的条件下形成由Au膜或者M/Au膜制成的肖特基电极15，并且然 后形成覆盖肖特基电极15的上表面和侧表面的抗蚀剂掩膜20。
然而，优选的是，图3C中所示的距离x至少等于或者大于通过随 后的湿法蚀刻移除的量。
随后，在提供抗蚀剂掩膜20的状态中，使用平行板型RIE设备对 外延生长层13进行等离子体蚀刻。在该步骤中，能够在相同条件下使 用与在生产方法1-1中使用的蚀刻气体相同的蚀刻气体。使用的等离子 体发生器不限于RIE设备，并且还能够使用另一种等离子体发生器诸 如ICP设备。
接下来，在图3D中所示的步骤中，在当外延生长层13被蚀刻至 1/xm的深度时，停止等离子体蚀刻，并且然后通过灰化等移除抗蚀剂 掩膜20。通过该等离子体蚀刻形成台面部分13a的外形。
随后，整个衬底被浸入四甲基氢氧化铵(TMAH)的25%水溶液 中，并且在大约85°C的温度下对GaN进行湿法蚀刻。通过该处理移除 通过上述等离子体蚀刻在外延生长层13的表面上形成的损伤层。在包 括台面部分13a的外延生长层13a的表面上，蚀刻损坏层被形成为几个 纳米的深度(在大约l到20nm的范围内)，但是根据所使用的等离子 体发生器的类型和等离子体蚀刻的条件，蚀刻损坏层是不同的。进行该湿法蚀刻直至蚀刻损坏层被基本移除。术语"基本移除"指的是将 蚀刻损坏层移除至使得蚀刻损坏层不影响在下面描述的泄露电流的程 度是足够的，即使蚀刻损坏层未被完全移除。
在图3D中所示的步骤中，用于通过灰化等移除抗蚀剂掩膜20的 处理并不总是必要的。这是因为，根据使用TMAH的25。/。水溶液的湿 法蚀刻的时间，抗蚀剂掩膜20也能够被移除。
用于进行湿法蚀刻的蚀刻剂不限于TMAH的水溶液，并且根据衬 底的材料(在该实施例中为GaN),能够使用另一种适当的蚀刻剂。 在使用TMAH的水溶液的情况中，溶液的浓度不限于25%，而是能够 适当地选择浓度和其它条件诸如温度。
接下来，在图3E中所示的步骤中，进行有机清洁，并且使用10% 的盐酸三分钟来进一步进行清洁。随后，通过蒸发方法在GaN衬底11 的相反表面上沉积多层Ti/Al/Ti/Au膜(厚度20/100/20/200mn)。在 450。C下进行两分钟合金化热处理(注意请检査这个条件)以形成与 GaN衬底11欧姆接触的背侧电极16。在这个步骤中，在保持肖特基电 极15和外延生长层13之间的肖特基接触的温度和时间条件下，对背 侧电极16进行合金化处理。
生产方法2-l
图4A到4C是示出根据生产方法2-1生产肖特基势垒二极管的步 骤的截面剖视图。
首先，在图4A中所示的步骤中，在与生产方法1-1中相同的条件 下生长外延生长层，并且然后在台面部分13a上形成类似于在生产方法 1-1中使用的抗蚀剂掩膜20。在提供抗蚀剂掩膜20的状态中，对外延 生长层13进行等离子体蚀刻。使用的等离子体发生器和等离子体蚀刻 条件与在生产方法1-1中所使用的相同。接下来，在图4B中所示的步骤中，移除抗蚀剂掩膜20，并且然 后在GaN衬底11的相反表面上形成背侧电极16。形成条件、材料以 及用于对背侧电极16合金化处理的条件与在生产方法1-1中所使用的 相同。
此外，在图4C中所示的步骤中，形成具有比抗蚀剂掩膜20的直 径小2/im的直径的肖特基电极15。形成方法与生产方法1-1相同。
艮P，在生产方法2-l中，只改变了生产方法1-1的处理次序。
通过上述工艺，形成肖特基势垒二极管，其中在台面部分13a的 顶表面边缘Bb和肖特基电极15的边缘15a之间的距离x是2/ma或者 更小。
然而，如在下面描述的数据所示，当采用生产方法2-1的生产步 骤时，通过将在台面部分13a的顶表面边缘13b和肖特基电极15的边 缘15a之间的距离x限制为预定值(在该示例中为2pm)或者更小， 能够减小泄露电流。
生产方法2-2
在生产方法2-2中，进行与在生产方法2-l中图4A到4C所示的 步骤基本上相同的步骤。
然而，在生产方法2-2中，在图4B中所示的步骤中，在形成背侧 电极16之前，通过在与生产方法1-2中相同的条件下使用TMAH的 25%水溶液的湿法蚀刻移除通过等离子体蚀刻在外延生长层13的表面 上形成的损坏层。
可替代地，在形成背侧电极16之后，可以进行使用TMAH的25%水溶液的湿法蚀刻。在这种情况中，优选的是在GaN衬底11的相反表 面上形成蚀刻保护性膜以便于覆盖背侧电极16。能够使用，耐受TMAH 的25%水溶液的绝缘膜，例如，氧化硅膜或者氮化硅膜，作为蚀刻保 护性膜。随后，使用适用于绝缘膜的材料的已知蚀刻剂移除该绝缘膜， 并且能够进行图4C中所示的步骤。
肖特基势垒二极管的特性
图5A和5B是分别地示出通过生产方法1-1和2-1生产的肖特基 势垒二极管的泄露电流特性的测量的数据的图表。在图5A和5B中， 水平轴线代表在台面部分13a的顶表面边缘13b和肖特基电极15的边 缘15a之间的距离x，并且竖直轴线代表当施加200V的反向电压时的 泄露电流(A)。
如图5A中所示，在通过生产方法1-1生产的肖特基势垒二极管中， 显著地观察到泄露电流随着距离x的减小而减小的趋势。泄露电流是 用于确定击穿电压的阈值的参数。因此，小的泄露电流意味着高的击 穿电压。相应地，如在本发明中，通过将在台面部分13a的顶表面边缘 13b和肖特基电极15的边缘15a之间的距离x限制为预定值或者更小， 能够提高肖特基势垒二极管的击穿电压。
具体地，通过将距离x限制为2/mi或者更小，泄露电流被显著地 减小。相应地，发现显著地提高了击穿电压。
相反，如在专利文献l中，在使用在除了独立式GaN衬底之外的 衬底(例如，蓝宝石衬底)上外延生长的半导体层的情况下，含有很 多缺陷诸如位错。相应地，即便改进了台面结构和肖特基电极的结构， 也不可能实现令人满意的特性的改进。另一方面，通过使用独立式GaN
衬底(体衬底)，能够显著地实现本发明的优点。
如图5B中所示，在通过生产方法2-1生产的肖特基势垒二极管中，
14类似地观察到泄露电流随着距离X的减小而减小的趋势。相应地，如 在生产方法1的情形中一样，通过生产方法2生产的肖特基势垒二极 管也实现了提高击穿电压的效果。
图6是示出作为台面台阶高度d的函数的通过生产方法1-1和2-1 生产的肖特基势垒二极管的击穿电压的测量数据的图表。如图中所示， 与台面台阶高度d为零的情形相比较，提高了击穿电压。随着台面台 阶高度d增加，击穿电压提高。g卩，通过使用台面结构，与具有平板 型结构的肖特基势垒二极管相比较，提高了击穿电压。当台面台阶高 度d是0.2pm或者更大时，击穿电压为大约800 (V)或者更高，并且 因此，观察到显著提高了击穿电压。
在生产方法1-1和2-1中，当进行用于形成台面部分13a的等离子 体蚀刻时，通过等离子体蚀刻形成的损伤层留在包括台面部分13a的外 延生长层13的表面上。相应地，容易产生由于在该损坏层中的缺陷水 平导致的泄露电流。另外，已知当在台面部分13a的顶表面边缘13b 和肖特基电极15的边缘15a之间的距离x被限制为预定值或者更小时， 如在本发明中一样，容易产生由于损坏层导致的泄露电流。
在这个方面，预期通过移除损坏层能够进一步减小图5A和5B中 所示的泄露电流。
艮口，如在上述生产方法1-2和2-2中一样，通过进行用于移除由于 等离子体蚀刻而产生的损坏层的湿法蚀刻，能够提供具有更高击穿电 压的肖特基势垒二极管。
另外，在用于形成台面部分13a的等离子体蚀刻中，当蚀刻效率 提高时，损坏层的深度也增加。相反，当损坏深度减小时，因为在温 和条件下进行等离子体蚀刻，蚀刻效率降低。相应地，通过在等离子 体蚀刻之后引入湿法蚀刻，还能够提高用于形成台面部分13a的效率。在以上实施例中，已经对提供为半导体层的GaN衬底和GaN外延 生长层的示例进行了说明。然而，本发明的肖特基势垒二极管还能够 被应用于SiC或者Si。
在上述实施例中，具体地，在生产方法2中，肖特基电极15可以 从台面部分13的上表面凸出。
仅仅作为示例给出本发明的以上公开的实施例的结构，并且本发 明的范围不限于在这些实施例中描述的范围。本发明的范围由对权利 要求的说明指定，并且进一步包括与权利要求说明等价的含义及其范 围中的所有改变。
工业适用性
本发明能够用作在布线板和在电子设备诸如移动电话中安装的多 芯共轴电缆之间建立布线的电连接的连接器。
权利要求
1.一种肖特基势垒二极管，包括具有台面部分的半导体层；和置于所述台面部分的顶表面上的肖特基电极，其中，所述肖特基电极的侧边缘和所述台面部分的顶表面边缘之间的距离是预定值或者更小。
2. 根据权利要求l所述的肖特基势垒二极管，其中，所述预定值是2u m。
3. 根据权利要求1或2所述的肖特基势垒二极管，其中，所述台 面部分的台阶高度大于0.2y m。
4. 一种生产肖特基势垒二极管的方法，包括 步骤A，在半导体层上形成肖特基电极；和步骤B,通过使用肖特基电极或者掩蔽膜对所述半导体层进行蚀 刻而形成台面形状，且步骤B在步骤A之后进行。
5. 根据权利要求4所述的生产肖特基势垒二极管的方法，其中， 在步骤B中，采用抗蚀剂膜作为掩蔽膜，且在该抗蚀剂膜中，与肖特 基电极的重叠量为2"m或者更小。
6. 根据权利要求4或者5所述的生产肖特基势垒二极管的方法， 其中，在步骤A中，通过等离子体蚀刻而形成台面部分的外形，然后 通过湿法蚀刻移除表面层。
7. —种生产肖特基势垒二极管的方法，包括步骤A，通过对置于衬底的主表面侧上的半导体层进行蚀刻而形 成台面部分；步骤B，在所述衬底的相反表面上形成背侧电极，且步骤B在步骤A之后进行；以及步骤C，在所述台面部分上形成肖特基电极，且步骤C在步骤B之后进行。
8.根据权利要求7所述的生产肖特基势垒二极管的方法，其中，在步骤A中，通过等离子体蚀刻而形成所述台面部分的外形，然后通过湿法蚀刻移除表面层。
全文摘要
提供一种具有外延生长层的肖特基势垒二极管，该外延生长层形成在衬底上并且具有台面部分，肖特基电极形成在台面部分上。肖特基电极的边缘和台面部分的顶表面边缘之间的距离为2μm或者更小。因为距离(x)是2μm或者更小，因此提供了具有显著地降低的泄露电流、提高的击穿电压、以及优良反向击穿电压特性的肖特基势垒二极管。
文档编号H01L29/47GK101542736SQ200880000260
公开日2009年9月23日 申请日期2008年3月19日 优先权日2007年3月26日
发明者宫崎富仁, 木山诚 申请人:住友电气工业株式会社