专利名称：形成多个电容器的方法
技术领域：
本发明涉及形成多个电容器的方法。
背景技术：
电容器为通常用于集成电路的制造中(例如，在DRAM电路中)的一种类型的组 件。电容器是由通过非导电介电区域隔开的两个导电电极组成。随着集成电路密度增加， 尽管典型的减小的电容器区域，但对于维持足够高的存储电容存在持续的挑战。与电容器 的垂直尺寸相比，集成电路密度的增加通常导致电容器的水平尺寸上的较大减小。在许多 实例中，已增加电容器的垂直尺寸。一种制造电容器的方式为最初形成绝缘材料，在所述绝缘材料内形成电容器存储 节点电极。举例来说，用于个别电容器的电容器电极开口的阵列可制造于此绝缘电容器电 极形成材料中，其中实例绝缘电极形成材料为掺杂有磷及硼中的一者或两者的二氧化硅。 电容器电极开口可通过蚀刻而形成。可能难以在绝缘材料内蚀刻电容器电极开口，尤其在 开口深的情况下。另外且无论如何，在个别电容器电极已在开口内形成之后，常常需要蚀刻掉多数 (如果不是全部)的电容器电极形成材料。此使得电极的外部侧壁表面能够提供增大的区 域，且借此提供所形成的电容器的增大的电容。然而，形成于深的开口中的电容器电极的高 度通常相应地比其宽度大得多。此可导致用以暴露外部侧壁表面的蚀刻期间、衬底的输送 期间及/或电容器介电层或外部电容器电极层的沉积期间的电容器电极的倾倒。美国专利 第6，667，502号教示提供希望缓解此倾倒的支架或保持结构。还揭示与多个电容器的形成 相关联的其它方面(其中一些方面包括支架结构)且为美国公开申请案第2005/;0051822号；
美国公开申请案第2005//0054159号；
美国公开申请案第2005/;0158949号；
美国公开申请案第2005/;0287780号；
美国公开申请案第2006/;0014344号；
美国公开申请案第2006//0051918号；
美国公开申请案第2006/;0046420号；
美国公开申请案第2006//0121672号；
美国公开申请案第2006//0211211号；
美国公开申请案第2006/;0263968号；
美国公开申请案第2006/;0261440号；
美国公开申请案第2007/;0032014号；
美国公开申请案第2006/;0063344号；
美国公开申请案第2006//0063345号；
存储器电路中的电容器的制造可形成电容器阵列区域内的电容器的阵列。控制或另一电路区域常常从电容器阵列区域移位，其中衬底包括电容器阵列区域与控制或另一电 路区域之间的介入区域。在一些实例中，沟槽形成于电容器阵列区域与另一电路区域之间 的介入区域中。可与里面将容纳隔离的电容器电极的电容器阵列区域内的开口的制造相称 地形成此沟槽。当蚀刻绝缘电极形成材料(其内容纳电容器电极)以暴露其外部侧壁表面时， 另一电路区域内的绝缘材料不被蚀刻常常为理想的。一种现有技术方法通过遮蔽外围电 路区域来限制此情形。明确地说，氮化硅层可形成于主要绝缘材料(其内形成有电容器 电极)上方。经沉积以在电极开口内形成电容器电极的导电材料还沉积并给电容器阵列 区域与外围电路区域之间的沟槽加衬。一个实例导电材料为氮化钛。至少将氮化钛研 磨回到氮化硅层，借此在阵列区域中的个别电容器电极开口内及沟槽内形成隔离的罐形 (container-shaped)结构。因此，沟槽的侧壁及底部用氮化钛覆盖或遮蔽，而外围电路区域 或其它电路区域的顶部或立面上最外表面用氮化硅覆盖。蚀刻通道开口(etch access opening)接着以隔开的间隔形成于电容器阵列区域 内的氮化硅内以暴露其下面的绝缘电容器电极形成材料。外围电路区域的立面上最外表面 通常保持由氮化硅层完全遮蔽。当绝缘电容器电极形成材料包含经磷及/或硼掺杂的二氧 化硅时，用以对氮化钛及氮化硅进行此高度选择性蚀刻的一个实例含水蚀刻化学物质为含 水HF溶液。此情形理想地导致个别电容器电极的外部侧壁的暴露，同时外围绝缘材料保持 通过上覆氮化硅层遮蔽而免于此蚀刻且从外围沟槽内的氮化钛遮蔽。形成电容器电极且遮蔽外围沟槽的侧壁的氮化钛可以产生横向地延伸穿过其的 裂痕或针孔的方式来沉积。由于从电容器电极的内部横向侧壁及外部横向侧壁两者移除绝 缘材料是理想的，所以此情形在电容器阵列区域内并不特别成问题。阵列区域内液体蚀刻 剂通过任何裂痕或针孔并不阻碍此目的。然而，保护外围电路绝缘材料的横向侧壁的氮化 钛层中的裂痕或针孔可能成问题。明确地说，渗入裂痕或针孔的蚀刻剂可引起蚀刻空隙或 凹穴横向地形成于外围电路绝缘材料内。当导电垂直接触件在外围电路区域中形成时，这 些空隙或凹穴可稍后在外围电路区域中产生严重的接触件间短路。针对此问题的一个现有解决方案是沉积非常薄的多晶硅层，以给电容器电极的内 部部分加衬且与横向地覆盖外围电路区域的绝缘材料的氮化钛层相抵。多晶硅对HF进行 的蚀刻具有高抗性。此将遮住(shield)任何针孔，借此阻止HF或其它蚀刻剂渗入针孔且 对外围电路区域绝缘材料进行不当的蚀刻。随后常常不需要多晶硅，且因此将多晶硅移除。因此，在回蚀绝缘材料以暴露电容 器电极的外部侧壁之后，进行专用湿式蚀刻，以相对于未经掺杂的二氧化硅、氮化钛及氮化 硅高度选择性地移除多晶硅。在此操作之前，进行单独的专用湿式蚀刻以移除形成于多晶 硅上方的不当的自然氧化物。不管针孔或裂痕是否形成于电容器电极材料中，常常与氮化硅相抵而容纳所述材 料，或在绝缘电极形成材料上方容纳其它材料。此产生界面或接缝，液体蚀刻剂可渗入所述 界面或接缝，所述情况可不当地引起对外围中的绝缘电极形成材料的蚀刻。
在下文中参看以下附图来描述本发明的实例实施例。
图1为根据本发明的一方面的工艺中的衬底片段的图解横截面。图2为图1的衬底的较大比例部分的图解俯视平面图。图3为图1的衬底处于图1所示的处理步骤后的处理步骤且经由图4中的线3-3 所获取的视图。图4为图3的衬底片段的图解俯视平面图。图5为图3的衬底处于图3所示的处理步骤后的处理步骤的视图。图6为图5中的衬底处于图5所示的处理步骤后的处理步骤的视图。图6A为图6的一部分的放大。图7为图6的衬底处于图6所示的处理步骤后的处理步骤的视图。图8为图7的衬底处于图7所示的处理步骤后的处理步骤且经由图9中的线8-8 所获取的视图。图9为图8的衬底片段的图解俯视平面图。图10为图8的衬底处于图8所示的处理步骤后的处理步骤的视图。图11为图8的衬底的由图10所描绘的处理的替代处理的视图。图12为图10的衬底处于图10所示的处理步骤后的处理步骤的视图。图13为DRAM电路的图解表示。
具体实施例方式参看图1-13来描述形成多个电容器的实例方法。最初参看图1及图2，大致用参考 数字10来指示衬底(例如，半导体衬底)。在此文献的内容中，术语“半导体衬底”或“半导电 衬底”经界定以意味着包含半导电材料的任何构造，半导电材料包括(但不限于)例如半导 电晶片的块体半导电材料(单独地或以包含在其上的其它材料的组合件形式)及半导电材 料层(单独地或以包含其它材料的组合件形式)。术语“衬底”是指包括(但不限于)以上所 描述的半导电衬底的任何支撑结构。因此，且仅通过实例方式，图1可包含例如单晶块体的 块体半导体材料(未图示)，及/或包含绝缘体上半导体(semiconductor-on-insulator) 层。可认为衬底10包含电容器阵列区域25、不同于电容器阵列区域25的电路区域 75，及电容器阵列区域25与电路区域75之间的介入区域50。在所描绘的实例实施例中，介 入区域50完全包围并环绕电容器阵列区域25 (图2)，且电路区域75包含属于电容器阵列 区域25的外围电路区域的外围电路区域。当然，可涵盖替代构造，(例如)借此介入区域 50或电路区域75两者均不完全或部分地环绕电容器阵列区域25。图1描绘绝缘材料12，其具有穿过其形成的导电存储节点柱14。材料12及14可在 某一合适的下伏材料(例如，单晶块体)及/或下伏电路上方制造。实例绝缘材料12包括 经掺杂及未经掺杂的二氧化硅，例如，通过正硅酸四乙酯(TE0S)及/或硼磷硅玻璃(BPSG) 及/或氮化硅的分解而沉积的二氧化硅。或者，仅通过实例方式，材料12可包含(例如)关 于晶体管栅极线(未图示)而形成的各向异性蚀刻的绝缘侧壁隔层。实例材料14为导电 掺杂的多晶硅。可认为导电材料14包含或界定衬底10上的多个电容器存储节点位置15、 16、17及18。存储节点位置15、16、17及18仅为实例，且无论如何在工艺中于此点处可导 电，或使得其随后导电。
实例层22已形成于材料12及电容器存储节点位置15、16、17及18上方。层22 的实例包含经沉积到从约100埃到约2，000埃的实例厚度范围的氮化硅及/或未经掺杂的 二氧化硅。可包括层22以提供蚀刻终止或其它功能。在电容器阵列区域25及电路区域75上方且在所描绘的实施例中还在介入区域50 上方容纳(receive)某绝缘材料24。此可为均质的或包含多个不同的组成及/或层。实例 材料为包含磷及硼中的至少一者的经掺杂的二氧化硅，例如，BPSG、硼硅玻璃(BSG)及/或 磷硅玻璃(PSG)。材料24的实例厚度范围为从5，000埃到10微米，其中2微米为特定实 例。当然，涵盖更薄或更大的厚度。在一个实施例中，在绝缘材料24上方容纳遮蔽层26 (在一个实施例中，不同于经 掺杂的二氧化硅的绝缘体层)。在一些实施例中，此层包含氮化硅，大体上由氮化硅组成，或 由氮化硅组成。实例厚度范围为从200埃到5，000埃。层26的一些或所有可被移除，或层 26的一些或所有可保留于衬底上方，作为并入有正被制造的多个电容器的最终电路构造的 部分。还可利用不同于氮化硅的材料，且并非本发明的所有实施例必定需要遮蔽层26。参看图3及图4，多个电容器电极开口 28已形成于个别电容器存储节点位置15、 16、17及18上方的绝缘体层26、绝缘材料24及层22内。另外，沟槽30已形成于材料26、 24及22内的介入区域50中。在一个实例实施例中，沟槽30完全包围电容器区域25。用 于形成电容器电极开口 28及沟槽30的实例技术包含光刻图案化及选择性各向异性干式蚀 刻以产生图3及图4的实例构造。沟槽开口 30的实例最小宽度为从约200埃到约5，000 埃，而电容器电极开口 28的实例最小宽度为从约200埃到约5，000埃。可认为沟槽30包 含侧壁部分31及33，且可认为电容器电极开口 28具有侧壁部分27。参看图5，导电材料32已形成于电容器电极开口 28内及沟槽30内，以给电容器电 极开口 28及沟槽30加衬(line)而不完全填充沟槽30。在所描绘的实例实施例中，导电材 料32还较少填充电容器电极开口 28，且给电容器电极开口 28的侧壁部分27加衬。可认为 导电材料32具有电容器阵列区域25内的电容器电极开口 28内的内部侧壁40及外部侧壁 41及沟槽30内的内部侧壁38及外部侧壁39。实例导电材料32包含沉积到从约20埃到 约1，000埃的实例厚度的氮化钛，而另一实例厚度为从约200埃到约300埃。或者，导电材 料32可填充电容器电极开口 28。仅通过实例方式，在导电材料32包含TiN的情况下，沉积 此材料的一种方式为通过热化学气相沉积，例如，在从约450°C到约680°C的衬底温度、从 约0. 5托到约1. 5托的腔室压力下，并且使用包含TiCl4及NH3的前体。无论如何，可穿过 导电材料32的一些或全部厚度来形成或不形成开口、裂痕及/或针孔(未图示)。参看图6及图6A，已将导电层32至少平坦化回到绝缘体层26的外部表面，借此形 成电容器电极开口 28内的隔离/单独的电容器电极及沟槽30内的隔离结构。出于连续论 述的目的，可认为沟槽30内的导电材料32及绝缘材料24 (其在所描绘的实施例中还包括 其上方的层26)包含其间的立面上的外部界面37。参看图7，覆盖材料36已形成于绝缘体层26上方，且形成于界面37的顶部上，且 横向地形成于沟槽30内的导电材料32的内部侧壁38的上部上方。在所描绘的实例实施 例中，覆盖材料36还横向地形成于电容器阵列区域25内的电容器电极开口 28内的内部侧 壁40的上部上方。在一个实施例中，内部侧壁38的上方形成有覆盖材料36的上部不大于 绝缘材料24及/或24/26/22 (其中层22及26存在且为绝缘的)内的沟槽30的深度的20%，且在另一实施例中不大于10%。层36在界面37上方的实例厚度范围为从约50埃到 约100埃。还在所描绘的实施例中，覆盖材料36并不横向地覆盖沟槽30内的导电材料32 的内部侧壁38的全部，且在一个实施例中覆盖材料36经沉积以在导电材料32的内部侧壁 38的上部上方为非保形的，从而沿其具有至少两个不同的横向厚度。无论如何，在一个实 施例中，覆盖材料36可经形成或不形成到沟槽30内的导电材料32的基底部分上。举例来 说，可认为沟槽30包含沟槽基底47，且可认为导电材料32经形成以具有在沟槽基底47上 方且与沟槽基底47接触的部分49。在所描绘的实例实施例中，无覆盖材料36与导电材料 32的在沟槽基底47上方且与沟槽基底47接触的部分49接触。然而，在其它实施例中，覆 盖材料36中的一些可与部分49接触而形成(未图示)。 覆盖材料36可经形成以具有与绝缘材料22/24/26的立面上最外部分的组成相同 的组成(即，与所描绘的实施例中的材料26相同的组成)，或具有与绝缘材料的立面上最 外部分的组成不同的组成。另外，覆盖材料36可经形成为绝缘的、导电的及/或半导电的 中的一者或组合中的任一种。实例绝缘材料包括氮化硅及未经掺杂的二氧化硅中的至少一 者。一个实例导电覆盖材料包含(例如)呈元素、化合物及/或合金形式中的任一种形式 的W。实例半导电材料为多晶硅。另外且无论如何，覆盖材料36可包含透明碳或非晶碳中 的至少一者。无论如何，覆盖材料36可包含多个层及/或材料，且，仅通过实例方式，通过 任何合适的CVD及/或ALD工艺(现有的或尚待开发的)而沉积。参看图8及图9，蚀刻开口 45已穿过电容器阵列区域25内的覆盖材料36及绝缘 体层26而形成以有效地暴露电容器阵列区域25内的绝缘材料24，同时保持电路区域75内 的绝缘材料24的立面上最外表面完全用绝缘体层26及覆盖材料36覆盖。蚀刻开口 45为 液体蚀刻剂提供通道以随后到达并蚀刻电容器阵列区域25内的材料24。参看图10，电容器阵列区域25内的绝缘材料24已用液体蚀刻溶液蚀刻以有效地 暴露电容器阵列区域25内的导电材料32的外部侧壁41的外部侧壁部分。绝缘材料24的 蚀刻期间的液体蚀刻溶液可从衬底10蚀刻覆盖材料36的至少一些或也可不蚀刻。在绝缘 材料的蚀刻期间的液体蚀刻溶液还从衬底蚀刻覆盖材料的至少一些的情况下，此可(仅通 过实例方式)从衬底蚀刻小于10%的覆盖材料，从衬底蚀刻至少大部分的覆盖材料，或从 衬底蚀刻所有的覆盖材料。图10仅描绘一个实施例，其中液体蚀刻溶液已从衬底10蚀刻 所有的覆盖材料36(未图示)。图11描绘替代的实施例衬底10a，其中绝缘材料的蚀刻期 间的液体蚀刻溶液已从衬底显著蚀刻覆盖材料36的一些(但非所有)。在适当处已利用 来自最初描述的实施例的相同参考数字，其中通过后缀“a”指示差异。因此，界面覆盖材料 36的一些可在工艺中于此点处及/或在所得的最终电路构造中保持或不保持在衬底上方。在从衬底蚀刻所有覆盖材料的情况下，在一个实施例中，在从衬底蚀刻由液体蚀 刻溶液所蚀刻的所有绝缘材料之前，可如此完全地蚀刻所有覆盖材料。在另一实施例中， 在从衬底蚀刻由液体蚀刻溶液所蚀刻的所有绝缘材料之后，可从衬底蚀刻所有界面覆盖材 料。在通过液体蚀刻溶液从衬底蚀刻所有覆盖材料的情况下，较合乎需要的是在覆盖材料 的此蚀刻发生之前，从衬底完全蚀刻将通过液体蚀刻溶液蚀刻的所有绝缘材料，(例如)以 借此保持界面37覆盖有一些材料36，从而排除液体蚀刻剂渗透过界面37的风险，借此(例 如)希望最小化或消除电路区域75内的材料24被蚀刻。实例液体蚀刻剂溶液为含水的，且无论如何(例如)包含HF。一种实例溶液包含体积比为5 1到20 1的水及HF，其中所述HF为HF在水中的42重量百分比溶液。实 例蚀刻温度为室内环境温度，其中实例蚀刻压力也为室内环境压力。然而，还涵盖低于且高 于室内环境的温度及压力。额外的实例性含HF的溶液可含有HN03、己二酸(acidic acid)、 NH4F及丙酸中的任一者或任一组合。还涵盖除含HF外的液体蚀刻剂溶液。仅通过实例方式，根据上文的体积比为10 1的水与HF的溶液可用于以约5，000 埃/分到15，000埃/分的速率蚀刻PSG，同时以从20埃/分到80埃/分的速率蚀刻实质 上由氮化硅组成的实例覆盖层。因此，覆盖层36的材料及厚度可结合蚀刻条件及蚀刻时间 的选择及修改而选择及优化，以便在回蚀期间移除所要量的覆盖层36以暴露电容器电极 的外部表面，且在一个实施例中，通过一定程度的过度蚀刻以便移除所有覆盖材料36而不 会因液体蚀刻剂沿界面37的渗入作用破坏对电路区域75上方所容纳的绝缘材料24的蚀 刻。进一步认为，在覆盖材料36包含通过化学气相沉积所沉积的Si3N4的情况下，沉积此材 料所用温度可影响所得层的密度及因此(例如)HF溶液中的所得蚀刻速率。例如其中在电 容器阵列区域25内的材料24的实例移除之前或之后可能需要移除所有覆盖材料36的一 个实施例包含在至少550°C的温度下化学气相沉积Si3N4到从约120埃到约200埃的厚度。 在另一实例实施例中，至少部分地通过在不大于500°C的温度下化学气相沉积Si3N4到从约 300埃到约600埃的厚度而形成覆盖材料36。—种形成多个电容器的方法的一个实施例涵盖独立于导电覆盖材料是否横向地 形成于沟槽30内的导电材料32的侧壁的上部上方而在界面37的顶部上形成导电覆盖材 料，且如果是，则不管导电覆盖材料是否并未横向地覆盖导电材料32的内部侧壁38的全 部。不管上述情况，在此实施例中，用液体蚀刻溶液蚀刻所述电容器阵列区域内的绝缘材料 及导电覆盖材料以有效地暴露电容器阵列区域内的导电材料的外部侧壁部分且从衬底移 除所有导电覆盖材料。如上所描述，例如，实例材料、方法及构造可不同。将电容器阵列区域25内的导电材料32并入多个电容器中。举例来说，图12描绘 电容器介电层60的沉积。仅通过实例方式，实例材料为二氧化硅、氮化硅、二氧化硅复合物 或任何合适的高k电介质(无论现有的还是尚待开发的)。仅通过实例方式，高k电介质包 括Ta205及钛酸钡锶。外部电容器电极层70已沉积于电容器介电层60上方，借此界定电容器81、82、 83及84。将此描绘为包含对于所有所描绘的电容器为共同的单元电容器板，例如，如可在 DRAM或其它电路中加以利用。举例来说且仅通过实例方式，图13描绘并入有电容器81的 实例DRAM单元。此包含实例晶体管栅极字线87，所述晶体管栅极字线具有绝缘侧壁隔层、 绝缘顶盖及所述顶盖下方的导电区域(例如，硅化物)、所述硅化物下方的导电多晶硅区 域，及所述多晶硅下方的栅极介电区域。展示源极/漏极区域80操作地邻近字线87而形 成于半导电材料内。所述区域中的一者与电容器81电连接，且所述区域中的另一者与位线 85电连接。上文描述的实施例描绘保留为最终电路构造的部分的层26的至少一些。另外，可 利用上文在“背景技术”部分中引用的电容器支架结构中的任一者或任一组合。或者，可不 利用支架。
权利要求
一种形成多个电容器的方法，其包含提供衬底，所述衬底包含电容器阵列区域、不同于所述电容器阵列区域的电路区域，及所述电容器阵列区域与所述电路区域之间的介入区域；绝缘材料容纳于所述电容器阵列区域及所述电路区域上方，所述电容器阵列区域包含容纳于个别电容器存储节点位置上方的所述绝缘材料内的多个电容器电极开口，所述介入区域包含所述绝缘材料内的沟槽；在所述电容器电极开口内及所述沟槽内形成导电材料来给所述电容器电极开口及所述沟槽加衬，以不完全填充所述沟槽，所述沟槽内的所述导电材料及所述电路区域的所述绝缘材料在其间横向地具有立面上的外部界面；在所述界面的顶部上及横向地在所述沟槽内的所述导电材料的内部侧壁的上部上方形成覆盖材料，所述覆盖材料并不横向地覆盖所述沟槽内的所述导电材料的所述内部侧壁的全部；用液体蚀刻溶液蚀刻所述电容器阵列区域内的所述绝缘材料，以有效地暴露所述电容器阵列区域内的所述导电材料的外部侧壁部分；以及将所述电容器阵列区域内的所述导电材料并入多个电容器中。
2.根据权利要求1所述的方法，其包含将所述覆盖材料形成为非保形地沉积于所述导 电材料的所述内部侧壁的所述上部上方，以沿其具有至少两个不同的横向厚度。
3.根据权利要求1所述的方法，其包含形成所述覆盖材料以具有与所述绝缘材料的立 面上最外部分的组成相同的组成。
4.根据权利要求1所述的方法，其包含形成所述覆盖材料以具有与所述绝缘材料的立 面上最外部分的组成不同的组成。
5.根据权利要求1所述的方法，其包含将所述覆盖材料形成为绝缘的。
6.根据权利要求5所述的方法，其包含形成所述覆盖材料以包含氮化硅或未经掺杂的 二氧化硅中的至少一者。
7.根据权利要求1所述的方法，其包含将所述覆盖材料形成为导电的。
8.根据权利要求7所述的方法，其包含形成所述覆盖材料以包含W。
9.根据权利要求1所述的方法，其包含将所述覆盖材料形成为半导电的。
10.根据权利要求9所述的方法，其包含形成所述覆盖材料以包含多晶硅。
11.根据权利要求1所述的方法，其包含形成所述覆盖材料以包含透明碳或非晶碳中 的至少一者。
12.根据权利要求1所述的方法，其中所述沟槽包含基底，所述导电材料经形成以具有 在所述沟槽基底上方且与所述沟槽基底接触的部分，所述覆盖材料不与导电材料的在所述 沟槽基底上方且与所述沟槽基底接触的所述部分接触。
13.根据权利要求1所述的方法，其包含在所述界面上方将所述覆盖材料形成为从约 50埃到约1，000埃的厚度。
14.根据权利要求1所述的方法，其中所述内部侧壁的上面形成有所述覆盖材料的所 述上部不大于所述绝缘材料内的所述沟槽的深度的20%。
15.根据权利要求1所述的方法，其中所述内部侧壁的上面形成有所述覆盖材料的所 述上部不大于所述绝缘材料内的所述沟槽的深度的10%。
16.根据权利要求1所述的方法，其中所述液体蚀刻溶液在所述绝缘材料的所述蚀刻期间还从所述衬底蚀刻至少一些所述覆盖材料。
17.根据权利要求16所述的方法，其中所述液体蚀刻溶液在所述绝缘材料的所述蚀刻 期间从所述衬底蚀刻少于10%的所述覆盖材料。
18.根据权利要求16所述的方法，其中所述液体蚀刻溶液在所述绝缘材料的所述蚀刻 期间从所述衬底蚀刻至少大部分所述覆盖材料。
19.根据权利要求16所述的方法，其中所述液体蚀刻溶液从所述衬底蚀刻所有的所述 覆盖材料。
20.根据权利要求19所述的方法，其包含至少部分地通过在至少550°C的温度下化学 气相沉积Si3N4来形成所述覆盖材料，所述Si3N4被沉积到从约120埃到约200埃的厚度。
21.根据权利要求19所述的方法，其包含至少部分地通过在不大于500°C的温度下化 学气相沉积Si3N4来形成所述覆盖材料，所述Si3N4被沉积到从约300埃到约600埃的厚度。
22.根据权利要求19所述的方法，其中在从所述衬底蚀刻所有所述覆盖材料之前，从 所述衬底蚀刻通过所述液体蚀刻溶液蚀刻的所有所述绝缘材料。
23.根据权利要求19所述的方法，其中在从所述衬底蚀刻通过所述液体蚀刻溶液蚀刻 的所有所述绝缘材料之前，从所述衬底蚀刻所有所述覆盖材料。
24.根据权利要求1所述的方法，其中所述绝缘材料包含二氧化硅，所述二氧化硅包含 磷及硼中的至少一者，且所述液体蚀刻溶液包含HF。
25.一种形成多个电容器的方法，其包含提供衬底，所述衬底包含电容器阵列区域、不同于所述电容器阵列区域的电路区域，及 所述电容器阵列区域与所述电路区域之间的介入区域；绝缘材料容纳于所述电容器阵列区 域及所述电路区域上方，所述电容器阵列区域包含容纳于个别电容器存储节点位置上方的 所述绝缘材料内的多个电容器电极开口，所述介入区域包含所述绝缘材料内的沟槽；在所述电容器电极开口内及所述沟槽内形成导电材料来给所述电容器电极开口及所 述沟槽加衬，以不完全填充所述沟槽，所述沟槽内的所述导电材料及所述电路区域的所述 绝缘材料在其间横向地具有立面上的外部界面；在所述界面的顶部上形成导电覆盖材料；用液体蚀刻溶液蚀刻所述电容器阵列区域内的所述绝缘材料及所述导电覆盖材料，以 有效地暴露所述电容器阵列区域内的所述导电材料的外部侧壁部分，且从所述衬底移除所 有所述导电覆盖材料；以及将所述电容器阵列区域内的所述导电材料并入多个电容器中。
26.根据权利要求25所述的方法，其中在所述沟槽内的所述导电材料的内部侧壁的上 部上方横向地形成所述导电覆盖材料。
27.根据权利要求26所述的方法，其中所述导电覆盖材料并不横向地覆盖所述沟槽内 的所述导电材料的所述内部侧壁的全部。
28.根据权利要求27所述的方法，其包含将所述导电覆盖材料形成为非保形地沉积于 所述导电材料的所述内部侧壁的所述上部上方，以沿其具有至少两个不同的横向厚度。
29.根据权利要求25所述的方法，其包含形成所述覆盖材料以包含W。
30.根据权利要求25所述的方法，其中所述沟槽包含基底，所述导电材料经形成以具 有在所述沟槽基底上方且与所述沟槽基底接触的部分，所述导电覆盖材料不与导电材料的 在所述沟槽基底上方且与所述沟槽基底接触的所述部分接触。
31.根据权利要求25所述的方法，其中在从所述衬底蚀刻所有所述导电覆盖材料之 前，从所述衬底蚀刻通过所述液体蚀刻溶液蚀刻的所有所述绝缘材料。
32.根据权利要求25所述的方法，其中在从所述衬底蚀刻通过所述液体蚀刻溶液蚀刻 的所有所述绝缘材料之前，从所述衬底蚀刻所有所述导电覆盖材料。
33.一种形成多个电容器的方法，其包含提供衬底，所述衬底包含电容器阵列区域、不同于所述电容器阵列区域的外围电路区 域，及所述电容器阵列区域与所述外围电路区域之间的介入区域；经掺杂的二氧化硅材料 容纳于所述电容器阵列区域及所述外围电路区域上方，不同于经掺杂的二氧化硅的绝缘体 层容纳于所述电容器阵列区域及所述电路区域内的所述经掺杂的二氧化硅材料上方，所述 电容器阵列区域包含容纳于个别电容器存储节点位置上方的所述绝缘体层及所述经掺杂 的二氧化硅材料内的多个电容器电极开口，所述介入区域包含所述绝缘体层及所述经掺杂 的二氧化硅材料内的完全包围所述电容器阵列区域的沟槽；在所述电容器电极开口内及所述沟槽内形成导电材料来给所述电容器电极开口及所 述沟槽加衬，以不完全填充所述电容器电极开口及所述沟槽，所述沟槽内的所述导电材料 及所述电路区域的所述绝缘体层在其间横向地具有立面上的外部界面；在所述界面的顶部上的所述绝缘体层上方及横向地在所述沟槽内的所述导电材料的 内部侧壁的上部上方形成覆盖材料，所述覆盖材料并不横向地覆盖所述沟槽内的所述导电 材料的所述内部侧壁的全部；穿过所述电容器阵列区域内的所述覆盖材料及所述绝缘体层而形成蚀刻开口，以有效 地暴露所述电容器阵列区域内的所述经掺杂的二氧化硅材料，同时保持所述外围电路区域 内的所述经掺杂的二氧化硅材料的立面上最外部表面完全由所述覆盖材料及所述绝缘体 层覆盖；用液体蚀刻溶液经由所述蚀刻开口蚀刻所述电容器阵列区域内的所述经掺杂的二氧 化硅材料，以有效地暴露所述电容器阵列区域内的所述导电材料的外部侧壁部分；以及将所述电容器阵列区域内的所述导电材料并入多个电容器中。
34.根据权利要求33所述的方法，其中所述液体蚀刻溶液在所述绝缘体层的所述蚀刻 期间还从所述衬底蚀刻至少一些所述覆盖材料。
35.根据权利要求33所述的方法，其包含将所述覆盖材料形成为非保形地沉积于所述 导电材料的所述内部侧壁的所述上部上方，以沿其具有至少两个不同的横向厚度。
全文摘要
本发明提供一种形成多个电容器的方法，所述电容器包括容纳于电容器阵列区域及电路区域上方的绝缘材料。所述阵列区域包含容纳于个别电容器存储节点位置上方的所述绝缘材料内的多个电容器电极开口。介入区域包含沟槽。在所述开口内且抵靠着所述沟槽的侧壁部分形成导电材料，以不完全填充所述沟槽。在所述沟槽内的所述导电材料的立面上的外部横向界面及所述电路区域的所述绝缘材料上方形成覆盖材料。用液体蚀刻溶液蚀刻所述阵列区域内的所述绝缘材料，以有效地暴露所述阵列区域内的所述导电材料的外部侧壁部分且暴露所述沟槽内的所述导电材料。将所述阵列区域内的所述导电材料并入多个电容器中。
文档编号H01L21/8242GK101803024SQ200880102641
公开日2010年8月11日 申请日期2008年7月15日 优先权日2007年8月13日
发明者凯文·R·谢伊, 法雷尔·古德, 维什瓦纳特·巴特 申请人:美光科技公司