半导体芯片及具有该半导体芯片的叠层半导体封装的制作方法

专利名称：半导体芯片及具有该半导体芯片的叠层半导体封装的制作方法
技术领域：
本发明涉及一种半导体芯片及具有该半导体芯片的叠层半导体封装，更
具体地涉及一种具有芯片选择结构(chip selecting structure )的半导体芯片以 及具有该半导体芯片的叠层半导体封装(stacked semiconductor package )。
背景技术：
近来对于半导体制造技术的发展，已经导致具有适于在较短时间内处理 更多数据的半导体装置的各种类型的半导体封装。
这些发展之一是叠层半导体封装，在该叠层半导体封装中半导体芯片被 堆叠并彼此连接。该叠层半导体封装可以提高数据存储能力和数据处理速度。
为了实现此叠层半导体封装，控制信号、数据信号、电源信号以及地址 信号施加到多个叠层半导体芯片之中的特定半导体芯片。然而，由于不同的 图案或通孔必须形成在叠层半导体封装的各个半导体芯片的不同位置，以选 择多个叠层半导体芯片的相应的特定半导体芯片，困难随之产生。

发明内容
本发明的实施例涉及一种具有适于叠层半导体封装的芯片选择结构的 半导体芯片。
此外，本发明的实施例涉及一种包括该半导体芯片的半导体封装。 在一个实施例中，具有半导体芯片体(semiconductor chip body)的半导 体芯片包括芯片选择结构，该芯片选择结构具有芯片选择焊垫(chip selection pad), i殳置在半导体芯片体上；主贯通电才及(main through electrode), 与芯片选择焊垫电连接；以及次贯通电极(sub through electrode )，插设在主 贯通电极与芯片选择焊垫之间。
芯片选择焊垫、次贯通电极以及主贯通电极设置在一直线上。 芯片选择焊垫设置为邻近半导体芯片体的边缘，芯片选择焊垫、次贯通电极以及主贯通电极对齐Uign)在垂直于半导体芯片体的边缘的方向上。
该半导体芯片还可以包括设置在主贯通电极和次贯通电极的端部(end) 的连接构件。
芯片选择焊垫和主贯通电极通过设置于半导体芯片体上的芯片选择重 分布4勾"f牛(chip selection redistribution )而4皮it匕电连才妄。
可选地，主贯通电极可以贯穿(pass through )芯片选择焊垫。 该半导体芯片还可以包括数据焊垫结构，沿半导体芯片体的边缘设置
并具有数据焊垫；第一数据贯通电极，与数据焊垫电连接；以及第二数据贯 通电极，电连接到第一数据贯通电极。
第 一数据贯通电极可以贯穿数据焊垫。
数据焊垫结构可以平行于芯片选择结构设置。
主贯通电极与次贯通电极之间的距离跟第一数据贯通电极与第二数据 贯通电极之间的距离基本相同。
该半导体芯片还可以包括多个设置于第 一数据贯通电极和第二数据贯 通电极的端部的连接构件。
数据焊垫、第一数据贯通电极以及第二数据贯通电极通过设置于半导体 芯片体上的数据重分布构件而电连接。
在另一实施例中，具有半导体芯片体的半导体芯片包括第一芯片选择结 构和第二芯片选择结构，其中第一芯片选择结构具有第一芯片选择焊垫， 设置在半导体芯片体上；第一主贯通电极，电连接到第一芯片选择焊垫；第 一次贯通电极，插设在第一主贯通电极与第一芯片选择焊垫之间；以及第二 次贯通电极，设置在第一主贯通电极的外面。所述第二芯片选择结构具有 第三次贯通电极和第四次贯通电极，邻近半导体芯片体上的第一芯片选择焊 垫设置；第二主贯通电极和第三主贯通电极，设置在第三次贯通电极和第四 次贯通电极的外面；以及第二芯片选择焊垫，设置在第二主贯通电极和第三 主贯通电极的外面并且电连接到第二主贯通电极和第三主贯通电极。
第一主贯通电极与第一次贯通电极之间的距离和第一主贯通电极与第 二次贯通电极之间的距离跟第二主贯通电极与第三主贯通电极、第二主贯通 电极与第四次贯通电极以及第三次贯通电极与第四次贯通电极之间的距离
基本相同。
第 一芯片选择结构和第二芯片选择结构可以彼此平行地设置。可选地，第一芯片选择结构和第二芯片选择结构相对于半导体芯片体的
边缘串行地(serially)设置。
该半导体芯片还可以包括用于将第 一芯片选择焊垫电连接到第 一主贯 通电极的第 一 芯片选择重分布构件。
该半导体芯片还可以包括用于将第二芯片选择焊垫电连接到第二主贯 通电极和第三主贯通电极的第二芯片选择重分布构件。
该半导体芯片还可以包括连接构件，该连接构件设置在第一主贯通电 极、第一次贯通电极和第二次贯通电极、第二主贯通电极和第三主贯通电极 以及第三次贯通电极和第四次贯通电极的端部。
该半导体芯片还可以包括设置于半导体芯片体上并且具有数据焊垫的 数据焊垫结构、电连接到数据焊垫的第一数据贯通电极以及电连接到第一数 据贯通电极的第二数据贯通电极。
在另一实施例中，叠层半导体封装包括第一半导体芯片，具有设置于 第 一半导体芯片体上的第一芯片选择焊垫、电连接到第一芯片选择焊垫的第
一主贯通电极以及插设在第 一主贯通电极与第 一芯片选择焊垫之间的第一 次贯通电极；以及第二半导体芯片，具有设置于第二半导体芯片体上的第二 芯片选择焊垫、电连接到第二芯片选择焊垫的第二主贯通电极以及插设在第 二主贯通电极与第二芯片选择焊垫之间的第二次贯通电极，其中第二半导体 芯片设置在第一半导体芯片上，第一半导体芯片和第二半导体芯片偏移 (offset )，从而第一次贯通电极电连接到第二主贯通电极。
该叠层半导体封装还可以包括用于将第一次贯通电极电连接到第二主 贯通电极的连接构件。


图l是示出根据本发明实施例的半导体芯片的平面图。 图2是沿图1的I-I，线截取的剖面图。
图3是示出根据本发明实施例的具有数据焊垫结构的半导体芯片的平面图。
图4是沿图3的n-n，线截取的剖面图。
图5是示出根据本发明另 一 实施例的半导体芯片的平面图。
图6是沿图5的in-iir线截取的剖面图。图7是示出图5中示出的半导体芯片的数据焊垫结构的平面图。
图8是示出根据本发明实施例的叠层半导体封装的剖面图。
图9是示出根据本发明另一实施例的叠层半导体封装的示意图。
具体实施例方式
图l是示出根据本发明实施例的半导体芯片的平面图。图2是沿图1的
i-r线截取的剖面图。
参照图1和2，半导体芯片300包括半导体芯片体100和芯片选择结构
200。
半导体芯片体100具有例如矩形平行六面体的形状(rectangular parallelepiped shape ),并包括电路部份(未示出)。该电路部份可以包括用于 存储数据的数据存储部份(未示出)和用于处理数据的数据处理部份(未示 出)。在图l中，附图标记115指代半导体芯片体100的边缘。
如图2所示，具有矩形平行六面体的形状的半导体芯片体100包括第一 表面IIO以及与第一表面IIO相对的第二表面120。
芯片选择结构200包括芯片选择焊垫210、主贯通电极220和次贯通电 极230。此外，芯片选择结构200包括芯片选择重分布构件240。
芯片选择焊垫210例如设置在半导体芯片体IOO的上表面110上。具体 地，芯片选择焊垫210电连接到半导体芯片的电路部份，并设置为邻近上表 面110的边缘115。
主贯通电极220设置为邻近芯片选择焊垫210。当从半导体芯片300的 上方看时，主贯通电极220相对于芯片选择焊垫210设置在图1的第二方向 SD上，从而芯片选择焊垫210和主贯通电极220设置在基本一直线上。
主贯通电极220贯通半导体芯片体100的上表面IIO和下表面120。适 于主贯通电极220的材料的示例包括铜及类似物。此外，主贯通电极220可 以包括形成于主贯通电极220的表面上的金属籽晶层(未示出)。
在本实施例中，主贯通电极220电连接到芯片选择焊垫210。主贯通电 极220和芯片选择焊垫210通过例如设置在半导体芯片体100的第一表面 110上的芯片选择重分布构件240而电连接。适于芯片选择重分布构件240 的材料的示例包括铜及类似物。
虽然主贯通电极220和芯片选择焊垫210使用芯片选择重分布构件240而电连接；可选地，主贯通电极220可以贯穿芯片选择焊垫210。再参照图 1 ，次贯通电极230设置在例如芯片选择焊垫210与主贯通电极220之间。
在本实施例中，当从半导体芯片上方看时，芯片选择焊垫210、次贯通 电极230和主贯通电极220设置在图1的第二方向SD上，从而芯片选择焊 垫210、次贯通电极230和主贯通电极220设置在基本一直线上。
因此，具有芯片选择焊垫210、次贯通电极230和主贯通电极220 (它 们在上面描述)的芯片选择结构200设置在例如基本垂直于第一表面110的 边缘115的方向上。
在本实施例中，芯片选"f奪焊垫210和主贯通电极220与次贯通电极230 间隔开基本相同的距离D。
再参照图2，为了堆叠多个图1中示出的半导体芯片300并电连接叠层 的每个半导体芯片300，连接构件250可以设置在芯片选择结构200的主贯 通电极220和次贯通电极230的端部，每个端部从半导体芯片体100的第一 表面110暴露。连接构件250可以包括具有比主贯通电极220和次贯通电极 230的熔化温度更低的焊锡。可选地，除了焊锡之外，连接构件250可以包 括各种低熔点金属。
图3是示出根据本发明实施例的具有数据焊垫结构的半导体芯片的平面 图。图4是沿图3的n-n，线截取的剖面图。
参照图3和4,除了图1和2中示出的半导体芯片体IOO和芯片选择结 构200之外，半导体芯片300包括数据焊垫结构290。
图3中示出的半导体芯片300包括多个数据焊垫结构290，每个数据焊 垫结构2卯包括数据焊垫250、第一数据贯通电极260和第二数据贯通电极 270。此外，凄t据焊垫结构290包括数据重分布构件280。
在半导体芯片300中，地址信号、电源信号、数据信号及控制信号施加 到数据焊垫结构290的数据焊垫250。
在本实施例中，多个数据焊垫结构290沿半导体芯片体100的第一表面 110的边缘115设置。
数据焊垫结构2卯的各个数据焊垫250沿半导体芯片体100的第一表面 110的边缘115设置，数据焊垫250电连接到该半导体芯片的电路部份。在 本实施例中，当从如图3所示的半导体芯片300的上方看时，数据焊垫250 和芯片选择焊垫210设置在基本上沿第一方向FD的直线上。第一数据贯通电极260设置为离数据焊垫250预定的距离。第一数据贯 通电极260贯穿半导体芯片体100的第一表面IIO和第二表面120。在本实 施例中，当从半导体芯片的上方看时，第一数据贯通电极260和次贯通电极 230设置在基本上沿第一方向FD的直线上。
因此，数据焊垫250与第一数据贯通电极260之间的距离跟芯片选择焊 垫210与次贯通电极230之间的距离基本相同。此外，连接构件285例如焊 锡可以设置在第一数据贯通电极260的端部，该端部从半导体芯片体100的 第一表面110暴露。在本实施例中，连接到第一数据贯通电极260的连接构 件285还可以包括除了焊锡以外的各种低熔点金属。
第二数据贯通电极270设置为离第一数据贯通电极260预定的距离。第 二数据贯通电极270贯穿半导体芯片体100的第一表面IIO和第二表面120。 在本实施例中，当从半导体芯片的上方看时，第二凄t据贯通电极270和主贯 通电极220设置在沿第一方向FD的直线上。因此，第一数据贯通电极260 与第二数据贯通电极270之间的距离跟次贯通电极230与主贯通电极220之 间的距离基本相同。
连接构件285例如焊锡可以设置在第二数据贯通电极270的端部，该端 部从半导体芯片体IOO的第一表面IIO暴露。在本实施例中，连接到第二数 据贯通电极270的连接构件285可以包括除焊锡之外的各种低熔点金属。
在本实施例中，包括数据焊垫250、第一数据贯通电极260以及第二数 据贯通电极270的数据焊垫结构290平行于芯片选择结构200设置。
数据重分布构件280设置在半导体芯片体IOO的第一表面IIO上。数据 重分布构件280电连接数据焊垫250、第一数据贯通电极260以及第二数据 贯通电极270。适于数据重分布构件280的材料的示例包括铜及类似物。
虽然第 一数据贯通电极260和第二数据贯通电才及270使用数据重分布构 件280电连接；可选地，第二数据贯通电极270可以贯穿数据焊垫250,以 电连接数据焊垫250和第二数据贯通电极270。
如以上详细的描述，芯片选择结构200 (其具有电连接到芯片选择焊垫 210的主贯通电极220和邻近主贯通电极22(H殳置的次贯通电极230)可以 应用到各种叠层半导体封装，在该叠层半导体封装中至少两个半导体芯片彼 此堆叠。
图5是示出根据本发明实施例的半导体芯片的平面图。图6是示出沿图5的in-m，线截取的剖面图。
参照图5和6，半导体芯片700包括半导体芯片体400、第一芯片选择 结构500和第二芯片选择结构600。
半导体芯片体400可以例如具有矩形平行六面体的形状，并包括具有数 据存储部份(未示出)和数据处理部份(未示出)的电路部份(未示出)。 该数据存储部份存储数据，该数据处理部份处理存储在数据存储部份中的数 据。
如图6所示，具有矩形平行六面体的形状的半导体芯片体400包括第一 表面410以及与第一表面410相对的第二表面420。在图5中，附图标记415 指代半导体芯片体400的边缘。
第一芯片选择结构500包括第一芯片选择焊垫510、第一主贯通电极 520、第一次贯通电极530以及第二次贯通电极540。此外，第一芯片选择结 构500包括第一芯片选择重分布构件550。
第 一芯片选择焊垫510例如设置在半导体芯片体400的第 一表面410上， 并且电连接到半导体芯片700的电路部份。
第一主贯通电极520设置为邻近第一芯片选择焊垫510,第一主贯通电 极520和第一芯片选择焊垫510以预定的距离分隔开。当从半导体芯片700 的上方看时，第一主贯通电极520相对于第一芯片选择焊垫510设置在沿图 5的第二方向SD上，从而第一芯片选择焊垫510和第一主贯通电极5加设
置在基本一直线上。
在图5中示出的本实施例中，第一主贯通电极520设置为比第一芯片选 择焊垫510更靠近第一半导体芯片体400的第一表面410的边缘415。可选 地，第一主贯通电极520的位置和第一芯片选择焊垫510的位置可以交换。
第一主贯通电极520贯通第一半导体芯片体400的上表面410和下表面 420。适于第一主贯通电极520的材料的示例包括铜及类似物。第一主贯通 电极520还可以包括形成在第一主贯通电极520的表面上的金属籽晶层(未 示出)。
在本实施例中，第一主贯通电极520电连接到第一芯片选择焊垫510。 第 一主贯通电极520和第 一芯片选择焊垫510通过例如设置在第 一半导体芯 片体400的第一表面410上的第一芯片选择重分布构件550而电连接。适于 第一芯片选择重分布构件550的材料的示例包括铜及类似物。虽然在图5-6中，第一主贯通电极520和第一芯片选择焊垫510彼此间 隔预定的距离，第一主贯通电极520和第一芯片选择焊垫510使用第一芯片 选择重分布构件550电连接。在本实施例中，可选地，第一主贯通电极520 可以贯穿第一芯片选择焊垫510，从而第一主贯通电极520和第一芯片选择 焊垫510被电连接。
再参照图5,第一次贯通电极530设置在例如第一芯片选择焊垫510与 第一主贯通电极520之间。第一次贯通电极530贯穿第一半导体芯片体400 的第一表面410和第二表面420。
第二次贯通电极540插设在第一半导体芯片体400的第一表面410的边 缘415与第一主贯通电极520之间。第二次贯通电极540贯穿第一半导体芯 片体400的第一表面410和第二表面420。
在本实施例中，当从半导体芯片上方看时，第二次贯通电极540、第一 芯片选择焊垫510、第一次贯通电极530以及第一主贯通电极520设置在图 5的第二方向SD上。
因此，第二次贯通电极540、第一芯片选择焊垫510、第一次贯通电极 530以及第一主贯通电极520设置在例如基本一直线上。
因此，第一芯片选择结构500 (具有第一芯片选择焊垫510、第一次贯 通电极530和第二次贯通电极540以及第一主贯通电极520 )设置在例如与 第一表面410的边缘415垂直的第二方向SD上。
在本实施例中，第二次贯通电极540与第 一主贯通电极520之间的距离、 第 一主贯通电极520与第一次贯通电极530之间的距离以及第 一次贯通电极 530与第一芯片选择焊垫510之间的距离可以基本相同。
参照图6,连接构件560分别设置在第一芯片选择结构500的第一主贯 通电极520、第一次贯通电极530和第二次贯通电极540的端部。如图6所 示，多个连接构件560形成在该端部上，该端部从第一半导体芯片体400的 第一表面410暴露。
连接构件560可以包括具有比第一主贯通电极520以及第一次贯通电极 530和第二次贯通电极540更低的熔化温度的焊锡。可选地，连接构件560 可以包括除了焊锡之外的各种具有低熔化温度的金属。
再参照图5和6,第二芯片选择结构600包括第三次贯通电极610、第 四次贯通电极620、第二主贯通电极630、第三主贯通电极640以及第二芯片选择焊垫650。
第二芯片选择结构600和上述第一芯片选择结构500可以相对于半导体 芯片体400的第一表面410的边缘415串行地设置。尽管在图5-6中示出的 本实施例中，第二芯片选择结构600和第一芯片选择结构500串行地设置； 可选地，第二芯片选择结构600和第一芯片选^奪结构500可以平行地设置。
在本实施例中，第二芯片选^t奪结构600的第三次贯通电极610设置为邻 近第 一芯片选择结构500的第 一芯片选择焊垫510。第四次贯通电极620设 置为邻近第三次贯通电极610。
在本实施例中，第一芯片选择焊垫510与第三次贯通电极610之间的距 离跟第三次贯通电极610与第四次贯通电极620之间的距离基本相同。
第二主贯通电极630设置为邻近第四次贯通电极620，第三主贯通电极 640设置为邻近第二主贯通电极630,第二芯片选择焊垫650设置为邻近第 三主贯通电才及640。
在本实施例中，第四次贯通电极620与第二主贯通电极630之间的距离、 第二主贯通电极630与第三主贯通电极640之间的距离以及第三主贯通电极 640与第二芯片选择焊垫650之间的距离基本相同。
在本实施例中，第二芯片选择重分布构件660电连接第二主贯通电极 630、第三主贯通电极640以及第二芯片选4奪焊垫650。
连接构件665分别设置在第二芯片选择结构600的第三次贯通电极 610、第四次贯通电极620、第二主贯通电4及630以及第三主贯通电极640 的端部。在本实施例中，连接构件665可以包括焊锡，或者可选地各种其他 的具有低熔化温度的金属。
图7是示出包括于图5中示出的半导体芯片中的数据焊垫结构的平面图。
参照图7，除了半导体芯片体400、第一芯片选择结构500和第二芯片 选择结构600之外，半导体芯片700包括教:据焊垫结构679。在本实施例中， 多个数据焊垫结构679沿半导体芯片体400的第一表面410的边缘415设置。
每个数据焊垫结构679包括数据焊垫672、第一数据贯通电极674以及 第二数据贯通电极676。此外，数据焊垫结构679可以包括数据重分布构件 678。
在半导体芯片300中，地址信号、电源信号、数据信号以及控制信号可以施加到数据焊垫结构679的数据焊垫672。
在本实施例中，多个数据焊垫结构679沿半导体芯片体400的第一表面 410的边缘415设置。
数据焊垫结构679的各个数据焊垫672沿半导体芯片体400的第一表面 410的边缘415设置，数据焊垫672电连接到电路部份。
第一数据贯通电极674设置为离数据焊垫672预定的距离。第一数据贯 通电极674贯穿半导体芯片体400的第一表面410和第二表面420。在本实 施例中，数据焊垫672与第一数据贯通电极674之间的距离跟第一主贯通电 极520与第二次贯通电极540之间的距离基本相同。连接构件665例如焊锡 设置在第一数据贯通电极674的端部，该端部从半导体芯片体400的第一表 面410暴露。除了焊锡之外，各种具有低熔化温度的金属可以用作连接构件 665。
第二数据贯通电极676设置为离第一数据贯通电极674预定的距离。第 二数据贯通电极676贯穿半导体芯片体400的第一表面410和第二表面420。 在本实施例中，第一数据贯通电极674与第二数据贯通电极676之间的距离 跟第 一主贯通电极520与第 一次贯通电极530之间的距离基本相同。连接构 件665例如焊锡设置在第二数据贯通电极676的端部，该端部从半导体芯片 体400的第一表面410暴露。除了焊锡之外，各种具有低熔化溫度的金属可 以用作连接构件665。
在本实施例中，数据焊垫结构679 (包括数据焊垫672、第一数据贯通 电极674以及第二数据贯通电极676)平行于第一芯片选择结构500设置。
同时，数据重分布构件678设置在半导体芯片体400的第一表面410上。 数据重分布构件678电连接数据焊垫672、第一数据贯通电极674以及第二 数据贯通电极676。适于数据重分布构件678的材料的示例包括铜及类似物。
参照图5到图7详细描述的半导体芯片可以应用于各种叠层半导体封 装，其中至少两个半导体芯片彼此堆叠。
图8是示出根据本发明实施例的叠层半导体封装的剖面图。
参照图8，叠层半导体封装330包括第一半导体芯片310和第二半导体
芯片320。在本实施例中，第一半导体芯片310和第二半导体芯片320具有
基本相同的结构。
图8中示出的第一半导体芯片310和第二半导体芯片320的每个具有与图3中示出的半导体芯片300相同的结构。因此，将省略形成叠层半导体封 装330的第一半导体芯片310和第二半导体芯片320的重复描述，图3中示 出的半导体芯片的元件的名称和附图标记将赋予图8中的相同的元件。
参照图3和8，为了将地址信号、数据信号、电源信号以及控制信号施 加到第一半导体芯片310的数据焊垫结构290或第二半导体芯片320的数据 焊垫结构290，第一半导体芯片310的芯片选择结构200和第二半导体芯片 320的芯片选择结构200电连接；第一半导体芯片310的数据焊垫结构290 和第二半导体芯片320的数据焊垫结构290电连接。
为此目的，第一半导体芯片310和第二半导体芯片320设置为彼此偏移， 由此设置在第一半导体芯片310的次贯通电极260上的连接构件285电连接 到第二半导体芯片320的主贯通电极270。
当第一芯片选择信号CS1施加到第一半导体芯片310的主贯通电极270 时，第一芯片选择信号CS1通过第一半导体芯片310的芯片选择重分布构件 280施加到第 一半导体芯片310的芯片选择焊垫250。
此外，第二芯片选择信号CS2施加到第一半导体芯片310的次贯通电极 260。然后，通过第二半导体芯片320的主贯通电极270和芯片选择重分布 构件280，第二芯片选择信号CS2施加到第二半导体芯片3凹的芯片选择焊 垫250。
图9是示出根据本发明另 一实施例的叠层半导体封装的示意图。
参照图9,叠层半导体封装390包括例如第一半导体芯片340、第二半 导体芯片350、第三半导体芯片370以及第四半导体芯片380。仅为了说明 的目的，第一到第四半导体芯片340、 350、 370、 380在图9中的平面图中 示出。第一到第四半导体芯片340、 350、 370、 380实际上;f皮此堆叠。
在本实施例中，第二半导体芯片350设置在第一半导体芯片340上面， 第三半导体芯片370设置在第二半导体芯片350上面，第四半导体芯片3S0 设置在第三半导体芯片370上面。
附图标记360可以是虚拟半导体芯片或虚拟印刷电路板(PCB),虚拟 半导体芯片360插设在第二半导体芯片350与第三半导体芯片370之间。
图9中示出的第一到第四半导体芯片340、 350、 370、 3S0具有与图7 中示出的半导体芯片700基本相同的结构。因此，将省略形成叠层半导体封 装390的第一到第四半导体芯片340、 350、 370、 380的重复描述；图7中示出的半导体芯片的元件的名称和附图标记将赋予图9中的相同的元件。
第一半导体芯片340和第二半导体芯片350设置为彼此偏移，由此第一 半导体芯片340的第一主贯通电极520电连接到第二半导体芯片350的第二 次贯通电极540。
第一半导体芯片340的第一次贯通电极530电连接到第二半导体芯片 350的第一主贯通电极520。
第一半导体芯片340的第四次贯通电极620电连接到第二半导体芯片 350的第三次贯通电极610。
第一半导体芯片340的第二主贯通电极630和第三主贯通电极640电连 接到第二半导体芯片350的第二主贯通电极630和第三主贯通电极640。
第三半导体芯片370和第四半导体芯片380设置为彼此偏移，由此第三 半导体芯片370的第一主贯通电极520电连接到第四半导体芯片380的第二 次贯通电4及540。
第三半导体芯片370的第一次贯通电极530电连接到第四半导体芯片 380的第一主贯通电极520。
第三半导体芯片370的第四次贯通电极620电连接到第四半导体芯片 380的第三次贯通电极610。
第三半导体芯片370的第二主贯通电极630和第三主贯通电极640电连 接到第四半导体芯片380的第二主贯通电极630和第三主贯通电极640。
插设在第二半导体芯片350与第三半导体芯片370之间的虛拟半导体芯 片360具有四个贯通电极。在下文中，设置于虛拟半导体芯片360中的四个 贯通电极将被称为第一贯通电极362、第二贯通电极364、第三贯通电极366 和第四贯通电极368。此外，虚拟半导体芯片360还包括电连接第三贯通电 极366和第四贯通电极368的重分布构件。
第一贯通电极362将第二半导体芯片350的第二次贯通电极540电连接 到第三半导体芯片370的第一主贯通电极520。
第二贯通电极364将第二半导体芯片350的第 一主贯通电极520电连接 到第三半导体芯片370的第一次贯通电极530。
第三贯通电极366电连接到第二半导体芯片350的第三次贯通电极610， 第四贯通电极368电连接到第三半导体芯片370的第二主贯通电极630。第 三贯通电极366和第四贯通电极368通过重分布构件369电连接。在本实施例中，接地信号Vss施加到第一半导体芯片340的第一主贯通 电极520,电源信号Vdd施加到第一半导体芯片340的第一次贯通电极530。 接地信号Vss施加到第一半导体芯片340的第四次贯通电极620,电源信号 Vdd施加到第一半导体芯片340的第二主贯通电极630。
以下的表1示出用于选择四个半导体芯片的相应一个的每个芯片选择信 号的组合。
第一半导体 芯片第二半导体 芯片第三半导体 芯片第四半导体 芯片
第一芯片选择焊垫VssVddVssVdd
第二芯片选择焊垫VddVddVssVss
参照表l，为了选^^第一半导体芯片340，接地信号Vss通过第一半导 体芯片340的第一主贯通电极520施加到第一半导体芯片340的第一芯片选 择焊垫510。此外，电源信号Vdd通过第一半导体芯片340的第二主贯通电 极630施加到第二芯片选^^旱垫650。
为了选择第二半导体芯片350，电源信号Vdd通过第一半导体芯片340 的第一次贯通电极530施加到第二半导体芯片350的第一芯片选择焊垫 510。此外，电源信号Vdd通过第一半导体芯片340的第二主贯通电极630 和第三主贯通电极640施加到第二半导体芯片350的第二芯片选择焊垫650。
为了选择第三半导体芯片370，接地信号Vss通过第三半导体芯片370 的第一主贯通电极520施加到第三半导体芯片370的第一芯片选择焊垫 510。也就是，接地信号Vss施加到第一半导体芯片的第一主贯通电极520 (其电连接到第三半导体芯片370的第一主贯通电极)。此外，接地信号Vss 通过第三半导体芯片370的第二主贯通电极630和第三主贯通电极640施加 到第三半导体芯片370的第二芯片选择焊垫650。也就是，接地信号Vss施 加到第一半导体芯片340的第四次贯通电极620 (其电连接到第三半导体芯 片的第二主贯通电极630和第三主贯通电极640 )。
为了选择第四半导体芯片380,电源信号Vdd通过第四半导体芯片380 的第一主贯通电极520施加到第四半导体芯片380的第一芯片选择焊垫510。 也就是，电源信号Vdd施加到第 一半导体芯片340的第 一次贯通电极530(其 电连接到第四半导体芯片380的第一主贯通电极520)。此外，接地信号Vss通过第四半导体芯片380的第二主贯通电才及630和第三主贯通电极640施加 到第四半导体芯片380的第二芯片选择焊垫650。也就是，接地信号Vss施 加到第一半导体芯片340的第四次贯通电极620 (其电连接到第四半导体芯 片380的第二主贯通电极630和第三主贯通电极640)。
从以上描述变得明显，在本发明中，通过堆叠具有相同形状的芯片选择 结构的多个半导体芯片以使该堆叠的半导体芯片偏移，可以实现叠层半导体 封装。
虽然为了说明的目的已经描述了本发明的特定实施例，但本领域技术人 员应当理解，可以有各种修改、添加及替换而不背离本发明的如附加的权利 要求所公开的范围和精神。
权利要求
1.一种具有半导体芯片体的半导体芯片，所述半导体芯片包括芯片选择结构，包括芯片选择焊垫，设置在所述半导体芯片体上；主贯通电极，电连接到所述芯片选择焊垫；以及次贯通电极，设置为邻近所述芯片选择焊垫。
2. 根据权利要求1所述的半导体芯片，其中所述次贯通电极插设在所述 主贯通电极与所述芯片选择焊垫之间。
3. 根据权利要求1所述的半导体芯片，其中当从所述半导体芯片的上方 看时，所述芯片选择焊垫、所述次贯通电极以及所述主贯通电极设置在一直 线上。
4. 根据权利要求1所述的半导体芯片，其中所述芯片选择焊垫设置为邻 近所述半导体芯片体的边缘，所述芯片选择焊垫、所述次贯通电极以及所述 主贯通电极对齐在基本垂直于所迷边缘的方向上。
5. 根据权利要求1所述的半导体芯片，还包括设置在所述主贯通电极的 端部和所述次贯通电极的端部的连接构件。
6. 根据权利要求2所述的半导体芯片，其中所述芯片选择焊垫和所述主 贯通电极通过设置在所述半导体芯片体上的芯片选择重分布构件而彼此电 连接。
7. 根据权利要求1所述的半导体芯片，其中所述主贯通电极贯穿所述芯 片选择焊垫，使得所述主贯通电极和所述芯片选择焊垫电连接。
8. 根据权利要求1所述的半导体芯片，还包括数据焊垫结构，沿所述半导体芯片体的边缘设置，所述数据焊垫结构包括数据焊垫；第一数据贯通电极，电连接到所述数据焊垫；以及 第二数据贯通电极，电连接到所述第一数据贯通电极。
9. 根据权利要求8所述的半导体芯片，其中所述第一数据贯通电极贯穿 所述数据焊垫。
10. 根据权利要求8所述的半导体芯片，其中所述数据焊垫结构平行于所述芯片选择结构设置。
11. 根据权利要求8所述的半导体芯片，其中所述数据焊垫、所述第一数据贯通电极和第二数据贯通电极对齐在基本 垂直于所述边缘的方向上；所述芯片选择焊垫、所述次贯通电极和所述主贯通电极对齐在基本垂直 于所述边缘的方向上；以及所述主贯通电极与所述次贯通电极之间的距离跟所述第一数据贯通电 极与所述第二数据贯通电极之间的距离基本相同。
12. 根据权利要求8所述的半导体芯片，还包括连接构件，该连接构件 设置在所述第一数据贯通电极的端部和所述第二数据贯通电极的端部。
13. 根据权利要求8所述的半导体芯片，其中所述数据焊垫、所述第一 数据贯通电极以及第二数据贯通电极通过设置于所述半导体芯片体上的数 据重分布构件而彼此电连接。
14. 一种具有半导体芯片体的半导体芯片，所述半导体芯片包括 第一芯片选择结构，包括第一芯片选择焊垫，设置在所述半导体芯片体上； 第一主贯通电极，电连接到所述第一芯片选择焊垫； 第一次贯通电极，插设在所述第一主贯通电极与所述第一芯片选择 焊垫之间；与第二次贯通电极，设置在所述第一主贯通电极的外面；以及 第二芯片选择结构，包括第三次贯通电极和第四次贯通电极，邻近所述第一芯片选择焊垫设置； 第二主贯通电极和第三主贯通电极，设置在所述第三次贯通电极和所述第四次贯通电极的外面；以及第二芯片选择焊垫，设置在所述第二主贯通电极和所述第三主贯通电极的外面，并且电连接到所述第二主贯通电极和所述第三主贯通电极。
15. 根据权利要求14所述的半导体芯片，其中所述第一主贯通电极与所 述第一次贯通电极之间的距离以及所述第一主贯通电极与所述第二次贯通 电极之间的距离，跟所述第二主贯通电极与所述第三主贯通电极之间的距 离、所迷第二主贯通电极与所述第四次贯通电极之间的距离以及所述第三次 贯通电极与所述第四次贯通电极之间的距离基本相同。
16. 根据权利要求14所述的半导体芯片，其中所述第一芯片选择结构和 所述第二芯片选择结构平行于彼此设置。
17. 根据权利要求14所述的半导体芯片，其中所述第 一芯片选择结构和 所述第二芯片选择结构相对于所述半导体芯片体的边缘垂直地对齐。
18. 根据权利要求14所述的半导体芯片，还包括第一芯片选择重分布构 件，用于将所迷第一芯片选择焊垫电连接到所述第一主贯通电极。
19. 根据权利要求14所述的半导体芯片，还包括第二芯片选择重分布构 件，用于将所述第二芯片选择焊垫电连接到所述第二主贯通电极和所述第三 主贯通电极。
20. 根据权利要求14所述的半导体芯片，还包括连接构件，该连接构件 设置在所述第一主贯通电极、所述第一次贯通电极和所述第二次贯通电极、 所述第二主贯通电极和所迷第三主贯通电极以及所述第三次贯通电极和所 述第四次贯通电极的每个的端部。
21. 根据权利要求14所述的半导体芯片，还包括设置在所述半导体芯片 体上面的数据焊垫结构，所述数据焊垫结构包括数据焊垫、电连接到所述数 据焊垫的第一数据贯通电极以及电连接到所述第一数据贯通电极的第二数 据贯通电极。
22. —种叠层半导体封装，包括第一半导体芯片，具有第一半导体芯片体，所述第一半导体芯片包括 第一芯片选择焊垫，设置在所述第一半导体芯片体上； 第一主贯通电极，电连接到所述第一芯片选择焊垫；和 第一次贯通电极，邻近所述第一芯片选择焊垫设置；以及第二半导体芯片，具有第二半导体芯片体，所述第二半导体芯片包括第二芯片选择焊垫，设置在所述第二半导体芯片体上； 第二主贯通电极，电连接到所述第二芯片选择焊垫；和 第二次贯通电极，邻近所述第二芯片选择焊垫设置； 其中所述第二半导体芯片设置在所述第 一半导体芯片上，所述第一半导体芯片和所述第二半导体芯片设置为彼此偏移，所述第一次贯通电极电连接到所述第二主贯通电极。
23. 根据权利要求22所述的叠层半导体封装，还包括用于将所述第一次 贯通电极电连接到所述第二主贯通电极的连接构件。
全文摘要
本发明公开了一种半导体芯片及具有该半导体芯片的叠层半导体封装。一种适用于叠层半导体芯片并具有芯片选择结构的半导体芯片包括半导体芯片体和芯片选择结构。该芯片选择结构包括设置在半导体芯片体上的芯片选择焊垫、电连接到芯片选择焊垫的主贯通电极以及插设在主贯通电极与芯片选择焊垫之间的次贯通电极。多个半导体芯片可以通过使叠层半导体芯片偏移而堆叠，每个半导体芯片具有相同的芯片选择结构。
文档编号H01L23/482GK101494207SQ200910003379
公开日2009年7月29日 申请日期2009年1月22日 优先权日2008年1月25日
发明者朴昌濬, 李荷娜, 金圣哲, 金圣敏, 韩权焕 申请人:海力士半导体有限公司