像素结构、显示面板、光电装置及其形成方法

专利名称：像素结构、显示面板、光电装置及其形成方法
技术领域：
本发明涉及一种导线结构及其形成方法；特别涉及一种用于显示装置或 光电装置的导线结构及其形成方法。
背景技术：
随着液晶显示装置工艺技术的发展，在画质细致度、耗电量、以及产品 寿命等方面在各种显示技术中具有优势，所以液晶显示装置逐渐取代显像管 显示装置。随着TFT液晶显示装置面板尺寸与分辨率的增加，金属导线信号 传输的延迟现象(RC Delay)将变得严重，如何降低延迟现象成为一大课题。
信号传递的快慢，取决于电阻(R)与电容(C)的乘积，所以解决延迟 现象的方法常使用低阻抗的金属，如铝，更甚者用铜。目前普遍使用的铝导 线其电阻值约5微欧姆/公分(^iQ/cm)，而铜导线的电阻值可达2.2微欧姆/ 公分(p^/cm)，若采用铜导线可大幅降低电阻值，即使尺寸增加也不会产 生画面延迟现象，且材料成本比目前量产技术更为低廉。
传统形成铜导线的工艺简述如下首先，参考图1A，在玻璃基板10上 形成阻障层11及铜金属层13。接着，沉积光阻层15于玻璃基板10上，并 将其图案化，如图1B所示。然后，进行蚀刻程序，将未被光阻层覆盖的阻 障层11及铜金属层13除去，如图1C所示。最后，参考图1D，将光阻层15 除去以完成铜导线的工艺。然而，传统以铜工艺形成液晶显示装置中像素结 构的导线结构有许多困难的地方，例如不易将铜蚀刻成预设的结构即为铜工 艺的困难之一。铜工艺无法以传统工艺的蚀刻液(如铝蚀刻液)进行蚀刻， 必须开发新的蚀刻液，费时耗工。更有甚者，蚀刻铜的蚀刻液寿命(lift-time) 短，且在铜/阻障层的结构中常会有蚀刻液残留及锥形结构(taper)不佳、或者形成导线结构的铜金属层中的铜易扩散于介电层及后续的半导体层中，从 而产生短路或电子迁移等现象，此对生产的成品率影响甚大。
由上述说明可知，在传统方法中，铜工艺中形成图案化的铜仍具不易生 产的问题为业界急待解决的问题。有鉴于此，业界殷切期盼提供一种铜导线 结构的形成方法。

发明内容
鉴于上述问题，本发明的一个目的在于提供一种导线结构的形成方法，
包含提供基板；形成图案化介电层于该基板上，且其上定义第一开口，并暴 露出部分该基板；形成图案化有机材料层于该图案化介电层上，其上定义第 二开口 ，该第二开口对应于部分该第一开口并暴露出已暴露的部分该基板； 形成第一阻障层于该暴露出的部分该基板上及该图案化有机材料层上；形成 金属层于该暴露出的部分该基板的该第一阻障层上及在该图案化有机材料层 的该第一阻障层上；以及除去该图案化有机材料层及位于其上的该第一阻障 层及该金属层。
上述形成方法中，该第一开口可在接触该基板一端具有第一宽度，而在 远离于该基板的另一端具有第二宽度；而且该第二开口可具有第三宽度，其 中，该第三宽度实质上小于该第一宽度及该第二宽度的至少其中之一。 上述形成方法中，该第二宽度可实质上大于该第一宽度。 上述形成方法中，该第一宽度与该第二宽度的差值可实质上大于或等于 l微米。
上述形成方法中，还可包含形成第二阻障层于于该第一开口中及该图案
化有机材料层的该金属层上。
上述形成方法中，该介电层的上部及下部可具有不同的蚀刻速率。 上述形成方法中，在形成该图案化介电层于该基板上的步骤中，愈接近
该基板的该图案化介电层的沉积速率实质上小于愈远离该基板的该图案化介
电层的沉积速率。
本发明的另一目的在于提供一种导线结构的形成方法，包含提供基板； 形成介电层于该基板上形成图案化有机材料层于该介电层上，其中该图案化 有机材料层具有第一开口，并暴露部分该介电层，其中，该第一开口具有第
11一宽度；除去位于该第一开口下的部分该介电层，以形成对应该第一开口的 第二开口，并暴露出部分该基板，其中，该第二开口具有接触该基板一端的 第二宽度及远离该基板的另一端的第三宽度；形成第一阻障层于该第二开口 中的该基板上及该图案化有机材料层上；形成金属层于该第二开口中的该阻 障层上及该图案化有机材料层上；其中该第一宽度实质上小于该第二宽度及 该第三宽度的至少其中之一，该第二宽度实质上大于该第三宽度。
上述形成方法中，在该除去位于该第二开口下的部分该介电层的步骤中， 可包含以过蚀刻程序，使得该第一开口于该介电层内的侧边内縮于该图案化 有机材料层下。
本发明的另一目的在于提供一种导线结构的形成方法，包含提供基板； 形成图案化有机材料层于该基板上，其上定义第一开口，且第一开口暴露出 部分该基板；形成第一阻障层于该暴露出的部分该基板及该图案化有机材料 层上；形成金属层于该暴露出的部分该基板及于该图案化有机材料层的该第 一阻障层上；以及除去该图案化有机材料层及位于其上的该第一阻障层及该 金属层。
上述形成方法中，该第一开口在接触该基板一端可具有第一宽度，而在 远离于该基板的另一端具有第二宽度，其中，该第二宽度实质上小于该第一 宽度。
上述形成方法中，该第一宽度与该第二宽度的差值可实质上大于或等于 l微米。
上述形成方法还可包含形成第二阻障层于该暴露出的部分该基板及该图 案化有机材料层的该金属层上。
本发明的再一目的在于提供一种像素结构，包含基板，具有至少一个 薄膜晶体管区、至少一个扫描线区、至少一个数据线区、至少一个像素区及 至少一个电容区；图案化介电层，形成于该基板上，且具有多个开口，分别
暴露出该薄膜晶体管区、该扫描线区、及该电容区的该基板；第一图案化导 线结构，形成于从所述多个开口内暴露出的该薄膜晶体管区、该扫描线区、 及该电容区的该基板上；绝缘层，形成于该基板上；有源层，形成于该薄膜 晶体管区的该绝缘层上；第二图案化导线结构，形成于该有源层的两端、该 数据线区的该绝缘层上；以及图案化保护层，覆盖于该基板上。
12上述像素结构还可包含图案化像素电极，形成于该像素区的该图案化 保护层上，且电性连接该有源层两端的其中一端。
上述像素结构中，该有源层可包含未掺杂层及掺杂层，且该掺杂层的两 端分别接触该第二图案化导线结构。
上述像素结构还可包含蚀刻终止层，在该有源层上。
上述像素结构中，该第一图案化导线结构及该第二图案化导线结构的至 少其中之一可包含阻障层及金属层。
上述像素结构中，位于该电容区的该绝缘层上可具有该第二图案化导线 结构。
上述像素结构中，位于该电容区的该绝缘层上可具有该有源层及该第二 图案化导线结构。
上述像素结构中，该第一图案化导线结构及该第二图案化导线结构的至 少其中之一可包含第一阻障层、金属层及第二阻障层。
上述像素结构还可包含另一图案化介电层，形成于部分该绝缘层上且 其具有多个另一开口以暴露出该有源层的两端。
上述像素结构中，该图案化介电层可由具可变沉积速率的沉积工艺所形 成，较早形成的部分该图案化介电层所适用的沉积速率实质上小于较晚形成 的部分该图案化介电层所适用的沉积速率。
本发明的又一目的在于提供一种像素结构，包含基板，具有至少一个 薄膜晶体管区、至少一个扫描线区、至少一个数据线区、至少一个像素区及 至少一个电容区；有源层，其中部分该有源层形成于该薄膜晶体管区的该基
板上；绝缘层，形成于该基板上；第一图案化介电层，形成于该基板上，且 其上定义多个第一开口，分别暴露出该薄膜晶体管区、该扫描线区、及该电 容区的该绝缘层上；第一图案化导线结构，形成于暴露出的该薄膜晶体管区、 该扫描线区、及该电容区的该绝缘层上；第二图案化介电层，形成于该基板 上；第二图案化导线结构，形成于该数据线区的该第二图案化介电层上、部 分该薄膜晶体管区的该第二图案化介电层上且连接该有源层及该电容区的该 第二图案化介电层上；图案化保护层，形成于该基板上；图案化像素电极， 形成于该像素区的该图案化保护层，且连接该薄膜晶体管区的该第二图案化 导线结构。上述像素结构中，另一部分该有源层形成于该电容区的该基板上。 上述像素结构中，该第一图案化导线结构及该第二图案化导线结构的至
少其中之一的材料可包含阻障层、金属层或上述的组合。
上述像素结构中，位于该薄膜晶体管区的部分该有源层可包含重掺杂区、
轻掺杂区、未掺杂区或上述的组合。
上述像素结构中，较早形成的该第一图案化介电层及该第二图案化介电 层的至少其中之一的沉积速率可实质上小于较晚形成的该第一图案化介电层
及该第二图案化介电层的至少其中之一的沉积速率。
本发明的又再一目的在于提供一种像素结构，包含基板，具有至少一 个薄膜晶体管区、至少一个扫描线区、至少一个数据线区、及至少一个像素 区；第一图案化介电层形成于该基板上，且其上定义多个第一开口，分别暴 露出该薄膜晶体管区、及该数据线区；第一图案化导线结构，形成于暴露出 的该薄膜晶体管区、及该数据线区的该基板上；有源层，部分该有源层形成 于该薄膜晶体管区的该基板上及该数据线区的该基板上;第二图案化介电层， 形成于该基板上；第二图案化导线结构，形成于该薄膜晶体管区的该第二图 案化介电层上、部分该数据线区的该第二图案化介电层上；图案化保护层， 形成于该基板上；图案化像素电极，形成于该像素区的该图案化保护层上， 且连接该薄膜晶体管区的该第二图案化导线结构，并延伸至部分该数据线区 的该图案化保护层上。
上述像素结构中，该第一图案化导线结构及该第二图案化导线结构的至
少其中之一的材料可包含阻障层、金属层或上述的组合。
上述像素结构中，较早形成的该第一图案化介电层及该第二图案化介电 层的至少其中之一的沉积速率可实质上小于较晚形成的该第一图案化介电层
及该第二图案化介电层的至少其中之一的沉积速率。
上述像素结构中，该有源层可包含未掺杂层及至少掺杂层。 本发明的又再另一目的在于提供一种像素结构的形成方法，包含提供 基板，且其具有至少一个薄膜晶体管区、至少一个扫描线区、至少一个数据 线区、至少一个像素区及至少一个电容区；形成图案化介电层于该基板上， 且其具有多个开口，分别暴露出该薄膜晶体管区、该扫描线区、及该电容区 的该基板；形成第一图案化导线结构于暴露出该薄膜晶体管区、该扫描线区、及该电容区的该基板上；形成绝缘层于该基板上；形成有源层于该薄膜晶体 管区的该绝缘层上；形成第二图案化导线结构于该有源层的两端、该数据线 区的该绝缘层上；以及覆盖图案化保护层于该基板上。
上述形成方法还可包含，形成图案化像素电极于该像素区的该图案化保 护层上，且该图案化像素电极电性连接该有源层两端其中一端的第二图案化 导线结构。
上述形成方法中，该有源层可包含未掺杂层及掺杂层，且该掺杂层的两 端可分别接触该第二图案化导线结构。
上述形成方法还可包含，形成蚀刻终止层于该有源层上。
上述形成方法中，该第一图案化导线结构及该第二图案化导线结构的至 少其中之一可包含阻障层及金属层。
上述形成方法还可包含在该基板上的部分该像素区形成该第一图案化导 线结构，其中该第一图案化导线结构包含阻障层。
上述形成方法还可包含位于该电容区的该绝缘层上具有该第二图案化导 线结构。
上述形成方法中，位于该电容区的该绝缘层上可具有该有源层及该第二 图案化导线结构。
上述形成方法中，该第一图案化导线结构及该第二图案化导线结构的至 少其中之一可包含第一阻障层、金属层及第二阻障层。
上述形成方法还可包含形成另一图案化介电层于部分该绝缘层上，且该 另一图案化介电层具有多个另一开口以暴露出该有源层的两端。
上述形成方法中，形成该第一图案化导线结构的步骤可包含形成图案 化有机材料层于该图案化介电层上，且该图案化有机材料层上定义多个第二 开口 ，所述多个第二开口对应于部分所述多个开口并暴露出己暴露的部分该 基板；形成第一导线结构于该暴露出的部分该基板上及该图案化有机材料层 上；以及除去位于该图案化有机材料层及其上的该第一导线结构。
上述形成方法中，形成该图案化像素电极的步骤可包含形成图案化有 机材料层于该基板上，其具有第三开口，且该第三开口暴露出部分该图案化 保护层；形成像素电极于该暴露出的部分该图案化保护层及该图案化有机材 料层上；以及除去位于该图案化有机层上的该像素电极。
15上述形成方法中，形成该第一图案化导线结构的步骤可包含形成第一 图案化导线结构于该暴露出的部分该基板上及该图案化介电层上；以及除去 位于该图案化介电层及其上的该第一图案化导线结构。
斗、厌w trj人丹力—h tr、j讧丁您i六—rn豕糸^曰t厶jtrj形"乂刀7玄，'tnr曰提1共 基板，具有至少一个薄膜晶体管区、至少一个扫描线区、至少一个数据线区、 至少一个像素区及至少一个电容区；形成有源层，部分该有源层位于该薄膜 晶体管区的该基板上；形成绝缘层于该基板上；形成第一图案化介电层于该 基板上，且其上定义多个第一开口，分别暴露出该薄膜晶体管区、该扫描线 区、及该电容区上的该绝缘层；形成第一图案化导线结构于暴露出该薄膜晶 体管区、该扫描线区、及该电容区的该绝缘层上；形成第二图案化介电层于 该基板上;形成第二图案化导线结构于该数据线区的该第二图案化介电层上、 部分该薄膜晶体管区的该第二图案化介电层上且连接该有源层及该电容区的 该第二图案化介电层上；形成图案化保护层于该基板上；形成图案化像素电 极于该像素区的该图案化保护层，且连接于该薄膜晶体管区的该第二图案化 导线结构。
上述形成方法中，还可包含在该电容区的该基板上形成该有源层。 上述形成方法中，该第一图案化导线结构及该第二图案化导线结构的至
少其中之一的材料可包含阻障层、金属层或上述的组合。
上述形成方法中,位于该薄膜晶体管区的部分该有源层可具有重掺杂区、
轻掺杂区、或上述的组合。
上述形成方法中，较早形成的该第一图案化介电层及该第二图案化介电 层的至少其中之一的沉积速率可实质上小于较晚形成的该第一图案化介电层
及该第二图案化介电层的至少其中之一 的沉积速率。
上述形成方法中，形成该第一图案化导线结构的步骤可包含形成图案 化有机材料层于该第一图案化介电层上，且其上定义第二开口，该第二开口 对应于部分该第一开口并暴露出己暴露的部分该绝缘层；形成第一导线结构 于该暴露出的部分该绝缘层上及该图案化有机材料层上；以及除去位于该图 案化有机材料层及其上的该第一导线结构。
上述形成方法中，形成该第一图案化导线结构的步骤可包含形成第一 导线结构于该暴露出的部分该绝缘层上及该图案化介电层上；以及除去该图
16案化介电层及位于其上的该第一导线结构。
上述形成方法中，形成该图案化像素电极的步骤可包含形成图案化有 机材料层于该基板上，其具有第三开口，且该第三开口暴露出部分该图案化 保护层；形成像素电极于该暴露出的部分该图案化保护层及该图案化有机材 料层上；以及除去位于该图案化有机层上的该像素电极。
本发明的又再另一目的在于提供一种像素结构的形成方法，包含提供 基板，具有至少薄膜晶体管区、至少一个扫描线区、至少一个数据线区、及
至少一个像素区；形成第一图案化介电层于该基板上，且其上定义多个第一 开口，分别暴露出该薄膜晶体管区及该数据线区；形成第一图案化导线结构 于暴露出该薄膜晶体管区、及该数据线区的该基板上；形成有源层，部分该 有源层位于该薄膜晶体管区的该基板上及该数据线区的该基板上；形成第二 图案化介电层于该基板上；形成第二图案化导线结构于该薄膜晶体管区的该 第二图案化介电层上、部分该数据线区的该第二图案化介电层上；形成图案 化保护层于该基板上；以及形成图案化像素电极于该像素区的该图案化保护 层上，且连接于该薄膜晶体管区的该第一图案化导线结构，并延伸至部分该 数据线区的该图案化保护层上。
上述形成方法中，该第一图案化导线结构及该第二图案化导线结构的至 少其中之一的材料可包含阻障层、金属层或上述的组合。
上述形成方法中，较早形成的该第一图案化介电层及该第二图案化介电 层的至少其中之一的沉积速率可实质上小于较晚形成的该第一图案化介电层 及该第二图案化介电层的至少其中之一 的沉积速率。
上述形成方法中，该有源层可包含未掺杂层及至少掺杂层。
上述形成方法中，形成该第一图案化导线结构的步骤可包含形成图案 化有机材料层于该第一图案化介电层上，且其上定义第二开口，该第二开口 对应于部分该第一开口并暴露出已暴露的部分该基板；形成第一导线结构于 该暴露出的部分该基板上及该图案化有机材料层上；以及除去位于该图案化 有机材料层及其上的该第一导线结构。
上述形成方法中，形成该第一图案化导线结构的步骤可包含形成第一 导线结构于该暴露出的部分该基板上及该图案化介电层上；以及除去该图案 化介电层及位于其上的该第一导线结构。上述形成方法中，形成该图案化像素电极的步骤可包含形成图案化有机材料层于该基板上，其具有第三开口，且该第三开口暴露出部分该图案化保护层；形成像素电极于该暴露出的部分该图案化保护层及该图案化有机材
j 、i i^t t ， 、 i t r/a —l n、_i^ rm/1. ■ / - i~i i 丄l 丄"
「， l,'』八7 1^e;小、/十1乂m五^LKve Wl 「 HM1乂^X 玄出_
t i /" ，7、x>*^ r々、^ ji"3"* >n、 r u ■ j '1/ u/^a h j w、力、'i_ri/^v "
上述形成方法中，还可包含使用具有不同透光度光掩模的黄光程序。上述形成方法中，还可包含使用具有不同透光度光掩模的黄光程序。本发明的又再另一目的在于提供一种显示面板，包含前述的任一像素结构所构成。
本发明的又再另一目的在于提供一种光电装置，包含前述的显示面板所构成。
本发明的又再另一目的在于提供一种显示面板的形成方法，包含前述的任一像素结构的形成方法。
本发明的又再另一目的在于提供一种光电装置，包含前述的显示面板的形成方法。
本发明具有有效形成金属导线的效果。
为让本发明的上述目的、技术特征、和优点能更明显易懂，下文以实施例配合附图进行详细说明。


图1A至图ID为现有技术形成导线结构方法的示意图2A至图2E为本发明形成导线结构方法的示意图2F至图2H为本发明形成导线结构方法的示意图3A至图3D为本发明形成另一导线结构方法的示意图4A至图4G为本发明形成像素结构方法的示意图4H为图4G的形成像素结构的俯视图，图4F为沿AA'线的剖面图5A至图5D为本发明另一形成像素结构方法的示意图5E为图5D的形成像素结构的俯视图，图5D为沿BB'线的剖面图6A及图6B为本发明再一形成像素结构方法的示意图6C为图6B的形成像素结构的俯视图，图6B为沿CC'线的剖面图7A至图7D为本发明再另一形成像素结构方法的示意图；图7E为图7D的形成像素结构的俯视图，图7D为沿DD，线的剖面图;图8A至图8F为本发明形成另一像素结构方法的示意图；图9A至图9D为本发明形成又一像素结构方法的示意嗣fvr Ai^！ rrr^ iHft:DZ r4V乂伤志"仏/r^r+m m 网C几T7r，^1^ fn 177^1^1
图10为应用本发明的光电装置示意图。
其中，附图标记说明如下
10玻璃基板
11阻障层
13铜金属层
15光阻层
101、401、 501、 601、 701、 801、901基板
103、403、 503、 603 介电层
107、407、 707有机材料层
111第一阻障层
113金属层
4011、5011、 6011、 7011、 8011、卯ll薄膜晶体管区
4013、8013 扫描线区
4015、8015、 9015 数据线区
4017、5014、 6017、 7017、 8017、9017 像素区
4019、5019、 6019、 7019、 8019、9019 电容区
4131、5131、 6131、 7131、 8131、9131第一图案化导线结构
411、511、 611、 711 透明导电层415、515、 615、 815 绝缘层
417、517、 617、 717、 817、 917有源层
4171、5171、 6171、 7171、 8171掺杂层
4173、5173、 6173、 7173 未掺杂层419、519、 619、 719、 819、 919第二图案化导线结构
4191源/漏电极
4193数据线
19421、 521、 621、 721、 821、 921 保护层423 像素电极
5012、 6012、 7012扫描线接触垫区
5014、 6014、 7014 数据线接触垫区
823、 923 像素电极
825、 925第一图案化介电层
827、 927第二图案化介电层
1001 光电装置
1003 显示面板
1005 电子元件
1007 像素
具体实施例方式
本发明主要利用剥离(lift-off)方式形成导线结构。本发明的第一实施例概述如下。首先参考图2A，在基板101上形成图案化介电层103。基板101一般常为玻璃基板，尤其不含碱金属离子(如钠、钾离子)且低热膨胀率的玻璃，但不限于此，也可选择性地使用透明材料、不透明材料或可挠性材料。其中，透明材料可为但不限于石英、其它玻璃、或其它透明材料；不透明材料可为但不限于陶瓷、硅片、或其它不透明材料；可挠性材料可为但不限于聚酰类、聚酯类、聚烯类、聚醇类、聚甲基丙酰酸甲酯类、聚碳酸酯类、其它热固性聚合物、其它热塑性聚合物、或前述材料的组合。
图案化介电层103的材料可选择性地使用无机材料、有机材料、或上述
的组合。其中，无机材料可为但不限于氮化硅、氧化硅、氮氧化硅、碳化
硅、氟氧化硅、氟硅玻璃(fluorinated silicate glass; FSG)、掺杂碳的氟硅玻璃(carbon-doped FSG)、其它无机材料、或前述的组合；有机材料可为但不限于苯并环丁烯(Benzocyclobutene, BCB)、聚对二甲苯基-N(Parylene國N， PA)、氟化聚亚酰胺(Fluorinated Polyimide， FP)、碳氧氢的硅化合物(SiOC-H)、聚芳香族醚类(polyaryl-ethers)、氢硅酸盐类(hydrogensilsesqioxane; HSQ)、甲基硅酸盐类(methylsilsesquioxane; MSQ)、其他有机材料、或前述的组合。
20图案化介电层103具有第一开口 105，其中第一开口 105暴露出部分基板101。第一开口 105在接触基板101的一端具有第一宽度Wl，同时在远离基板101的一端具有第二宽度W2，其中第二宽度W2实质上与第一宽度Wl不同。为利于后续程序，优选使得第二宽度W2实质上大于该第一宽度W1。具体地说，第二宽度W2与第一宽度Wl的差值实质上大于或实质上等于1微米(pm)为较佳，但不限于此。为达此较佳结构，通常控制形成图案化介电层103时的沉积条件，例如越接近基板101的图案化介电层103的沉积速率，实质上小于越远离基板101的图案化介电层103的沉积速率，使图案化介电层103的上部及下部具有不同的蚀刻速率，但上部及下部的材料实质上可相同或不同。也可视工艺的需求改而采用其他方法，例如干式蚀刻，以达到令第二宽度W2实质上大于该第一宽度Wl的目的。
接下来参考图2B，图案化有机材料层107形成于该图案化介电层103上。图案化有机材料层107材料通常包含光阻材料、感光材料、苯并环丁烯、聚对二甲苯基-N、氟化聚亚酰胺、碳、氧、氢的硅化合物、聚芳香族醚类、氢硅酸盐类、甲基硅酸盐类、其他材料、或上述的组合。本实施例以正光阻材料为实施范例，但并不限于此，也可选择性地使用其它光阻材料，如负光阻材料、或其它光阻材料。本实施例的正光阻材料通常是由感光剂
(Sensitizer)、树脂(Resin)及溶剂(Solvent)混合而成的一种感光材料，其受特定光照射后分子键被剪断(Chain scission)，因而易溶于显影液
(developer solution )中。
图案化有机材料层107定义第二开口 109，其对应于部分第一开口 105并继续暴露出已暴露的部分基板101。第二开口 109的一端，位于有机材料层107与介电层103接触面，具有第三宽度W3。优选使得第三宽度W3实质上小于或实质上等于第一宽度Wl及第二宽度W2的至少其中之一。本实施例中第三宽度W3将用以定义出导线结构的宽度，但不限于此。
其后，视使用上的需求或设计决定是否使用阻障材料，例如若后续工艺中使用铜，则需要在其下形成阻障层。阻障材料可选择性地包含金属材料，例如钼(Mo)、钛(Ti)、钽(Ta)、鸽(W)、铬(Cr)、铝(Al)、铜
(Cu)、其他金属、前述金属的氮化合物、前述金属的氧化合物、前述金属的氮氧化合物、前述金属的合金、铝合金(Al alloy)、铜合金(Cu alloy)、200910006442或上述的组合；也选择性地包含透明导电材料，例如氧化铟锡(indium tin oxide， ITO)、铟锌氧化物(indium zinc oxide, IZO)、铝锌氧化物(Aluminum Zinc Oxide， AZO)及镓锌氧化物(Gallium Zinc Oxide， GZO)、镉锡氧化 物(cadmium tin oxide， CTO)、其它材料、或上述的组合；也可依需求选择 其他适当的材料。为便于说明，本实施例将对于形成阻障层的方式进行说明。
参考图2C，第一阻障层111形成于从第一开口 105及第二开口 109中暴 露出的部分基板101上及图案化有机材料层107上。续参考图2D，金属层 113形成于第一开口 105及第二开口 109中的第一阻障层111上及图案化有 机材料层107上的第一阻障层111上。金属层113的材料可为铝、铜、银、 金、钼、钕、铝、其他金属材料、前述金属的合金、或前述金属的组合。为 保护金属层113不被后续工艺所影响，优选进一步形成第二阻障层(图未示 出)于该第一开口 105内及图案化有机材料层107上的该金属层113上。
最后，使用适当的溶剂，如显影液或其它溶剂，使其经由第一开口 105 与图案化有机材料层107接触，并进一步溶解及除去图案化有机材料层107。 在除去图案化有机材料层107的同时，由于第三宽度W3小于第二宽度W2 的缘故，溶剂可渗入第一开口 105中，图案化有机材料层107以及其上的第 一阻障层111及金属层113将因此被剥离，如图2E所示。经由前述方法将 在基板101上形成金属层113，以作为后续使用的导线结构。
另外，形成图2B结构的另一优选方法概述如下。参考图2F，先形成介 电层123于基板121上。再参考图2G，形成具有第一开口 129的图案化有机 材料层127于介电层123上，其中第一开口 129暴露出部分介电层123，此 第一开口 129具有第一宽度W4。然后，除去位于第一开口 129下的部分介 电层123，以形成与第一开口 129对应的第二开口 125，并暴露出部分基板 121，形成如图2H所示的结构，此第二开口 125具有接触基板121的一端的 第二宽度W5，及远离基板121的另一端的第三宽度W6，第二宽度W5实质 上不同于第三宽度W6，且第一宽度W4实质上小于或实质上等于第二宽度 W5及第三宽度W6其中之一。其中，在除去位于第一开口 129下的部分介 电层123的步骤中，优选为，以过蚀刻程序使该第二开口 125在该介电层123 内的侧边内縮于该图案化有机材料层127下，也就是说，使得第三宽度W6 实质上大于第一宽度W4。具体地说，第二宽度W5与第三宽度W6的差值实质上大于或实质上等于1微米(pm)为较佳，但不限于此。为达此较佳结 构，通常控制形成图案化介电层123时的沉积条件，例如越接近基板121的 图案化介电层123的沉积速率，实质上小于越远离基板121的图案化介电层 123的沉积速率，使图案化介电层123的上部及下部具有不同的蚀刻速率， 但上部及下部的材料实质上可相同或不同。也可视工艺的需求改采用其他的 方法，例如干式蚀刻，以达到令第三宽度W6实质上大于该第二宽度W5的 目的。比较图2B及图2H可发现图2H所示结构实质上等同于图2B所示结 构，因此接续图2H的其后步骤也同于图2C至图2E所述，在此不再赘言。 再者，此方法因仅使用一次黄光蚀刻工艺，相对于图2A至图2E所示需使用 二次黄光蚀刻工艺的方法而言，能进一步降低成本。
另一形成导线结构的第二实施例概述如下。参考图3A，在基板301上形 成图案化有机材料层307，在图案化有机材料层307中定义第一开口 305，且 第一开口 305暴露出部分基板301，第一开口 305在接触基板301的一端具 有第一宽度W7，同时在远离基板301的一端具有第二宽度W8。有机材料层 307的材料包含光阻材料、感光材料、苯并环丁烯、聚对二甲苯基-N、氟化 聚亚酰胺、碳氧氢的硅化合物、聚芳香族醚类、氢硅酸盐类、甲基硅酸盐类、 其他材料或前述的组合。
在第二实施例中，图案化有机材料层307的材料以负光阻材料为实施范 例，但并不限于此，也可选择性地使用其它光阻材料，如正光阻材料、或 其它光阻材料。本实施例的负光阻材料，其受光照射后其分子键则会产生交 联(cross linking)因而难溶于溶剂。通常，为有利于后续程序，优选使得第 二宽度W8实质上小于该第一宽度W7。换言之，图案化有机材料层307的 边缘，优选使其边缘为倒角，如图3A所示。具体而言，第二宽度W8与该 第一宽度W7的差值，优选实质上大于或实质上等于1微米(pm)，但不限 于此。为达此目的，除了利用本实施例所述的负光阻形成作为有机材料层307 外，也可控制形成有机材料层307时的沉积条件，使得有机材料层307的上 部及下部具有不同的蚀刻速率。当然，也可视工艺的需求，使用其他方法来 达到令第二宽度W8实质上小于该第一宽度W7的目的。
其后，视使用上的需求或设计来决定是否使用阻障材料形成阻障层。例 如若后续工艺中使用铜，则可能需要在其下形成阻障层，用以形成阻障层的阻障材料例如为钼、钛、钽、钨、铬、铝、铜、其他金属、前述金属的氮化 合物、前述金属的氧化合物、前述金属的氮氧化合物、前述金属的合金、铝 合金、铜合金、或前述的组合；也可为透明导电材料，例如氧化铟锡、铟锌 氧化物、铝锌氧化物及镓锌氧化物、镉锡氧化物、或其它材料或前述的组合; 也可依需求选择其他适当的材料。为便于说明，本实施例将对形成阻障层的 方式进行说明。
参考图3B，形成第一阻障层311于该暴露出的部分基板301及图案化有 机材料层307上。之后，参考图3C，在从第一开口 305内暴露出的部分基板 301及在图案化有机材料层307上的第一阻障层311上形成金属层313。金属 层313的材料可如前述第一实施例的说明，依使用上的需求而定。当然，为 保护金属层313不受后续工艺所影响，优选进一步形成第二阻障层(图未示 出)于该第一开口 305内及图案化有机材料层307上的该金属层313上。
最后，参考图3D，使用适当的溶剂，如显影液或其它溶剂，使其经由第 一开口 305与图案化有机材料层307接触，并进一步溶解及除去图案化有机 材料层307。在除去该图案化有机材料层307的同时，位于图案化有机材料 层307上的第一阻障层311及金属层313也将被剥离。经由前述方法将可在 基板301上形成金属层313，以作为后续使用的导线结构。
本发明的上述实施例也可用于形成像素结构，其第三实施例即为用本发 明来形成像素结构的实施例，概述如下。请一并参考图4A至图4H，其中图 4G是沿着图4H中AA，线取得的剖面图。首先参考图4A，在基板401上规 划至少一个薄膜晶体管区4011、至少一个扫描线区4013、至少一个数据线区 4015、至少一个像素区4017及至少一个电容区4019。为便于说明，图4A至 图4H中所标示的扫描线区4013仅例示部分扫描线区，数据线区4015仅例 示部分数据线区。其中，数据线区4015及扫描线区4013的末端均具有接触 垫区(图未标示)，而其他元件(如外部元件，未示出)可通过接触垫区与 数据线区4015及扫描线区4013电性连接。接着形成图案化介电层403于基 板401上。图案化介电层403具有多个开口 4051、 4053及4059，分别暴露 出部分薄膜晶体管区4011、部分扫描线区4013、及部分电容区4019的基板 401。图案化介电层403的材料可如前述第一实施例的说明，依使用上的需求 而定。
24接着，参考图4B，形成第一图案化导线结构4131于暴露出的薄膜晶体 管区40U、扫描线区4013、及电容区4019的该基板401上。可利用上述实 施例的方法形成第一图案化导线结构4131。例如可利用第一实施例的方法进 行，简述如下。先形成图案化有机材料层(图未示出)于图案化介电层403 上，并于图案化有机材料层中定义多个第二开口 (图未示出)，上述多个第 二开口分别对应于这些开口 4051、 4053及4059并暴露出已暴露的部分基板 401。之后，形成导线结构(图未示出)于暴露出的部分基板401上及该图案 化有机材料层上。最后除去图案化有机材料层及其上的导线结构，仅保留这 些开口 4051、 4053及4059内的导线结构，以形成第一图案化导线结构4131。 必须说明的是，这种形成开口从而暴露出部分基板及形成导线构的方法，优 选使用形成第一实施例中图2B所示结构的另一方法或形成第二实施例结构 的方法，即在基板上不存在图案化介电层403，在基板上仅有导线结构。
以第一图案化导线结构4131为例，其包含金属层，其使用的金属材料可 依使用上的需求而定，如前述第一实施例中关于金属层113的说明。视第一 图案化导线结构4131所使用的金属材料或设计上的需求或后续使用的需求 来决定是否使用阻障材料以形成阻障层。例如若使用铜为第一图案化导线结 构4131的金属层材料，则可能需要于金属层下形成阻障层，如钼层。阻障材 料可如前述第一实施例的说明，依使用上的需求而定。特别是，若需要，也 可形成第二阻障层于第一图案化导线结构4131中。为便于说明起见，图4B 示出不需要阻障层的结构。
之后，参考图4C，形成绝缘层415于该基板401上。续参考图4D，在 薄膜晶体管区4011的绝缘层415上形成有源层417，其包含未掺杂层4171 及掺杂层4173。可视使用上的要求于电容区4019的绝缘层415上形成有源 层(图未示出)，作为电容的部分结构和/或数据线区与扫描线区交错处之间 形成有源层。另外，也可视使用上的需求，形成蚀刻终止层(图未示出)于 薄膜晶体管区4011的有源层417之上和/或于数据线区与扫描线区交错处之 间。若形成蚀刻终止层(图未示出)于薄膜晶体管区4011的有源层417之上， 优选将蚀刻终止层形成于未掺杂层4171之上，且掺杂层4173覆盖部分蚀刻 终止层。此外，本实施例是以未掺杂层4171及掺杂层4173的垂直排列作为 范例进行说明，然而不限于此，上述未掺杂层及掺杂层也可水平排列。另外，
25未掺杂层4171也可选择性地被替代为掺杂浓度实质上比掺杂层4173低的至 少另一掺杂层(图未示出)。另外，也可选择性地增加掺杂浓度实质上比掺 杂层4173低的至少另一掺杂层(图未示出)于掺杂层4173与未掺杂层4173 之间。
然后，参考图4E，形成第二图案化导线结构419于有源层417的两端及 数据线区4015的绝缘层415上,第二图案化导线结构419包含源/漏电极4191 及数据线(dateline) 4193。且使掺杂层4173的两端分别电性接触第二图案 化导线结构419，尤其使源/漏电极4191分别电性接触掺杂层4173的两端。 当然，也可依使用上的要求于电容区4019的绝缘层415上形成第二图案化导 线结构419 (图未示出)，作为电容的部分结构。第二图案化导线结构419 包含金属层，其使用的金属材料可依使用上的需求而定，如前述第一实施例 中关于金属层113的说明。
另外，可视第二图案化导线结构419所使用的金属材料或设计上的需求 或后续使用的需求决定是否使用阻障材料，以形成阻障层。例如若使用铜为 第二图案化导线结构419的金属层材料，则可能需要于金属层下形成阻障层， 如钼层。特别是，如果需要的话，也可形成第二阻障层于第二图案化导线结 构419中。阻障材料可如前述第一实施例的说明，依使用上的需求而定。另 外可依需求于电容区的绝缘层上形成有源层417及第二图案化导线结构419。 为便于说明起见，图4E示出不需要阻障层的结构。而第二图案化导线结构 419的形成方法，也可选择性使用上述第二实施例的实施方式或上述第一实 施例所列举的实施方式，在此不再赘言。
续参考图4F，形成图案化保护层421覆盖于该基板401上。最后，参考 图4G，形成图案化像素电极423于该像素区4017的该图案化保护层421上， 且图案化像素电极423电性连接有源层417两端其中一端上的第二图案化导 线结构419。而形成图案化像素电极423的方法，可依工艺上的需求决定， 例如使用一般的方法(即形成像素电极423于图案化保护层421后，形成图 案化有机材料层(图未示出)于其上，再除去未被图案化有机材料层所遮蔽 的像素电极423)、形成第一实施例的方法、形成第二实施例的方法或其他 适当的方法。以使用形成第二实施例的方法为例，简要说明如下。先形成图 案化有机材料层(图未示出)于该基板401上，其具有第三开口 (图未示出)，200910006442.6
说明书第18/25页
且第三开口暴露出部分图案化保护层421。之后，形成像素电极423于从第 三开口中暴露出的部分图案化保护层及该图案化有机材料层上。最后，除去
位于图案化有机材料层及其上的像素电极。
本领域普通技术人员可知，本实施例可依应用上或设计上的需求而具有 下列特征。若于前述图4B的步骤中以透明导电材料于第一图案化导线结构 4131下形成阻障层，则该阻障层可被使用为像素电极，即图案化保护层421 上不需再形成像素电极。因此，请一并参考图5A至图5E示出的本实施例的 变形例，其中图5D是沿着图5E中BB'线取得的剖面图。以下简述此变形例。 首先参考图5A，在基板501上规划至少一个薄膜晶体管区5011、至少一个 数据线区(图未示出)、至少一个扫描线区(图未示出)、至少一个像素区 5017及至少一个电容区5019。为便于说明，图5A至图5E中所标示的像素 区5017仅例示部分像素区，即本实施例的像素区是包含透明导电层511及电 容区5019所存在的位置。另外，数据线区及扫描线区的末端均具有接触垫区， 图示为数据线接触垫区5014及扫描线接触垫区5012，而其他元件(如外部 元件，未示出)可通过接触垫区与数据线区及扫描线区电性连接。而基板501 上具有图案化介电层503。在各区域内，透明导电层511形成于第一图案化 导电结构5131之下。接着如图5B所示，在基板上形成绝缘层515。再参考 图5C，在绝缘层515上形成包含未掺杂层5171及掺杂层5173的有源层517， 并利用微影及蚀刻工艺除去部分有源层517及部分绝缘层515，形成如图5C 所示的结构。继续参考图5D，形成第二图案化导线结构519。然后，经由蚀 刻工艺除去部分第一图案化导线结构5131及部分第二图案化导线结构519， 其中该蚀刻工艺包含暴露透明导电层511于像素区5017、数据线接触垫区 5014及扫描线接触垫区5012。最后，在基板501上形成图案化保护层521， 形成如图5D所示的结构。
再者，本领域普通技术人员可知，本实施例可依应用或设计的需求，在 图5B之后的工艺中使用半调(half-tone)光掩模、狭缝图案(slit pattern) 光掩模、绕射(diffraction)光掩模、灰阶(gray level)光掩模、或其它可使 得有机材料层(如光阻)曝光后形成不同厚度的光掩模，请一并参考图6A 至图6C，其中图6B是沿着图6C中CC'线取得的剖面图。以下将简述此变 形例。在基板601上规划至少一个薄膜晶体管区6011、至少一个数据线区(图未示出)、至少一个扫描线区(图未示出)、至少一个像素区6017及至少一 个电容区6019。为便于说明，图6A至图6C中所标示的像素区6017仅例示 部分像素区，即本实施例的像素区是包含透明导电层611及电容区6019所存 在的位置。另外，数据线区及扫描线区的末端均具有接触垫区，图示为数据 线接触垫区6014及扫描线接触垫区6012，而其他元件(如外部元件，未示 出)可通过接触垫区与数据线区及扫描线区电性连接。请参考图6A，完成图 5B的步骤后，在绝缘层615上形成包含未掺杂层6171及掺杂层6173的有源 层617，并利用半调光掩模的微影及蚀刻工艺除去部分有源层617及部分绝 缘层615，而基板601上具有图案化介电层603、第一图案化导线结构6131、 透明导电层611以及覆盖前述各层的绝缘层615。微影及蚀刻工艺结束后， 接续，参考图6B，形成第二图案化导线结构619于基板601上。然后，经由 蚀刻工艺除去部分第一图案化导线结构6131及部分第二图案化导线结构 619，其中该蚀刻工艺包含暴露部分透明导电层611。最后在基板上形成图案 化保护层621。又，用于除去部分第一图案化导线结构6131及部分第二图案 化导线结构619的有机材料层(未图形)，可选择性地不除去，可经由回流 程序，使得该回流后的有机材料层当作图案化保护层621，而不需要进行图 案化保护层的步骤。
本实施例中第一图案化导线结构也可使用上述形成第二实施例的方法来 实现，简述如下。请一并参考图7A至图7E，其中图7D是沿着图7E中DD， 线取得的剖面图。首先参考图7A，在基板701上规划至少一个薄膜晶体管区 7011、至少一个数据线区(图未示出)、至少一个扫描线区(图未示出)、 至少一个像素区7017及至少一个电容区7019。为便于说明，图7A至图7E 中所标示的像素区7017仅例示部分像素区，即本实施例的像素区是包含透明 导电层711及电容区7019所存在的位置。另夕卜，数据线区及扫描线区的末端 均具有接触垫区，图示为数据线接触垫区7014及扫描线接触垫区7012，而 其他元件(如外部元件，未示出)可通过接触垫区与数据线区及扫描线区电 性连接。图案化的有机材料层707形成于基板701，其中有机材料层707可 由例如负光阻材料所形成。有机材料层707包含多个开口 7051、 7052、 7054、 7057及7059。之后，依序形成透明导电层711及第一图案化导线结构7131 于开口 7051、 7052、 7054、 7057及7059中的基板701上及有机材料层707上。接着利用适当的溶剂将有机材料层707除去并同时除去有机材料层707 上的透明导电层711及第一图案化导线结构7131，形成如图7B所示结构。 继续参考图7C，依序形成图案化绝缘层715及包含未掺杂层7171及掺杂层 7173的图案化有源层717于基板701上。最后，参考图7D，形成第二图案 化导线结构719。然后，经由蚀刻工艺除去部分第一图案化导线结构7131及 部分第二图案化导线结构719于基板701上，其中该蚀刻工艺包含暴露部分 透明导电层711。最后，在基板701上形成图案化保护层721，形成如图7D 所示结构。此外，用于除去部分第一图案化导线结构7131及部分第二图案化 导线结构719的有机材料层(未图示)，可选择性地不除去，可经由回流程 序，使得该回流后的有机材料层成为图案化保护层721，从而不需要进行图 案化保护层的步骤。
本发明的导线结构另外应用于形成像素结构的第四实施例,概述如下。 请一并参考图8A至图8F。首先参考图8A，在基板801上区分为至少一个薄 膜晶体管区8011、至少一个扫描线区8013、至少一个数据线区8015、至少 一个像素区8017及至少一个电容区8019。为便于说明，图8A至图8F中所 示像素区8017仅是作为示例示出的部分像素区。然后形成有源层817，部分 有源层817位于薄膜晶体管区8011的基板801上。视使用上的需求，也可在 电容区8019的基板801上形成有源层(图未示出)。有源层817通常包含有 重掺杂区、轻掺杂区、未惨杂区或上述的组合。之后，形成绝缘层815于基 板801上。再在基板801上形成第一图案化介电层825，其上定义多个第一 开口 8051、 8053及8059。第一开口 8051、 8053及8059分别暴露出部分薄 膜晶体管区8011、部分扫描线区8013、及部分电容区8019上的部分绝缘层 815，如图8B所示。另外，可视工艺上的需求，控制第一图案化介电层825 的沉积速率，使较早形成的部分第一图案化介电层825的沉积速率实质上小 于较晚形成的部分第一图案化介电层825的沉积速率。由此第一图案化介电 层825的上部及下部可具有不同的蚀刻速率。在本实施例中，第一图案化介 电层825的上部及下部的材料实质上可相同或不同。也可视工艺需求改而采 用其他方法，例如干式蚀刻，以达到上述实施例所述的目的。有源层817通 常包含有可选择性地同时形成或不同时形成的重掺杂区、轻掺杂区、未掺杂 区或上述的组合。必须说明的是，此形成开口暴露出部分基板的方法，优选是使用形成如图2F至图2H所示结构的方法。
然后，参考图8C，在薄膜晶体管区8011、扫描线区8013、及电容区8019 的绝缘层815上形成第一图案化导线结构8131。第一图案化导线结构8131 包含金属层，其使用的金属材料可依使用上的需求而定，例如前述第一实施 例中用以形成金属层113的材料。也可视第一图案化导线结构8131所使用的 金属材料或设计上的需求或后续使用的需求来决定是否使用阻障材料，以形 成阻障层。例如若使用铜为第一图案化导线结构8131的金属层材料时，则可 能需要在金属层下形成阻障层，如钼层。阻障材料的选择可如前述第一实施 例的说明，依使用上的需求而定。为便于说明起见，本实施例将对不需要阻 障层的方式进行说明。
形成第一图案化导线结构8131的方法，可利用类似形成第一实施例结构 的方法进行，简述如下。先形成图案化有机材料层(图未示出)于该第一图 案化介电层825上，且其上定义多个第二开口 (图未示出)对应于部分所述 多个第一开口 805并暴露出已暴露的部分基板801。之后，形成第一导线结 构(图未示出)于暴露出的部分该基板801上及该图案化有机材料层上。最 后除去图案化有机材料层及其上的第一导线结构，形成如图8C所示的结构。
形成第一图案化导线结构8131的另一方法，也可利用类似形成第二实施 例结构的方法，在此不再赘述。当然，依工艺上的需求，也可使用其他方法 形成第一图案化导线结构8131。为便于说明，本实施例对前段方法所形成的 结构进行说明。另外，可视工艺上的需求，控制第一图案化介电层825的沉 积速率，使较早形成的第一图案化介电层825部分的沉积速率实质上小于较 晚形成的第一图案化介电层825部分的沉积速率。
接续参考图8D，形成第二图案化介电层827于该基板上。之后参考图 8E，形成第二图案化导线结构819于数据线区8015、电容区8019及部分薄 膜晶体管区8011的第二图案化介电层827上。而部分薄膜晶体管区8011上 的第二图案化导线结构819电性连接有源层817。另外，较佳地，电容区8019 上的第二图案化导线结构819电性连接部分薄膜晶体管区8011上的第二图案 化导线结构819 (图未示出此电性连接结构)，但不限于此。
第二图案化导线结构819包含金属层，其使用的金属材料可依使用上的 需求而定，如前述第一实施例中用以形成金属层的材料。也可视第二图案化材料或设计上的需求或后续使用的需求决定是否 使用阻障材料，以形成阻障层。例如若使用铜为第二图案化导线结构819的 金属层材料，则可能需要在金属层下形成阻障层，如钼层。阻障材料的选择 可如前述第一实施例的说明，依使用上的需求而定。之后，形成图案化保护 层821于该基板801上。
最后，参考图8F，形成图案化像素电极823于像素区8017的图案化保 护层821上，且电性连接薄膜晶体管区8011的第二图案化导线结构819。形 成图案化像素电极823的方法，可依工艺上的需求决定，例如一般的方法， 即形成像素电极823于图案化保护层821上之后，形成图案化有机材料层(图 未示出)于其上，再除去未被图案化有机材料层所遮蔽的像素电极823;或 者使用形成第一实施例结构的方法、形成第二实施例结构的方法或其他适当 的方法。以形成第二实施例结构的方法为例，简要说明如下先形成图案化 有机材料层(图未示出)于该基板801上，其具有第三开口 (图未示出)， 且该第三开口暴露出部分图案化保护层821。之后，形成像素电极823于从 第三开口中暴露出的部分图案化保护层及该图案化有机材料层上。最后，除 去位于图案化有机材料层及其上的像素电极，以形成如图8F所示的结构。
本发明的导线结构另外应用于形成像素结构的第五实施例，概述如下。 请参考图9A至图9E,其中图9E为本发明图9D的形成像素结构的俯视图， 图9D为沿EE，线的剖面图。首先，参考图9A，在基板901上规划至少一个 薄膜晶体管区9011、至少一个数据线区9015、及至少一个像素区9017。为 便于说明，图9A至图9E中所示像素区9017仅例示部分像素区，所示数据 线区9015仅例示部分数据线区。然后形成第一图案化介电层925于该基板 901上，其定义多个第一开口，图9A例示第一开口 9051及9055。第一开口 9051及9055分别暴露出薄膜晶体管区9011及数据线区9015。另外，可视工 艺上的需求，控制第一图案化介电层925的沉积速率，使较早形成的部分第 一图案化介电层925的沉积速率实质上小于较晚形成的部分第一图案化介电 层925的沉积速率。由此，第一图案化介电层925的上部及下部具有不同的 蚀刻速率。第一图案化介电层925的上部及下部的材料实质上可相同或不同。 也可视工艺的需求改采用其他的方法，例如干式蚀刻，以达上述实施例所述 的目的。必须说明的是，此形成开口暴露出部分基板的方法，较佳地，是使
31用形成如图2F至图2H所示结构的方法。
之后，参考图9B，形成第一图案化导线结构9131于从第一开口 9051 及卯55中暴露出的薄膜晶体管区9011、及数据线区9015的基板901上。第 一图案化导线结构9131包含金属层，其使用的金属材料可依使用上的需求而 定，例如前述第一实施例中用以形成金属层的材料。也可视第一图案化导线 结构9131所使用的金属材料或设计上的需求或后续使用的需求决定是否使 用阻障材料，以形成阻障层。例如若使用铜为第一图案化导线结构9131的金 属层材料，则可能需要在金属层下形成阻障层，如钼层。阻障材料可如前述 第一实施例的说明，依使用上的需求而定。为便于说明起见，本实施例将对 不需要阻障层的方式进行说明。
形成第一图案化导线结构9131的方法,可利用类似形成第一实施例结构 的方法进行，简述如下。先形成图案化有机材料层(图未示出)于第一图案 化介电层925上，且其上定义多个第二开口(图未示出)对应于第一开口 9051 及9055并暴露出已暴露的部分基板901。之后，形成第一导线结构(图未示 出)于暴露出的部分该基板卯l上及该图案化有机材料层上。最后除去图案 化有机材料层及其上的第一导线结构。形成第一图案化导线结构9131的另一 方法，也可利用类似形成第二实施例结构的方法，在此不再赘述。当然，依 工艺上的需求，也可使用其他方法形成第一图案化导线结构9131。为便于说 明起见，本实施例对形成第一实施例结构的方法所形成的结构进行说明。
形成第一图案化导线结构9131的另一方法，也可利用类似形成第二实施 例结构的方法，在此不再赘述。当然，依工艺上的需求，也可使用其他方法 形成第一图案化导线结构9131。为便于说明，本实施例以前段所述方法所形 成的结构进行说明。另外，可视工艺上的需求，控制第一图案化介电层925 的沉积速率，使较早形成的第一图案化介电层925部分的沉积速率实质上小 于较晚形成的第一图案化介电层925部分的沉积速率。
请继续参考图9B，形成有源层917，部分有源层917位于该薄膜晶体管 区9011的基板卯l上及数据线区9015的基板901上。有源层917可视使用 上的需求，包含未掺杂层及掺杂层(图均未示出)。最后，形成第二图案化 介电层927于该基板901上。可视工艺上的需求，控制第二图案化介电层927 的沉积速率，使较早形成的部分第二图案化介电层927的沉积速率实质上小
32于较晚形成的部分第二图案化介电层927的沉积速率。
接续参考图9C，形成第二图案化导线结构919于薄膜晶体管区9011、 部分数据线区9015的该第二图案化介电层927上。然后，形成图案化保护层 921于基板901上。
最后，参考图9D，形成图案化像素电极923于像素区9017的该图案化 保护层921上，且该图案化像素电极电性连接薄膜晶体管区9011的该第一图 案化导线结构9131，并延伸至部分数据线区卯15的图案保护层921上。而 形成图案化像素电极923的方法，可依工艺上的需求决定，例如使用一般的 方法(即形成像素电极923于图案化保护层921后，形成图案化有机材料层
(图未示出)于其上，再除去未被图案化有机材料层所遮蔽的像素电极923)、 形成第一实施例结构的方法、类似形成第二实施例结构的方法或其他适当的 方法。以形成第二实施例结构的方法为例，简要说明如下。先形成图案化有 机材料层(图未示出)于该基板901上，其具有第三开口 (图未示出)，且 第三开口暴露出部分图案化保护层921。之后，形成像素电极923于从第三 开口中暴露出的部分图案化保护层及该图案化有机材料层上。最后，除去位 于图案化有机材料层及其上的像素电极，即可形成如图9D所示结构。
本发明所揭示的导线结构、像素结构及其形成方法可应用于光电装置， 如图IO所示。光电装置1001包含显示面板1003、电子元件1005，显示面板 1003与电子元件1005电性连接，显示面板1003包含多个像素1007。电子元 件1005可为控制元件、操作元件、处理元件、输入元件、记忆元件、驱动元 件、发光元件、保护元件、感测元件、侦测元件、或其它功能元件、或上述 的组合。而光电装置1001可为可携式产品(如手机、摄影机、照相机、笔记 本电脑、游戏机、手表、音乐播放器、电子相片、电子信件收发器、地图导 航器或类似的产品)、影音产品(如影音放映器或类似的产品)、屏幕、电 视、户内或户外看板、投影机内的面板等。另外，显示面板1003可包含液晶 显示面板(如穿透型面板、半穿透型面板、反射型面板、双面显示型面板、 垂直配向型面板(VA)、水平切换型面板(IPS)、多域垂直配向型面板(MVA)、 扭曲向列型面板(TN)、超扭曲向列型面板(STN)、图案垂直配向型面板
(PVA)、超级图案垂直配向型面板(S-PVA)、先进大视角型面板(ASV)、 边缘电场切换型面板(FFS)、连续焰火状排列型面板(CPA)、轴对称排列微胞面板(ASM)、光学补偿弯曲排列型面板(OCB)、超级水平切换型 面板(S-IPS)、先进超级水平切换型面板(AS-IPS)、极端边缘电场切换型 面板(UFFS)、高分子稳定配向型面板(PSA)、双视角型面板(dual-view)、 三视角型面板(triple-view)、或其它型面板、或上述的组合。)、有机电激 发光显示面板，视其面板中的像素电极及漏极的至少其中之一所电性接触的 材料，如液晶层、有机发光层(如小分子、高分子或上述的组合)、或 上述的组合。
再者，本发明上述实施例所述的第一图案化导线结构、第二图案化导线 结构及图案化像素电极其中至少其中之一，依设计上的需求(如减少光掩
模数量、降低成本、或其它因素)可选择性地依照本发明的第一实施例及第
二实施例的方式来形成所需的结构，例如如果第一图案化导线结构、第二 图案化导线结构及图案化像素电极其中至少其中之一 的形成方法需要额外的 图案化介电层，则使用本发明第一实施例的形成方法及其变形例。如果第一 图案化导线结构、第二图案化导线结构及图案化像素电极其中至少其中之一 形成方法不需要额外的图案化介层，则使用本发明第二实施例的形成方法。 并且第一图案化导线结构、第二图案化导线结构及图案化像素电极其中至少 其中之一可运用于各种包含像素结构的薄膜晶体管。
综上所述，本发明通过剥离手段，可应用于导线结构的形成工艺，尤其 可应用于像素结构的形成，取得有效形成金属导线(尤其是形成铜导线)的 效果。而上述所述多个实施例用意仅在于例示性说明本发明的原理及其效果， 以及阐释本发明的技术特征，而非用于限制本发明的保护范围。任何本领域 技术人员均可在不违背本发明的技术原理及精神的情况下，轻易完成属于本 发明范围的改变或等效方案，例如本发明的图案化像素电极也可置于导线结 构之下或取代阻障层，或者在本发明的方法步骤中可用具有不同透光度光掩 模的黄光程序来减少工艺步骤，其中，具有不同透光度光掩模的黄光程序可 用于像素结构中的各层，如有源层及第二图案化导线结构、有源层及绝缘 层、有源层及蚀刻终止层等。因此，本发明的保护范围应如所附权利要求范 围所列。
权利要求
1.一种像素结构，包含基板，具有至少一个薄膜晶体管区、至少一个扫描线区、至少一个数据线区、至少一个像素区及至少一个电容区；图案化介电层，在该基板上，且其具有多个开口，分别暴露出部分该薄膜晶体管区、部分该扫描线区、及部分该电容区的该基板；第一图案化导线结构，形成于从所述多个开口内暴露出的该薄膜晶体管区、该扫描线区、及该电容区的该基板上；绝缘层，形成于该基板上；有源层，形成于该薄膜晶体管区的该绝缘层上；第二图案化导线结构，形成于该有源层的两端及该数据线区的该绝缘层上；以及图案化保护层，覆盖于该基板上。
2. 如权利要求1所述的像素结构，还包含图案化像素电极，形成于该 像素区的该图案化保护层上，且电性连接该有源层两端的其中一端。
3. 如权利要求1所述的像素结构，其中，该有源层包含未掺杂层及掺杂 层，且该掺杂层的两端分别接触该第二图案化导线结构。
4. 如权利要求1所述的像素结构，还包含蚀刻终止层，在该有源层上。
5. 如权利要求1所述的像素结构，其中，该第一图案化导线结构及该第 二图案化导线结构的至少其中之一包含阻障层及金属层。
6. 如权利要求l所述的像素结构，其中，位于该电容区的该绝缘层上具 有该第二图案化导线结构。
7. 如权利要求1所述的像素结构，其中，位于该电容区的该绝缘层上具 有该有源层及该第二图案化导线结构。
8. 如权利要求1所述的像素结构，其中，该第一图案化导线结构及该第 二图案化导线结构的至少其中之一包含第一阻障层、金属层及第二阻障层。
9. 如权利要求1所述的像素结构，还包含另一图案化介电层，形成于部 分该绝缘层上且其具有多个另一开口以暴露出该有源层的两端。
10. 如权利要求1所述的像素结构，其中该图案化介电层是由具有可变沉积速率的沉积工艺形成的，较早形成的部分该图案化介电层所适用的沉积 速率实质上小于较晚形成的部分该图案化介电层所适用的沉积速率。
11. 一种像素结构，包含基板，具有至少一个薄膜晶体管区、至少一个扫描线区、至少一个数据 线区、至少一个像素区及至少一个电容区；有源层，其中部分该有源层形成于该薄膜晶体管区的该基板上； 绝缘层，形成于该基板上；第一图案化介电层，形成于该基板上，且该第一图案化介电层定义多个 第一开口，以分别暴露出部分该薄膜晶体管区、部分该扫描线区、及部分该 电容区的该绝缘层；第一图案化导线结构，形成于暴露出的该薄膜晶体管区、该扫描线区、 及该电容区的该绝缘层上；第二图案化介电层，形成于该基板上；第二图案化导线结构，形成于该数据线区的该第二图案化介电层上、部 分该薄膜晶体管区的该第二图案化介电层上、以及连接该有源层及该电容区 的该第二图案化介电层上；图案化保护层，形成于该基板上；以及图案化像素电极，形成于该像素区的该图案化保护层上，且连接该薄膜 晶体管区的该第二图案化导线结构。
12. 如权利要求ll所述的像素结构，其中另一部分该有源层，形成于该 电容区的该基板上。
13. 如权利要求11所述的像素结构，其中该第一图案化导线结构及该第 二图案化导线结构的至少其中之一的材料包含阻障层、金属层或上述的组合。
14. 如权利要求11所述的像素结构，其中位于该薄膜晶体管区的部分该 有源层包含重掺杂区、轻掺杂区、未掺杂区或上述的组合。
15，如权利要求ll所述的像素结构，其中，较早形成的该第一图案化介 电层及该第二图案化介电层的至少其中之一的沉积速率实质上小于较晚形成 的该第一图案化介电层及该第二图案化介电层的至少其中之一的沉积速率。
16. —种像素结构，包含基板，具有至少一个薄膜晶体管区、至少一个扫描线区、至少一个数据线区、及至少一个像素区；第一图案化介电层形成于该基板上，该第一图案化介电层定义多个第一 开口，以分别暴露出部分该薄膜晶体管区、及部分该数据线区；第一图案化导线结构，形成于暴露出的该薄膜晶体管区、及该数据线区 的该基板上；有源层，部分该有源层形成于该薄膜晶体管区的该基板上及该数据线区 的该基板上；第二图案化介电层，形成于该基板上；第二图案化导线结构，形成于该薄膜晶体管区的该第二图案化介电层上、 部分该数据线区的该第二图案化介电层上； 图案化保护层，形成于该基板上；以及图案化像素电极，形成于该像素区的该图案化保护层上，且连接该薄膜 晶体管区的该第二图案化导线结构，并延伸至部分该数据线区的该图案化保 护层上。
17.如权利要求16所述的像素结构，其中该第一图案化导线结构及该第 二图案化导线结构的至少其中之一的材料包含阻障层、金属层或上述的组合。
18. 如权利要求16所述的像素结构，其中，较早形成的该第一图案化介 电层及该第二图案化介电层的至少其中之一的沉积速率实质上小于较晚形成 的该第一图案化介电层及该第二图案化介电层的至少其中之一的沉积速率。
19. 如权利要求16所述的像素结构，其中，该有源层包含未掺杂层及至 少掺杂层。
20. —种像素结构的形成方法，包含-提供基板，且该基板具有至少一个薄膜晶体管区、至少一个扫描线区、 至少一个数据线区、至少一个像素区及至少一个电容区；在该基板上形成图案化介电层，且该图案化介电层具有多个开口，分别 暴露出部分该薄膜晶体管区、部分该扫描线区、及部分该电容区的该基板；在暴露出的该薄膜晶体管区、该扫描线区、及该电容区的该基板上形成 第一图案化导线结构；在该基板上形成绝缘层；在该薄膜晶体管区的该绝缘层上形成有源层；在该有源层的两端、该数据线区的该绝缘层上形成第二图案化导线结构;以及在该基板上覆盖图案化保护层。
21. 如权利要求20所述的形成方法，还包含，在该像素区的该图案化保 护层上形成图案化像素电极，且该图案化像素电极电性连接该有源层两端其 中一端的第二图案化导线结构。
22. 如权利要求20所述的形成方法，其中，该有源层包含未惨杂层及掺 杂层，且该掺杂层的两端分别接触该第二图案化导线结构。
23. 如权利要求22所述的形成方法，还包含，在该有源层上形成蚀刻终止层。
24. 如权利要求20所述的形成方法，其中，该第一图案化导线结构及该 第二图案化导线结构的至少其中之一包含阻障层及金属层。
25. 如权利要求20所述的形成方法，还包含在该基板上的部分该像素区 形成该第一图案化导线结构，其中该第一图案化导线结构包含阻障层。
26. 如权利要求24所述的形成方法，还包含位于该电容区的该绝缘层上 具有该第二图案化导线结构。
27. 如权利要求24所述的形成方法，其中，位于该电容区的该绝缘层上具有该有源层及该第二图案化导线结构。
28. 如权利要求20所述的形成方法，其中，该第一图案化导线结构及该第二图案化导线结构的至少其中之一包含第一阻障层、金属层及第二阻障层。
29. 如权利要求20所述的形成方法，还包含在部分该绝缘层上形成另一 图案化介电层，且该另一图案化介电层具有多个另一开口以暴露出该有源层 的两端。
30. 如权利要求20所述的形成方法，形成该第一图案化导线结构的步骤， 包含-在该图案化介电层上形成图案化有机材料层，且该图案化有机材料层上 定义多个第二开口 ，所述多个第二开口对应于部分所述多个开口并暴露出已 暴露的部分该基板；在该暴露出的部分该基板上及该图案化有机材料层上形成第一导线结 构；以及除去位于该图案化有机材料层及其上的该第一导线结构。
31. 如权利要求21所述的形成方法，形成该图案化像素电极的步骤，包含在该基板上形成图案化有机材料层，其具有第三开口，且该第三开口暴 露出部分该图案化保护层；在该暴露出的部分该图案化保护层及该图案化有机材料层上形成像素电 极；以及除去位于该图案化有机层上的该像素电极。
32. 如权利要求20所述的形成方法，形成该第一图案化导线结构的步骤， 包含在该暴露出的部分该基板上及该图案化介电层上形成第一图案化导线结 构；以及除去位于该图案化介电层及其上的该第一图案化导线结构。
33. 如权利要求20至32中任一项所述的形成方法，还包含使用具有不 同透光度光掩模的黄光程序。
34. —种像素结构的形成方法，包含-提供基板，该基板具有至少一个薄膜晶体管区、至少一个扫描线区、至 少一个数据线区、至少一个像素区及至少一个电容区；形成有源层，部分该有源层位于该薄膜晶体管区的该基板上； 在该基板上形成绝缘层；在该基板上形成第一图案化介电层，且其上定义多个第一开口，分别暴 露出部分该薄膜晶体管区、部分该扫描线区、及部分该电容区上的该绝缘层；在暴露出的该薄膜晶体管区、该扫描线区、及该电容区的该绝缘层上形 成第一图案化导线结构；在该基板上形成第二图案化介电层；在该数据线区的该第二图案化介电层上、部分该薄膜晶体管区的该第二 图案化介电层上且连接该有源层及该电容区的该第二图案化介电层上形成第 二图案化导线结构；在该基板上形成图案化保护层；以及在该像素区的该图案化保护层形成图案化像素电极，且该图案化像素电极连接该薄膜晶体管区的该第二图案化导线结构。
35. 如权利要求34所述的形成方法，其中还包含在该电容区的该基板上 形成该有源层。
36. 如权利要求34所述的形成方法，其中该第一图案化导线结构及该第 二图案化导线结构的至少其中之一的材料包含阻障层、金属层或上述的组合。
37. 如权利要求34所述的形成方法，其中位于该薄膜晶体管区的部分该 有源层具有重掺杂区、轻掺杂区、或上述的组合。
38. 如权利要求34所述的形成方法，其中，较早形成的该第一图案化介 电层及该第二图案化介电层的至少其中之一的沉积速率实质上小于较晚形成 的该第一图案化介电层及该第二图案化介电层的至少其中之一的沉积速率。
39. 如权利要求34所述的形成方法，形成该第一图案化导线结构的步骤，包含在该第一图案化介电层上形成图案化有机材料层，且其上定义第二开口 ， 该第二开口对应于部分该第一开口并暴露出己暴露的部分该绝缘层；在该暴露出的部分该绝缘层上及该图案化有机材料层上形成第一导线结 构；以及除去位于该图案化有机材料层及其上的该第一导线结构。
40. 如权利要求34所述的形成方法，形成该第一图案化导线结构的步骤，包含在该暴露出的部分该绝缘层上及该图案化介电层上形成第一导线结构；以及除去该图案化介电层及位于其上的该第一导线结构。
41. 如权利要求34所述的形成方法，形成该图案化像素电极的步骤，包含在该基板上形成图案化有机材料层，其具有第三开口，且该第三开口暴 露出部分该图案化保护层；在该暴露出的部分该图案化保护层及该图案化有机材料层上形成像素电 极；以及除去位于该图案化有机层上的该像素电极。
42. 如权利要求34至41中任一项所述的形成方法，还包含使用具有不同透光度光掩模的黄光程序。
43. —种像素结构的形成方法，包含提供基板，该基板具有至少一个薄膜晶体管区、至少一个数据线区、及 至少一个像素区；在该基板上形成第一图案化介电层，且其上定义多个第一开口，分别暴 露出部分该薄膜晶体管区及部分该数据线区；在该薄膜晶体管区暴露出的该基板上及该数据线区暴露出的该基板上形 成第一图案化导线结构；形成有源层，部分该有源层位于该薄膜晶体管区的该基板上及该数据线 区的该基板上；在该基板上形成第二图案化介电层；在该薄膜晶体管区的该第二图案化介电层上，以及部分该数据线区的该 第二图案化介电层上形成第二图案化导线结构； 在该基板上形成图案化保护层；以及在该像素区的该图案化保护层上形成图案化像素电极，且该图案化像素 电极连接该薄膜晶体管区的该第一图案化导线结构，并延伸至部分该数据线 区的该图案化保护层上。
44. 如权利要求43所述的形成方法，其中该第一图案化导线结构及该第 二图案化导线结构的至少其中之一的材料包含阻障层、金属层或上述的组合。
45. 如权利要求43所述的形成方法，其中，较早形成的该第一图案化介 电层及该第二图案化介电层的至少其中之一的沉积速率实质上小于较晚形成 的该第一图案化介电层及该第二图案化介电层的至少其中之一的沉积速率。
46. 如权利要求43所述的形成方法，其中，该有源层包含未掺杂层及至 少掺杂层。
47. 如权利要求43所述的形成方法，形成该第一图案化导线结构的步骤 包含-在该第一图案化介电层上形成图案化有机材料层，且其上定义第二开口， 该第二开口对应于部分该第一开口并暴露出已暴露的部分该基板；在该暴露出的部分该基板上及该图案化有机材料层上形成第一导线结 构；以及除去位于该图案化有机材料层及其上的该第一导线结构。
48. 如权利要求43所述的形成方法，形成该第一图案化导线结构的步骤 包含在该暴露出的部分该基板上及该图案化介电层上形成第一导线结构；以及除去该图案化介电层及位于其上的该第一导线结构。
49. 如权利要求43所述的形成方法，形成该图案化像素电极的步骤包含:在该基板上形成图案化有机材料层，其具有第三开口，且该第三开口暴露出部分该图案化保护层；在该暴露出的部分该图案化保护层及该图案化有机材料层上形成像素电 极；以及除去位于该图案化有机层上的该像素电极。
50. 如权利要求43至49中任一项所述的形成方法，还包含使用具有不 同透光度光掩模的黄光程序。
51. —种显示面板，包含如权利要求1至10中任一项所述的像素结构。
52. —种光电装置，包含如权利要求51所述的显示面板。
53. —种显示面板的形成方法，包含如权利要求20至49中任一项所述 的像素结构的形成方法。
54. —种光电装置的形成方法，包含如权利要求53所述的显示面板的形 成方法。
全文摘要
本发明提供一种像素结构、显示面板、光电装置及其形成方法，包含提供基板；形成图案化介电层于该基板上，且其上定义第一开口，并且第一开口暴露出部分该基板；形成图案化有机材料层于该图案化介电层上，其上定义第二开口，该第二开口对应于部分该第一开口并暴露出已暴露的部分该基板；形成第一阻障层于该暴露出的部分该基板上及该图案化有机材料层上；形成金属层于该暴露出的部分该基板的该第一阻障层上及在该图案化有机材料层的该第一阻障层上；以及除去该图案化有机材料层及位于其上的该第一阻障层及该金属层。本发明具有有效形成金属导线的效果。
文档编号H01L21/768GK101515589SQ20091000644
公开日2009年8月26日 申请日期2007年6月15日 优先权日2007年6月15日
发明者林汉涂, 陈建宏 申请人:友达光电股份有限公司