专利名称：在自对准硅化物过程中防止侧壁阻挡层下方缝隙的方法
技术领域：
本发明涉及半导体器件制造技术，特别涉及一种在自对准硅化物过程中防止阻挡 层下方缝隙的方法。
背景技术：
在集成电路的制造过程中，需要对器件进行金属化，金属化是器件制造过程中在 绝缘介质薄膜上沉积金属薄膜及随后刻印图形以便形成互连金属线和器件的孔填充塞过 程。比如，在器件的有源区(AA，Active Region)上沉积金属互连层。随着集成电路的性能优化，器件的特征尺寸进一步减小，在AA和金属互连层之间 电接触的横截面是很小的，这个小的电接触面会导致接触电阻的增加。为了减小器件的AA 和金属互连层之间的接触电阻，可以在AA和金属互连层之间沉积一层硅化物作为接触层， 如沉积钴，和AA层的硅起反应，形成钴化硅。为了可以得到硅化物，就需要AA表面外露出 硅。但是，在实际的器件制程中，AA的有一些区域并不需要外接金属线，不需要外露出硅， 所以也就不需要生成硅化物。这时，就需要采用自对准硅化物过程生成阻挡层来使表面具 有阻挡层的AA无法沉积得到硅化物。结合图la le所示的现有技术器件采用自对准硅化物方式制造栅极的侧壁阻挡 层的剖面示意图，采用图2所示的现有技术器件采用自对准硅化物方式制造栅极的侧壁阻 挡层的方法流程图，对这个过程进行详细说明。图2所示的方法具体步骤为步骤201、如图la所示的结构，进行器件制程，包括器件衬底10、栅极11及垫氧化 膜20 ；在本步骤中，器件衬底10中已经制造了器件的源极和漏极，也就是AA ；在本步骤中，垫氧化膜20的沉积厚度为155埃，栅极11中的栅氧化层厚度为175 埃；在图la所示的结构中，只示出了器件中的高压M0S部分，器件中还具有低压M0S 部分，相对应的在器件的同一平面内就存在厚度为155埃的垫氧化膜20和厚度为20埃的
垫氧化膜；步骤202、在图la所示的结构上依次采用TE0S方法生成氧化层30和低压化学气 象沉积的方法沉积得到氮化层40，得到图lb所示的结构，也就是采用氧化层30和氮化层 40来制成栅极11的侧壁阻挡层；在本步骤中，氧化层30和氮化层40作为栅极11的侧壁阻挡层的厚度为580埃；步骤203、对图lb所示的结构进行刻蚀，刻蚀掉栅极11和衬底10上表面沉积的氧 化层30和氮化层40，得到图lc所示的结构，即在栅极11的侧壁上形成了阻挡侧壁；在本步骤中，刻蚀可以采用干法刻蚀和湿法刻蚀相结合的方法，采用先干法刻蚀， 残留有约100埃的氧化层30，后再利用湿法刻湿将其去除，因为该湿法刻蚀有一定的过蚀 刻，所以衬底10上表面残留氧化层会有一定的减少，即从155减小到100 ；
步骤204、对图lc所示的结构上采用低压化学气象沉积氧化硅层50，得到图Id所 示的结构；在本步骤中，由于器件上衬底10其他的一些区域并不需要生成金属硅化物层(图 中未示出)，所以沉积氧化硅层50的作用就是作为这些区域的阻挡层，而不外露器件上衬 底10的硅；在本步骤中，沉积得到的水平方向上的氧化硅层50厚度为100埃以上，比如为350 埃；步骤205、采用干法刻蚀氧化硅层50 ；在刻蚀之前，先对氧化硅层50进行图案化(图中未示出)，用于保留器件衬底10 上不需要生成硅化物层的区域的氧化硅层50，使其在后续步骤作为阻挡层；在采用干法刻蚀氧化层50之后，得到的水平方向的氧化硅层50、氧化层30和垫氧 化膜20厚度为200埃；水平方向的氧化硅层50厚度小于100埃； 在本步骤中，采用干法刻蚀不允许将氧化硅层50、氧化层30和垫氧化膜20刻蚀干 净，这是因为由于器件上存在高压M0S部分和低压M0S部分而导致垫氧化膜厚度不均，如果 对高压M0S部分的氧化层刻蚀干净，则会对器件上低压M0S部分的衬底10表面的硅离子造 成伤害(干法刻蚀采用离子轰击进行，能够对硅离子轰击造成器件衬底10的损坏)；所以 在水平方向的氧化硅层50，即高压M0S采用干法刻蚀后的厚度小于100埃；步骤206、采用湿法刻蚀继续刻蚀氧化硅层50，得到图le所示的结构；由于未去除干净氧化硅层50、氧化层30和垫氧化膜20，所以需要采用湿法刻蚀， 达到完全去除器件衬底10的氧化硅层的目的，暴露器件衬底，这样，就得到了最终的侧壁 阻挡层13 ；在本步骤中，水平方向的氧化硅层50、氧化层30和垫氧化膜20厚度为200埃，采 用110埃厚度的湿法刻蚀方法刻蚀氧化硅层50、氧化层30和垫氧化膜20，这样，就可以去 除器件衬底10上的垫氧化膜20和氧化层50，暴露器件衬底；在采用湿法刻蚀时，蚀刻速度 是干氧方法沉积的氧化硅层的好几倍，而110埃的刻蚀量指的是蚀刻掉的干氧氧化硅层的
厚度；在本步骤中，由于氧化层30是采用TE0S形成，其特性比较疏松，会导致在大剂量 的湿法刻蚀过程中，侧向也被刻蚀掉，造成侧壁阻挡层13和器件衬底10之间的缝隙。在进行图2的过程后，就可以在图le所示的结构上沉积钴，钴和图le所示结构暴 露的硅产生反应，得到钴化硅层，作为和上层金属层之间的接触层，减小器件的AA和上层 金属互连层之间的接触电阻。并且，由于侧壁阻挡层13的存在以及器件衬底10上未去除 的氧化硅层50的存在，也不会在栅极侧壁和不需要接触层的器件衬底10上生成钴化硅层， 不会造成器件的AA和栅极之间的短路。根据图2所示的过程可以看出，由于采用湿法刻蚀后最终形成栅极的侧壁阻挡 层，并且由于需要将器件衬底10的硅暴露，所以湿法刻蚀量也比较大，这会导致该侧壁阻 挡层和器件衬底10之间的氧化层30和垫氧化膜20也被刻蚀掉，在该侧壁阻挡层下方形成 了不希望的缝隙。这个在该侧壁阻挡层下方的缝隙会使最终制成的器件漏电，如图3所示的现有技术在接触层和上层金属互连层之间栅极的侧壁阻挡层下方缝隙的剖面结构图，以及图4所 示的现有技术接触层和接触层之间栅极的侧壁阻挡层下方缝隙的剖面图。随着器件的特 征尺寸减小，使接触层到上层金属互连层的栅极之间只有60纳米，金属会通过缝隙形成短 路；以及接触层和接触层之间的距离为80纳米，这种使最终制成器件漏电的情况会更严 重。因此，如何防止该侧壁阻挡层下方的缝隙成为了一个亟待解决的问题。
发明内容
有鉴于此，本发明提供一种在自对准硅化物过程中防止阻挡层下方缝隙的方法， 该方法能够在自对准硅化物过程中防止栅极的侧壁阻挡层下方出现缝隙。为达到上述目的，本发明实施例的技术方案具体是这样实现的一种器件在自对准硅化物过程中防止阻挡层下方缝隙的方法，该器件包括覆盖在 器件衬底的垫氧化膜及在垫氧化膜上形成的栅极，该方法包括沉积牺牲层TE0S后，刻蚀所述牺牲层及覆盖在器件衬底的垫氧化膜，直到器件衬 底和栅极顶部表面；在采用自对准硅化物方式制造栅极的侧壁阻挡层过程中，湿法刻蚀的器件衬底上 所沉积的氧化层厚度为100埃。刻蚀所述牺牲层及覆盖在器件衬底的垫氧化膜的过程为采用干法刻蚀后，再采用湿法刻蚀。所述干法刻蚀后在器件的栅极顶部和器件衬底的垫氧化膜上留有100埃的TE0S。所述垫氧化膜的厚度为155埃；所述沉积牺牲层的厚度为800埃；所述采用湿法刻蚀时的湿法刻蚀量为90埃。所述沉积的氧化层包括在制造栅极的侧壁阻挡层时采用TE0S沉积的氧化层、及 用于作为使器件衬底上的覆盖区域不生成金属硅化物层所沉积的氧化层。在湿法刻蚀器件衬底上所沉积的氧化层之前，该方法还包括采用干法刻蚀，将器件衬底上所沉积的氧化层刻蚀到厚度为100埃。所述干法刻蚀得到的器件衬底上所沉积的氧化层厚度为100埃；所述采用湿法刻蚀的湿法刻蚀量为30埃。由上述技术方案可见，本发明先在栅极侧壁构造牺牲层(TE0S)，用于去除器件衬 底10上的垫氧化膜20，然后在采用自对准硅化物方式制造栅极的侧壁阻挡层过程中，需要 湿法刻蚀的器件衬底10上的氧化层厚度为大于等于100埃且小于200埃，小于现有技术中 湿法刻蚀器件衬底10的氧化层厚度，刻蚀量就相应减少，从而不会对栅极的侧壁阻挡层下 方进行侧向刻蚀造成缝隙。因此，本发明提供的方法在自对准硅化物过程中防止栅极的侧 壁阻挡层下方出现缝隙。
图la le为现有技术器件采用自对准硅化物方式制造栅极的侧壁阻挡层的剖面 示意图；图2为现有技术器件采用自对准硅化物方式制造栅极的侧壁阻挡层的方法流程
5图；图3为现有技术在接触层和上层金属互连层之间栅极的侧壁阻挡层下方缝隙的 剖面结构图；图4为现有技术接触层和接触层之间栅极的侧壁阻挡层下方缝隙的剖面图；图5a 5f为本发明器件采用自对准硅化物方式制造栅极的侧壁阻挡层的剖面示 意图；图6为本发明器件采用自对准硅化物方式制造栅极的侧壁阻挡层的方法流程图；图7为本发明在器件衬底上具有侧壁阻挡层的栅极的剖面结构示意图。
具体实施例方式为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对 本发明作进一步详细说明。从图2可以看出，在采用自对准硅化物方式制造栅极侧壁的阻挡层时，在该阻挡 层下方，即该阻挡层和器件衬底出现缝隙的原因是在刻蚀器件衬底上的氧化硅时，采用湿 法刻蚀并由于器件衬底上的氧化层(大于等于200埃)比较厚而采用的湿法刻蚀量比较 大，而导致了该阻挡层和器件衬底之间的氧化硅层也被侧向刻蚀掉。因此，为了克服这个缺 陷，本发明提供的方法先在栅极侧壁构造TE0S，用于去除器件衬底10上的垫氧化膜20，从 而使在采用自对准硅化物方式制造栅极的侧壁阻挡层过程中，减少器件衬底10上的氧化 层厚度，使需要湿法刻蚀的器件衬底10上的氧化层厚度为100埃，小于现有技术中湿法刻 蚀器件衬底10的氧化层厚度，采用的湿法刻蚀量就相应减少，从而不会对栅极的侧壁阻挡 层下方进行侧向刻蚀造成缝隙。结合图5a 5g所示的本发明器件采用自对准硅化物方式制造栅极的侧壁阻挡层 的剖面示意图，采用图6所示的本发明器件采用自对准硅化物方式制造栅极的侧壁阻挡层 的方法流程图，对这个过程进行详细说明。图6所示的方法具体步骤为步骤601、如图5a所示的结构，进行器件制程，包括器件衬底10、栅极11及垫氧化 膜20 ；在本步骤中，器件衬底10中已经制成了器件的源极和漏极，也就是AA ；在本步骤中，垫氧化膜20的沉积厚度为155埃，栅极11中的栅氧化层厚度为175 埃；在图5a所示的结构中，只示出了器件中的高压M0S部分，器件中还具有低压M0S 部分，相对应的在器件的同一平面内就存在厚度为155埃的垫氧化膜20和厚度为20埃的
垫氧化膜；步骤602、在图5a所示结构上沉积牺牲层，得到图5b所示的结构，包括器件衬底 10、栅极11、垫氧化膜20及牺牲层30，；在本步骤中，沉积的牺牲层30’厚度可以为800埃，该牺牲层30’为采用TE0S方 法沉积的氧化硅，其特性为材质比较疏松，垂直方向和水平方洗的生长氧化硅厚度比较接 近；在本步骤中，采用TE0S沉积牺牲层的目的是为了去除器件衬底10上的垫氧化膜
6
步骤603、对牺牲层30’进行干法刻蚀；在本步骤中，采用干法刻蚀牺牲层30’，由于干法刻蚀具有各向异性的特点，可以 保证多刻蚀水平沉积的牺牲层30’，少刻蚀垂直方向上的牺牲层30’，垂直方向上的牺牲层 30’的厚度变为720埃；在本步骤中，干法刻蚀掉了栅极11及垫氧化膜20表面上的大部分牺牲层30’，在 器件衬底10上剩余的氧化层，包括牺牲层30’和垫氧化膜20在100埃附近，即大于或等 于100埃，大于100埃是为了保证不对器件衬底10表面的硅离子在干法刻蚀过程中造成损 伤；步骤604、对牺牲层30’进行湿法刻蚀，刻蚀掉器件衬底10上的垫氧化膜20后，得 到图5c所示的结构；在本步骤中，采用湿法刻蚀牺牲层30’，湿法刻蚀量为90埃，这样就可以刻蚀掉 155A的垫氧化膜20及干法刻蚀后剩余的牺牲层30’ 了，这是因为，在采用湿法刻蚀时，TE0S 的蚀刻速度是高温干氧化法生长的氧化硅层的好几倍，而90埃的刻蚀量指的是蚀刻掉的 干氧氧化硅层的厚度；步骤605、在图5c所示的结构上依次采用TE0S方法生成氧化层30和低压化学气 象沉积的方法沉积得到氮化层40后，进行刻蚀，刻蚀掉栅极11和衬底上表面氧化层30和 氮化层40，得到图5d所示的结构，即在栅极11的侧壁上形成了阻挡侧壁；在本步骤中，刻蚀可以采用干法刻蚀和湿法刻蚀相结合的方法，采用先干法刻蚀， 残留有约100埃的氧化层30，后再利用湿法刻湿将其去除；步骤606、对图5d所示的结构上采用低压化学气象沉积氧化硅层50 ；在本步骤中，沉积的氧化硅层50的水平方向厚度大于100埃，在后续干法刻蚀时 保证不会对器件衬底10表面的离子造成损伤；在本步骤中，由于器件上衬底10其他的一些区域并不需要生成金属硅化物层(图 中未示出)，所以沉积氧化硅层50的作用就是作为这些区域的阻挡层，而不外露器件上衬 底10的硅；步骤607、采用干法刻蚀氧化硅层50和氧化层30后，得到图5e所示的结构；在刻蚀之前，先对氧化硅层50进行图案化(图中未示出)，用于保留器件衬底10 上不需要生成硅化物层的区域的氧化硅层50，使其在后续步骤作为阻挡层；在采用干法刻蚀氧化层50和氧化层30之后，得到的水平方向的氧化硅层50和氧 化层30的厚度一共为100埃；在本步骤中，采用干法刻蚀不允许将氧化硅层50和氧化层30刻蚀干净，这是因为 会对器件衬底10表面的硅离子造成伤害(干法刻蚀采用离子轰击进行，能够对硅离子轰击 造成器件衬底10的损坏)；步骤608、采用湿法刻蚀继续刻蚀氧化硅层50和氧化层30，得到图5f所示的结 构；采用湿法刻蚀，刻蚀氧化硅层50和氧化层30，达到完全去除器件衬底10的氧化硅 层的目的，暴露器件衬底，这样，就得到了最终的阻挡层；在本步骤中，由于要刻蚀的水平方向上的氧化硅层50和氧化层30的厚度仅为100
7埃，所以可以精确湿法刻蚀量为30埃，这是因为，在采用湿法刻蚀时，蚀刻速度是高温干氧 方法生长的氧化硅层的好几倍，而30埃的刻蚀量指的是蚀刻掉的干氧氧化硅层的厚度；由于本步骤和现有技术的步骤相比，湿法刻蚀的氧化层厚度减小，相应刻蚀量减 小，所以不会对栅极的侧壁阻挡层下方进行侧向刻蚀造成缝隙。当然，在图6所述的方法中，也可以在器件沉积氧化层50时沉积的厚度大一些，比 如小于200埃即可，在干法刻蚀后，刻蚀氧化硅层50和氧化层30剩余的厚度为大于等于 100埃，小于200埃，就可以在栅极的侧壁阻挡层下方不造成缝隙。但是最佳实施例还是图 6所述的氧化层50和氧化层30在进行湿法刻蚀时，厚度为100埃。经过图6所述过程在器件衬底上形成的栅极的侧壁阻挡层的剖面结构如图7所 示，可以看出，器件衬底和形成栅极的侧壁阻挡层之间没有缝隙，从而使最终制成的器件不 会漏电和短路。以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的 精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之 内。
权利要求
一种器件在自对准硅化物过程中防止阻挡层下方缝隙的方法，该器件包括覆盖在器件衬底的垫氧化膜及在垫氧化膜上形成的栅极，其特征在于，该方法包括沉积牺牲层TEOS后，刻蚀所述牺牲层及覆盖在器件衬底的垫氧化膜，直到器件衬底和栅极顶部表面；在采用自对准硅化物方式制造栅极的侧壁阻挡层过程中，湿法刻蚀的器件衬底上所沉积的氧化层厚度为大于等于100埃且小于200埃。
2.如权利要求1所述的方法，其特征在于，所述湿法刻蚀的器件衬底上所沉积的氧化 层厚度为100埃。
3.如权利要求1所述的方法，其特征在于，刻蚀所述牺牲层及覆盖在器件衬底的垫氧 化膜的过程为采用干法刻蚀后，再采用湿法刻蚀。
4.如权利要求3所述的方法，其特征在于，所述干法刻蚀后在器件的器件衬底上留有 100埃厚度的TEOS和垫氧化膜。
5.如权利要求3所述的方法，其特征在于，所述垫氧化膜的厚度为155埃；所述沉积牺牲层的厚度为800埃；所述采用湿法刻蚀时的湿法刻蚀量为90埃。
6.如权利要求2所述的方法，其特征在于，所述沉积的氧化层包括在制造栅极的侧壁 阻挡层时采用TEOS沉积的氧化层、及用于作为使器件衬底上的覆盖区域不生成金属硅化 物层所沉积的氧化层。
7.如权利要求6所述的方法，其特征在于，在湿法刻蚀器件衬底上所沉积的氧化层之 前，该方法还包括采用干法刻蚀，将器件衬底上所沉积的氧化层刻蚀到厚度为100埃。
8.如权利要求7所述的方法，其特征在于，所述干法刻蚀得到的器件衬底上所沉积的 氧化层厚度为100埃；所述采用湿法刻蚀的湿法刻蚀量为30埃。
全文摘要
本发明公开了一种器件在自对准硅化物过程中防止阻挡层下方缝隙的方法，该器件包括覆盖在器件衬底的垫氧化膜及在垫氧化膜上形成的栅极，该方法包括沉积牺牲层TEOS后，刻蚀所述牺牲层及覆盖在器件衬底的垫氧化膜，直到器件衬底和栅极顶部表面；在采用自对准硅化物方式制造栅极的侧壁阻挡层过程中，湿法刻蚀的器件衬底上所沉积的氧化层厚度为大于等于100埃且小于200埃。本发明提供的方法能够在自对准硅化物过程中防止阻挡层下方出现缝隙。
文档编号H01L21/336GK101826465SQ20091004700
公开日2010年9月8日 申请日期2009年3月4日 优先权日2009年3月4日
发明者叶兰御, 周儒领, 詹奕鹏, 黄淇生 申请人:中芯国际集成电路制造(上海)有限公司