专利名称：：半导体结构的制作方法
技术领域：
：本发明关于MOS元件及其形成方法，且特别关于利用DTE程序来改善MOS元件的性能。
背景技术：
：浅沟槽隔离区(以下简称STI)及扩散区(源/漏极区)的轮廓会强烈影响MOS元件的性能，例如，结电容、栅极氧化漏电流、次临界漏电流、结漏电流等。目前已有人提出具有圆角的扩散区来解决上述问题。但随着减少浅沟槽隔离区及扩散区的尺寸愈来愈小。控制轮廓已经变得愈来愈具有挑战性。传统MOS元件的制造方法有许多缺点。例如，在形成STI的过程中，会在STI及扩散区上形成不良的凹陷(divot)。凹陷会造成寄生边缘晶体管(parasiticcornertransistor)并使电场聚集在STI的边缘，因而产生逆短沟道效应(RNCE),导致栅极边角漏电流(comergateleakage)、多晶硅栅极桥接(polygatestringer)并对栅极关键尺寸的控制产生问题。此外，在宽度较小的元件中进行填充后热循环(post-gapfillthermalcycle)时，沿着STI侧壁进行的氧化程序也可能会导致不佳的STI压应力，而降低元件性能。目前己有利用地形程序的例子。例如，在源/漏极区形成凹陷以改进扩散区的轮廓，再结合高应力接触蚀刻停止层(high-stresscontactetchstoplayer)技术，以在沟道区内产生更佳的应力，增进MOS元件的性能。具有凹槽的源/漏极区与应力接触蚀刻停止层可在沟道区中产生更佳的应变效应(stmineffects),然而凹槽会破坏源/漏极电阻与结深度的平衡并可能造成硅化物突穿(punchthrough)导致源/漏极至基板的漏电流。因此业界亟需能增进MOS元件性能，却不会产生上述缺点的方法。
发明内容本发明优选实施例为提供一种改进扩散区的半导体元件，及利用DTE程序来形成MOS元件的方法。本发明的一个方案为半导体结构，包括基板，该基板包括第一扩散区及第二扩散区，该第一扩散区有大抵圆弧的第一表面，该第二扩散区有大抵圆弧的第二表面；第一MOS元件在该第一扩散区上；第二MOS元件在该第二扩散区上；第一应力介电层在该第一MOS元件上；以及第二应力介电层在该第二MOS元件上，其中该第一及第二应力介电层具有实质上不同的应力。第一MOS元件优选为NMOS元件，且第二MOS元件优选为PMOS元件，其中该第一介电层有张应力，且该第二介电层有压应力。如上所述的半导体结构，其中该第一扩散区具有第一长度，且当该第一长度小于约lOpim时，该第一扩散区的半径大于约0.5nm。如上所述的半导体结构，其中该第一扩散区有第一顶部表面，该第二扩散区有第二顶部表面，且其中该第一顶部表面与第二顶部表面有大于IOA的差距。如上所述的半导体结构，其中该第一扩散区的中心区高于边缘区。如上所述的半导体结构，其中该中心区与该边缘区的高度差大于该扩散区长度的1/50。如上所述的半导体结构，其中该中心区与该边缘区的高度差大于该扩散区长度的10%。如上所述的半导体结构，其中该第一应力介电层及该第二应力介电层的厚度差约在25A至250A。本发明的另一方案为半导体结构，包括基板，该基板包括扩散区；沟槽隔离区，邻接该扩散区，且从基板表面延伸至该基板内，其中该扩散区有延伸区延伸至该沟槽隔离区之上；MOS元件在该扩散区；以及应力层在该MOS元件上。该半导体结构包括具有第二MOS元件的第二扩散区。如上所述的半导体结构，其中该延伸区长度与该扩散区长度的比值大于约3/50。如上所述的半导体结构，其中该延伸区长度与该扩散区长度的比值大于约1/10。如上所述的半导体结构，其中当有源区密度大于约35%时，该延伸区的长度小于约650A，当该有源区密度介于约15%至35%之间时，该延伸区的长度小于约550A，当该有源区密度小于约15%时，该延伸区的长度小于约450A。本发明的另一方案为半导体结构，包括基板，包括扩散区；沟槽隔离区，邻接该扩散区，且从该基板表面延伸至该基板内，其中该扩散区呈倾斜状，且靠近栅极电极的第一区实质上高于靠近该沟槽隔离层区的第二区，MOS元件在该扩散区上，以及应力层在该MOS元件上。该半导体结构可包括具有MOS元件的第二倾斜的扩散区。本发明还提供一种优选实施例的形成方法，包括提供半导体基板；形成浅沟槽隔离区，且从基板表面延伸至半导体基板内，其中该浅沟槽隔离区可界定出扩散区；在半导体基板上的含氢周围进行扩散地形程序(以下简称DTE);形成栅极介电层在该基板上；形成栅极电极在该栅极介电层上；形成栅极间隙壁在该栅极电极的侧壁上；形成源/漏极区实质上邻接该栅极间隙壁的侧壁；以及形成应力膜在该栅极电极、该栅极间隙壁及源/漏极区上。该栅极间隙壁可为复合介电层，复合介电层的厚度可依元件所需的性能控制在约20A至700A之间。在源/漏极形成后可移除间隙壁，因此由应力介电层提供较大的应力。在本发明的一种方案中，形成圆形表面的扩散区。在另一方案中，形成T形表的面扩散区。在又一方案中，在进行DTE程序前，预蚀刻(pre-etching)曝露的扩散区，以形成倾斜的扩散区表面。且扩散区的形状会受到DTE程序时的气压及温度影响。因DTE程序改变扩散区的表面形状，因此改善各MOS元件内部的应力，从而提高示件的性能。为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举优选实施例，并配合所附附图，作如下详细说明。图1显示基板及用来形成浅沟槽隔离区的前驱结构。图2显示形成异向性沟槽。图3显示以化学机械研磨程序平坦化晶圆表面。图4显示移除垫层及掩模层。图5显示形成圆弧状的扩散区表面。图6显示形成MOS元件在基板上。图7显示形成双高应力膜。图8显示形成延伸区在STI的凹陷内及形成T形扩散区表面图9显示形成NOMS元件及PMOS元件在扩散区上。图IO显示分别形成栅极结构在扩散区上。图ll显示在形成栅极间隙壁后，分别在扩散区中形成凹槽。图12显示进行DTE程序。图13显示漏电流(I。ff)与元件驱动电流(U)的关系图。其中，附图标记说明如下20基板；22垫层；26光阻层；28异向性沟槽；100第一扩散区；200第二扩散区；Lt扩散区100、200的长度；24掩模层；30STI区；r半径5D高度差；140NMOS元件；144、244栅极电极；148、248源/漏极区；152、252应力介电层;50延伸区；152、252应力介电层;146、246栅极间隙壁；E深度；162、262倾斜表面；164张应力；240PMOS元件；142、242栅极介电层；150、250源/漏极扩增区;31STI的凹陷；L2延伸区50的长度；141、241栅极结构；160、260凹槽；L3宽度；152、252应力介电层；42、44、46、48曲线。具体实施例方式依照硅迁移原理，在氢气下进行退火程序可减少硅的悬浮键(danglingbonds)量，使表面原子迁移，形成低表面能量、低表面面积及低应力的表面。DTE的过程可形成良好形状的MOS元件，以增加沟道区内的应力，此应力来自于应力介电层，并可改善MOS元件的性能。图1至图10显示本发明DTE的优选实施例。参照图1,有基板20及用来形成浅沟槽隔离区(以下简称STI)的前驱结构。在优选实施例中，基板20为硅基板。在另一实施例中，基板20包括硅、锗、铜或上述的组合。基板20可为绝缘层上有硅(SOI)的结构。形成垫层22及掩模层24在基板20上。垫层22优选为薄膜，且以热处理形成。在优选实例中，可利用低压化学气相沉积氮化硅以形成掩模层24。在另一实施例中，利用氮气-氢气进行硅的热氮化处理或等离子体阳极氮化以形成掩模24。接着，形成图案化光刻胶层26。在掩模层24和光刻胶层26之间可形成介电抗反射层(ARC)(未图示)。介电抗反射层包括有机或无机介电材质，例如，以等离子体增强化学气相沉积氮氧化硅或氧化硅。参照图2，形成异向性沟槽28，优选利用含氟化合物以异向性等离子体蚀刻来形成。接着移除光刻胶层26。在优选实施例中，填入介电材质至沟槽28中，介电材质优选为以高密度等离子体形成的氧化硅。在另一实施例中，填入混合材质，例如，结合CVD氧化硅及CVD多晶硅。在填满沟槽28后，填入的材质最好在800。C下进行高温氧化退火或传统的1000。C含氩退火来致密化。再以化学机械研磨程序平坦化晶圆表面，以形成STI区30，如图3所示。STI区30可界定出第一扩散区IOO(有时称为有源区)及第二扩散区200。扩散区100及200优选具有轻掺杂杂质，杂质的种类依后序形成的MOS元件来决定。在优选实施例中，扩散区100掺杂P型杂质，且扩散区200掺杂N型杂质。图4显示，移除垫层22及掩模层24。掩模层24优选在磷酸中进行蚀刻，且温度介于50。C至20(rC之间。垫层22优选以释稀的氢氟酸移除。应注意的是，蚀刻程序会导致扩散区/STI区的边缘形成凹陷(divots)31。接着进行DTE程序。在优选实施例中，在含氢气的退火条件下进行DTE程序。环境周围最好包含其它的气体，例如，氮、氦、氖、氩、氙及上述的组合。气压优选介于约1托至1000托之间，且更优选介于约1托至300托之间。DTE程序的温度优选于约700。C至120(TC之间，更优选介于约900°C至1100。C之间，且持续进行约5至120秒。参照图5，因DTE程序会迁移硅原子，所以扩散区100及200的表面会呈圆弧状。温度、压力及退火的时间皆会影响扩散区100、200的表面轮廓。扩散区100、200的圆形表面受许多因素影响，例如，扩散区的材质及其长度Lp因此对于不同的材质及长度Li需要不同的温度、压力及退火时间，本领域技术人员通过例行的实验即可找出适合的温度、压力及退火时间。基板20优选为弯曲表面，因此可减少STI区30边角产生的应力。弯曲可以半径r来定义，其为一种标准值(normalizedvalue)且优选小于1^m。半径r与扩散区100、200的长度"有关，且当扩散区100、200的长度"分别小于约10|xm时，半径r最好大于约0.5nm。且实质上靠近扩散区100、200中心的最高点与实质上靠近STI区30的最低点有高度差D，高度差D与长度L的比例优选大于约1/50，更优选介于约1/2至1/10之间。扩散区100、200的表面优选有相同的曲率。在芯片上，理想的半径r与有源区的密度有关。有源区密度是所有有源区面积与所有区域面积的比值。若有源区的密度大于约35%，则半径r优选小于约3^im，若有源区的密度介于约15%至35%之间，则半径r优选小于约2nm，若有源区的密度小于15%，则半径r优选小于约lMm。参照图6，形成MOS元件在基板20上。在优选实施例中，形成NMOS元件140在扩散区100上，且形成PMOS元件240在扩散区200上。接着，可按照现有技术的方式形成栅极介电层142、242与栅极电极144、244。在沉积栅极介电层后，接着沉积栅极电极。栅极介电层可包括氧化硅、氮氧化硅、氮化硅、氧化铝、氧化镧、氧化铪、氧化锆、氮氧化铪及上述的组合。栅极电极层优选包括导电材质，例如，金属、硅化金属、氮化金属、掺杂多晶硅或其它导电材质。进行光刻步骤，接着以蚀刻程序在扩散层100、200中形成栅极介电层142、242与栅极电极144、244。且优选以杂质注入形成源/漏极扩增区150、250。接着在各栅极电极144、244的侧边上形成间隙壁146、246。先以化学气相沉积介电材质，再对介电材质进行异向性蚀刻以形成间隙层壁146、246。间隙壁146、246可为复合间隙壁，包括介电衬层及间隙壁主体(spacerbody)，且间隙壁的厚度依元件的性能介于约20A至700A之间。在形成源/漏极后移除间隙壁146、246，因此，应力介电层可提供较大的应力。且优选以杂质注入来形成源/漏极148、248。参照图7，形成双应力膜(dualhigh-stressfilm),包括在扩散区100中有应力介电层152，在扩散区200中有应力介电层252。应力介电层152、252可为接触蚀刻停止层(contactetchstoplayers)或额外形成的介电层。在优选实施例中，应力介电层提供高应力，且可用氮化硅、氮氧化硅及其类似物来形成。应力介电层152优选有张应力，且应力介电层252优选有压应力。应力介电层152、252的应力优选介于约0.1至3GPa之间。因张应力介电层152可对MOS元件140的沟道区内提供张应力以提高电子迁移速率，而压应力介电层252可对MOS元件240的沟道区提供压应力以提高空穴迁移速率，因此可增进NMOS元件140及PMOS元件240的性能。在优选实施例中，应力层152、252包括相同的材质，例如，氮化硅或氮氧化硅，但因为以不同的沉积参数来形成，所以可形成不同的应力层。在另一实施例中，可利用不同的材质来形成应力层。应力层152、252优选以化学气相沉积来形成，例如低压化学气相沉积(LPCVD)，等离子体增强化学气相沉积(PECVD)等常用及现有的技术。应力介电层152、252的厚度优选介于约250A至1500A之间，且更优选介于约250A至850A之间。当扩散区100、200的长度L！小于约lO^im时，应力介电层152、252的厚度最优选介于250A至1000A之间。应力介电层152、252彼此间的厚度差优选介于25A至250A之间，且应力介电层152、252的顶部表面有大于约10A的阶梯差(stepdifference)。而应力介电层152、252的厚度T也与有源区的密度有关。因此，需依有源区的密度选择厚度T。若有源区的密度大于约35%时，则厚度T优选小于约卯Onm。若有源区的密度介于约15%至35%之间时，则厚度T优选小于约lpm。若有源区的密度小于约15%时，则厚度T优选小于约100nm。参照图8、图9,在优选实施例中，先前的步骤与图1至图4的步骤类似。在另一优选实施例中，在含氢气的环境下进行DTE程序，且环境中优选有气体，例如，氮、氦、氖、氩、氙及上述的组合。气压优选介于约1托至1000托之间，更优选介于1托至100托之间。DTE程序的温度优选介于700。C至1200。C之间，更优选介于约1000。C至1200。C间，且持续进行约10至200秒。以DTE程序形成延伸区(extension)50在STI的凹陷31(参照图4)内，及形成T形扩散区表面。通过STI区30的边角向沟道区施加应力。DTE程序的优选参数与上述类似。例如，较高的温度、较低的压力及/或较长的退火时间以促进更多的硅迁移会形成具T形的扩散区表面。而较低的温度、较高的压力及/或较短的退火时间则会形成具圆形的扩散区表面。因此，可通过控制温度、压力及处理时间，来形成T形或圆形的扩散区表面。例如，表一显示各种不同的DTE参数及其形成的扩散区表面。表一<table>tableseeoriginaldocumentpage10</column></row><table>由上述可知，影响形成T形或圆形扩散区表面的因素众多，例如，材质、扩散区的尺寸，而上述DTE的参数只为举例说明，本领域技术人员可通过例行的试验找出适合形成T形或圆形扩散区表面的参数。在优选实施例中，在形成沟槽的程序中自然会形成延伸区50。在另一实施例中，蚀刻STI区30的边角后形成延伸区50。延伸区50的长度L2优选依有源区的密度来决定。若有源区的密度大于约35%，则长度L2优选小于约650A，若有源区的密度介于约15%至35%之间时，则长度L2优选小于约550A。若有源区的密度小于约15%时，则长度L2优选小于约450A。扩散区100、200长度"与L2的比值优选介于约1/50至3/5之间，更优选介于约1/10至3/5之间。且扩散区100、200的顶部表面优选与STI区30的顶部表面相同。参照图9，分别形成NOMS元件140及PMOS元件240在扩散区100、200上。然后形成双应力膜152、252覆盖在MOS元件140、240上。关于应力介电层152、252已详述于上述实施例中，因此不再重复叙述。参照图10至图12，在优选实施例中，先前的步骤与图1至图4的步骤类似。参照图10，分别形成栅极结构141、241在扩散区100、200上。在形成栅极结构141、241前可不进行DTE程序，但也可进行DTE程序。参照图11，在形成栅极间隙壁146、246后，分别在扩散区100、200中形成凹槽160、260，优选以干等离子体蚀刻或其它蚀刻技术来形成。在另一优选实施例中，基板20包括硅，且在等离子体蚀刻程序中可使用含氟化学物质。凹槽160、260的深度E与宽度L3的比值优选介于约3/500至1/2之间，更优选介于约1/10至1/2之间。参照图12，进行DTE程序。利用硅迁移，分别在扩散区IOO、200中形成倾斜表面162、262。DTE程序的参数，例如，温度、压力及处理时间与上述实施例类似。利用调整DTE程序的参数，可实质上平坦化表面162、262，但其仍维持倾斜。倾斜表面162、262的高度差H及长度L3的比值优选介于约3/500至1/2之间，且更优选介于约1/10至1/1之间，最优选介于1/5至1/2之间。在DTE程序后，形成源/漏极区148、248及应力介电层152、252，且形成的详细步验已详述于上述实施例中。应力接触蚀刻停止层(stressed-GESL)不只可对倾斜的源/漏极提供水平的应力，也可提供垂直的应力。例如，应力介电层152在沿着倾斜面162上有张应力164，可对沟道提供垂直的压应力及水平的张应力。应力介电层的水平及垂直应力可增进NMOS元件的驱动电流。图13显示漏电流(I。ff)与元件驱动电流(I。n)的关系图。传统PMOS元件及经DTE程序的PMOS元件可分别获得曲线42、44，且传统NMOS元件及经DTE程序的NMOS元件可分别获得曲线46、48。NMOS及PMOS元件在相同的漏电流下，本发明的元件的驱动电流比未经DTE程序的传统元件提高约24%至27%的性能。在其它的试验结果(图未示)亦显示经DTE程序形成的元件在延迟时间上较传统的元件减少约10%。本发明的优选实施例中可增加MOS元件内的应力。一般来说，由应力介电层提供应力比由扩散区表面提供要好。且STI区的边角的应力也可提高性能。第一，在优选实施例中，可轻易地与双应力膜技术结合，以获得应变集中位置(strainsuperposition)。第二，DTE程序使扩散区表面更平坦，可使在其上方的栅极介电层更为完整，且MOS元件更可靠。第三、可减少硅化物冲击造成源/漏极区产生凹槽的问题。综上所述，DTE程序对CMOS元件的改进提供低成本的技术。虽然本发明已以优选实施例公开如上，然其并非用以限制本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许变更与修饰，因此本发明的保护范围当视后附的权利要求书所界定的范围为准。权利要求1.一种半导体结构，包括基板，包括扩散区；沟槽隔离区，邻接该扩散区，且从基板表面延伸至该基板内，其中该扩散区有延伸区延伸至该沟槽隔离区之上；MOS元件，在该扩散区上；以及应力层，在该MOS元件上，其中该延伸区长度与该扩散区长度的比值大于3/50。2.如权利要求1所述的半导体结构，其中该延伸区长度与该扩散区长度的比值大于1/10。3.如权利要求1所述的半导体结构，其中当该扩散区密度大于35%时，该延伸区的长度小于650A，当该扩散区密度介于15%至35%之间时，该延伸区的长度小于550A，当该扩散区密度小于15%时，该延伸区的长度小于450A。全文摘要本发明提供一种半导体结构，包括基板，包括扩散区；沟槽隔离区，邻接该扩散区，且从基板表面延伸至该基板内，其中该扩散区有延伸区延伸至该沟槽隔离区之上；MOS元件在该扩散区上；以及应力层在该MOS元件上，其中该延伸区长度与该扩散区长度的比值大于3/50。本发明能够改善各MOS元件内部的应力，从而提高元件的性能。文档编号H01L29/78GK101533856SQ200910134319公开日2009年9月16日申请日期2007年3月16日优先权日2006年3月17日发明者李文钦,柯志欣,葛崇祜,陈宏玮申请人:台湾积体电路制造股份有限公司