专利名称：具有otp单元的半导体器件及其制造方法
技术领域：
本发明主要涉及一种具有一次性可编程单元(One Time Programmable cell)的器fK更具体;也，涉及一种具有一次性可编 程单元的半导体器件及其制造方法，其中该一次性可编程单元使用 才黄向双扩散金属氧化物半导体(Lateral Double Diffused Metal Oxide Semiconductor )技术形成。
背景技术：
一次性可编禾呈(OTP)单元可以;故用来存^f诸程序^码和其4也的 信息。OTP单元具有一次性可编程的特性，该特性可以防止对所存 爿f诸的程序4<码和其他信息的异常重写或<奮改。可以-使用例如可炫性 连接(fusible link)、浮栅非易失存储器、或反熔丝技术(antifuse technology)来制造OTP单元。
制造反熔丝型(antifused-type ) OTP单元需要对部分金属氧化 物半导体(MOS)电容器栅极氧化物电介质进行物理破坏或使其断 裂。可以通过向MOS电容器施加高电压来完成氧化物电介质的石皮 坏或断裂，这在电容器极板之间的氧化物电介质中形成了电阻相对 低的的导电通道。由于反熔丝型OTP单元需要相对高的电压来用于编考呈，因此，其并不具有如互补金属氧化物半导体(CMOS ):技术
一样的实用性。然而，由于CMOSl支术相对薄的MOS棚4及氧化物 妨碍了可靠编程，因此CMOS技术表现出相对低的可靠性。
相关的OTP单元还具有其他的缺点，这些缺点包括不能够承 受高的编程电压和对高电流的窄脉冲的相对更高的灵敏度。同样，
由于在半导体中需要晶体管以防止由高电压编程产生的静电放电 (ESD)，所以相关的OTP单元具有增大的单元尺寸和区域的缺点。 因此，需要一种改进的OTP单元及其制造方法。
发明内容
才艮据本发明实施例， 一种半导体器件包括深N型阱区，可以 通过使用掩模对位于部分半导体衬底上方的预定图样执行离子注 入工艺来形成上述深N型阱区，其中，在该半导体衬底上形成有氧 化膜；d阱区(dwell region),可以通过使用4奄才莫对位于部分N型 阱区上方的预定图样执行离子注入工艺来形成上述d阱区；浅N型 阱区和漏极区，可以通过使用掩模对位于部分深N型阱区上方的预 定图样执行离子注入工艺来分别形成上述浅N型阱区和上述漏极 区；源极区，可以通过使用掩模对位于部分d阱区上方的预定图样 冲丸4亍离子注入工艺来形成上述源才及区；4妄触孔，可以在部分半导体 4于底上方形成金属间介电层之后，通过填充金属来形成上述4妄触 孔，其中在该半导体衬底上方形成有源极区；以及金属线，可以在 部分接触孔上方形成上述金属线。
根据本发明实施例， 一种制造用于半导体器件的OTP单元的 方法包括通过使用掩模对位于部分半导体衬底上方的预定图样执 行离子注入工艺来形成深N型阱区，其中，在该半导体衬底上方形 成有氧化膜；通过4吏用摘4莫对位于部分深N型阱区上方的预定图样 执行离子注入工艺来形成d阱区；通过使用掩模对位于部分深N型阱区上方的预定图才羊"^M亍离子注入工艺来形成浅N型阱区和漏^L 区；通过使用掩模对位于部分d阱区上方的预定图样执行离子注入 工艺来形成源极区；在部分半导体衬底上方形成金属间介电层之 后，形成用金属填充的4妄触孔；以及在部分4妾触孔上方形成金属线。
实例图1是示出了根据本发明实施例的包括OTP单元的半导 体器件的示意性横截面图。
实例图2A到图2H是示出了根据本发明实施例的制造半导体 器件的OTP单元的步骤的示意性横截面图。
具体实施例方式
在下文中，将参照附图来详细描述本发明的实施例。实例图1 是示出了根据本发明实施例的包括OTP单元的半导体器件的示意 性横截面图。参照实例图1 ，半导体器件包括深N型阱(DeepNWell) 区207和d阱(dwell) ( DWell)区213，其中可以通过4吏用掩才莫对 位于部分半导体衬底201上方的预定图样冲丸行离子注入工艺来形成 深N型阱区207,以及可以通过使用掩模对位于部分深N型阱区 207上方的预定图样执行离子注入工艺来形成d阱区213。实例图1 示出了氧化膜图样217,可以通过对形成在部分半导体衬底201上 方的氧4匕月莫#丸4亍光刻工艺(photolithography process )来形成该氧4匕 膜图才羊217。实例图1还示出了浅N型阱区223和漏才及区225，其 中，可以通过使用掩才莫对位于部分深N型阱区207上方的预定图样 以相^"不同的剂量寺丸4亍两次离子注入工艺来分别形成浅N型阱区 223和漏极区225。再次参照实例图1，示出了反熔丝多晶石圭图样(antifused poly pattern ) 227和斥册极多晶石圭图样229，其中，可以通过对形成在部分 半导体衬底201上方的栅极氧化膜执行光刻工艺来形成反熔丝多晶 硅图样227和栅极多晶硅图样229。实例图1示出了侧壁隔离件231, 在本发明实施例中，可以通过用预定的图样掩才莫刻蚀形成在栅4及多 晶硅图样229上方的绝缘材料，来在栅极多晶硅图样229的部分侧 壁上形成侧壁隔离件231。实例图l示出了源才及区233，其中，可 以通过使用掩模对位于部分d阱区213上方的预定图样执行离子注 入工艺来形成源极区233。此外，实例图1还示出了接触孑L 237， 其中，可以通过在金属间介电层(inter-metal dielectric layer) 235 中形成接触孔区、用金属填充该接触孔区以及全面地(globally)平 坦化该金属来形成4妄触孔237。实例图1示出了金属线239,其中， 金属线239可以形成在全面平坦4匕的才妾触孔237的 一部分上方，该 部分可以包括4妾触孔237的上部。
实例图2A到图2H是示出了根据本发明实施例的制造半导体 器件的OTP单元的步骤的示意性-境截面图。参照实例图2A，可以 在部分半导体村底201上方形成氧化膜203,其中，该半导体衬底 侈'J ^口为石圭4十底、陶;^:4于底(ceramic substrate )或聚合4勿外于底(polymer substrate )。根据本发明实施例，可以在氧化膜203上方执行曝光工 艺和显影工艺，以选择性地去除形成在部分半导体村底201上方的 光刻胶(PR)的一些部分，其中上述曝光工艺和显影工艺使用了刻 线设计(reticle design )以具有期望的图样。结果，可以在部分氧化 膜203上方形成第一PR图样205，其中该第一PR图样205可以指 示出用于;罙N型阱的离子注入区。
参照实例图2B，可以使用掩模对第一PR图样205执行离子注 入工艺206,以〗更形成深N型阱区207。在本发明实施例中，曝光 工艺和显影工艺可以选择性地去除形成在部分半导体衬底201上方的PR的一些部分。结果，可以在部分氧化膜203上方形成第二PR 图样209,其中，该第二PR图样209可以指示出d阱离子注入区。 根据本发明实施例，可以使用掩模对第二 PR图样209执行离子注 入工艺211。在本发明实施例中，可以以大约1012到IO"的剂量和 大约40 KeV到60 KeV的离子注入能量来4吏用硼才参杂物。
参照实例图2C，可以在部分深N型阱区207中形成d阱区213。 在本发明实施例中，可以通过对形成在部分半导体4十底201上方的 氧化膜203实施光刻工艺来形成氧化膜图样217。才艮据本发明实施 例，可以扭^f于曝光工艺和显影工艺以选4奪性地去除形成在部分半导 体衬底201上方的PR的一些部分。结果，可以在部分氧化膜203 和氧化膜图样217上方形成第三PR图样219，其中，该第三PR图 样219可以指示出用于浅N型阱区和漏极区的离子注入区。在本发 明实施例中，可以使用掩模以不同的相对低的剂量对第三PR图样 219执行两次离子注入工艺221。根据本发明实施例，磷掺杂物可 以3皮选4奪性:地用于各个工艺。结果，可以形成浅N型阱区223和漏 才及区225。
参照实例图2D,可以通过只于形成在部分半导体4于底201上方 的栅极氧化膜实施光刻工艺来形成反熔丝多晶硅图样227和栅极多 晶石圭图才羊(gate poly pattern ) 229。通过高电流的窄乐p中(short pulse ) 和高电压，可以将反熔丝多晶硅图样227的反熔丝(antifuse)分解 成电阻器，从而器件可以在相对低的电压下接通，其中在通过漏极 (drain )进行编程期间提供了上述高电流的窄脉冲和高电压。
参照实例图2E,可以通过利用预定的图样掩模来刻蚀绝缘材 料，以在栅极多晶硅图样229的部分侧壁上方形成侧壁隔离件231， 其中绝缘材料为诸如形成在栅极多晶硅图样229上方的氧化硅 (SiCb)月莫。在本发明实施例中，可以-使用干法刻蚀工艺。参照实例图2F，根据本发明实施例可以形成第四PR图样，该 第四PR图才羊可以指示出用于源才及区的离子注入区，并且可以4吏用 掩模对第四PR图样执行离子注入工艺以便可以在d阱区213中形 成源才及区233。在本发明实施例中，可以4吏用砷4参杂物(arsenic dopant )。
参照实例图2G,可以在部分半导体4十底201上方形成金属间 介电层235，并且可以在金属间介电层235中形成接触孔区域。可 以在上述接触孔区域中填充金属，然后可以对所填充的接触孔区域 执行化学机械抛光(CPM )工艺，从而形成全面平坦化的接触孔237。 参照图2H，可以在全面平坦化的接触孑L 237的一部分上方形成金 属线239以作为互连金属，其中，上述部分可以是全面平坦化的才妾 触孑L 237的上部。
根据本发明实施例，使用LDMOS结构形成的OTP单元在操 作期间可以承受高电压并且不受高电流的窄脉冲的影响。此外，通 过在高电压编程期间消除来自ESD的任何影响来保证器件的可靠 性，以及通过形成经由双扩散阱的沟道(channel)和源极来保证一 致的电压，从而使器件在其电气操作中更稳定。此外，仅在通过漏 极来对器件进行编程时才提供高电流的窄脉冲和高电压，这使得反 熔丝被分解成电阻器，并允许用低电压来使器件导通，从而降低了 器件的功耗。同样，实现了最小化的单元区域。
对于本领域技术人员显而易见和明了的是，可以对披露的本发 明的实施例作各种》务改和变形。因此，本发明4皮露的实施例意在涵 盖显而易见和明了的修改和变形，只要它们在所附的权利要求及其 等同替换的范围内。
权利要求
1.一种装置，包括深N型阱区，所述深N型阱区形成在其上方形成有氧化膜的部分半导体衬底中；d阱区，所述d阱区形成在部分所述深N型阱区中；浅N型阱区，所述浅N型阱区形成在部分所述深N型阱区中；漏极区，所述漏极区形成在部分所述浅N型阱区中；源极区，所述源极区形成在部分所述d阱区中；接触孔，所述接触孔形成在部分金属间介电层中，所述金属间介电层形成在其上方形成有所述源极区的所述半导体衬底上方；以及金属线，所述金属线形成在部分所述接触孔上方。
2. 才艮据权利要求1所述的装置，包括氧化膜图样，所述氧化膜图样由所述氧化膜形成； 反熔丝多晶石圭图样；以及 冲册才及多晶-圭图才羊，其中，所述反熔丝多晶硅图样和所述栅极多晶硅图样中 的至少一个由栅4及氧化膜形成，所述棚-才及氧化膜形成在部分所 述半导体衬底上方，其中，在所述半导体衬底上方形成有所述 浅N型阱区和所述漏才及区。
3. 根据权利要求2所述的装置，其中，在通过漏极对所述装置进 行编程期间，所述反熔丝多晶-圭图样的反熔丝^皮分解成电阻 器。
4. 一种方法，包4舌在部分半导体衬底中形成深N型阱区，其中，在所述半 导体衬底上方形成有氧化膜；在部分所述深N型阱区中形成d阱区；在部分所述深N型阱区中形成浅N型阱区；在部分所述浅N型阱区中形成漏才及区；在部分所述d阱区中形成源才及区；在金属间介电层中形成用金属填充的接触孔，其中，所述 金属间介电层形成在部分所述半导体衬底上方；以及在部分所述接触孔上形成金属线。
5. 根据权利要求4所述的方法，其中，通过以不同的相对低的剂 量才丸4于两次至少一种离子注入工艺来分别形成所述浅N型阱 区和所述漏极区，其中，磷掺杂物被选择性地用于各个工艺。
6. 根据权利要求4所述的方法，包括由所述氧化膜形成氧化膜图样； 形成反熔丝多晶硅图样；以及 形成栅极多晶硅图样，其中，所述反熔丝多晶硅图样和所述栅极多晶硅图样中 的至少一个由4册极氧化膜形成，所述栅极氧化膜形成在部分所 述半导体衬底上方，其中，在所述半导体衬底上方形成有所述浅N型阱区和所述漏纟及区。
7. 根据权利要求6所述的方法，包括在所述栅极多晶硅图样的部 分侧壁上形成侧壁隔离件。
8. 根据权利要求6所述的方法，其中，在通过漏极进行编程期间， 通过提供高电流的窄脉沖和高电压来将所述反熔丝多晶硅图 样的反熔丝分解成电阻器，以便使用相对更低的电压来进行操 作。
全文摘要
一种半导体器件包括深N型阱区，可以通过使用掩模对位于部分半导体衬底上方的预定图样执行离子注入工艺来形成该深N型阱区，其中，在该半导体衬底上形成有氧化膜；d阱区，可以通过使用掩模对位于部分N型阱区上方的预定图样执行离子注入工艺来形成该d阱区；浅N型阱区和漏极区，可以通过使用掩模对位于部分深N型阱区上方的预定图样执行离子注入工艺来分别形成该浅N型阱区和漏极区；源极区，可以通过使用掩模对位于部分d阱区上方的预定图样执行离子注入工艺来形成该源极区；接触孔，可以在部分半导体衬底上方形成金属间介电层之后，通过填充金属来形成接触孔，其中在上述半导体衬底上方形成有源极区；以及金属线，可以在部分接触孔上方形成金属线。
文档编号H01L29/78GK101609834SQ20091015021
公开日2009年12月23日 申请日期2009年6月19日 优先权日2008年6月20日
发明者金珉奭 申请人:东部高科股份有限公司