磁电阻存储单元、存储器件及操作该存储器件的方法

专利名称：磁电阻存储单元、存储器件及操作该存储器件的方法
技术领域：
本发明一般而言涉及磁随机存取存储器(MRAM)，更具体地，涉及使用磁电阻变化 的非易失性存储器件。
背景技术：
动态随机存取存储器(DRAM)是当前广泛使用的代表性存储器件，其优点在于能 实现高速运行和高集成度，但其缺点在于，由于DRAM是易失性存储器，当电源关断时数据 丢失，其缺点还在于，即便在DRAM操作过程中，由于数据更新操作过程中需要连续地重写 数据，功率损失增加。另一方面，具有非易失性和高集成度特性的快闪存储器的缺点是运行 速度慢。相比之下，使用磁电阻间的差别来存储信息的磁电阻存储器(MRAM)的优点是在实 现了非易失性和高速运行特性的同时能实现高度集成。 同时，MRAM是指使用与铁磁体间磁化方向相应的磁电阻变化的非易失性存储设 备。目前，最常作为MRAM单元使用的单元结构可以包括使用巨磁电阻(GMR)效应的GMR器 件，以及使用隧道磁电阻(TMR)效应的磁隧道结(MJT)器件。另外，有使用永磁体加强铁磁 层并且使用软磁层作为自由层以克服GMR器件缺点的自旋阀器件。特别地，由于MTJ器件 具有高运行速度和低功耗并且被用于替代DRAM的电容器，可以将MTJ器件应用于具有低功 耗和高速度的图像设备和移动设备。 —般地，当两个磁层的自旋方向(即磁通量的方向)彼此相同时磁电阻器件具有 低电阻，而当自旋方向彼此相反时具有高电阻。这样，可以使用依赖于磁层磁化状态而改变 的单元电阻改变将位数据写入磁电阻存储器件。将通过例子描述具有MTJ结构的磁电阻存 储器。在具有由铁磁层/绝缘层/铁磁层组成的结构的MTJ存储单元中，当穿过了第一铁 磁层的电子穿过用作隧穿阻挡(tunneling barrier)的绝缘层时，隧穿几率依赖于第二铁 磁层的磁化方向而改变。也就是，当两个铁磁层的磁化方向平行时，隧穿电流被最大化，而 当它们反平行时，隧穿电流被最小化。例如，可以认为，当电阻高时，写入数据"1 "，而当电阻 低时，写入数据"0"。 图1A和1B分别是组成磁电阻存储器的MTJ单元的电路图和截面图。如图1A和 1B所示，MTJ器件10包括固定(Pinned)磁层11，其具有固定的磁化方向；自由磁层13， 其具有可以被改变为与固定磁层11的磁化方向平行或反平行的磁化方向；以及非磁层，即 介于固定磁层ll和自由磁层13之间的磁隧道阻挡层12。另外，将一个用作开关器件的金 属氧化物半导体(M0S)晶体管Tr与MTJ器件的一端串联连接。M0S晶体管Tr由通过在具 有第一导电类型的半导体衬底100上设置栅极绝缘层22而形成的栅极电极20以及每个都 具有第二导电类型的第一和第二扩散区40组成。这里，标号24指示形成于栅极电极20侧壁上的间隔物(spacer)，而标号50指示用于将MTJ器件10电连接到扩散区域40的接触插 塞(contact plug)。图IB通过例子图解N沟道M0S晶体管。 在图1A和1B所示的常规MTJ存储单元结构中，通过电源线SL将电流施加到晶体 管Tr，并且响应于通过字线WL输入的信号在晶体管Tr内控制所施加的电流。另外，将在晶 体管Tr中控制的电流输出到MTJ器件10，使得自由磁层13的磁化方向改变，并且根据自由 磁层13和固定磁层11的磁化方向的平行和反平行状态写入了数据"1"或"0"。通过位线 BL读取以这种方式写入的数据。 在这种电流开关型磁电阻存储器件中，用于存储信息的单个存储单元通常包括单 个MTJ器件和用于使得能够通过选择该MTJ器件写入或读取数据的选择晶体管。因此，为 了写入要在MTJ器件中存储的信息，必须导致很高的电流双向流过MTJ器件。然而，难以通 过使用实现高集成度存储器所需要的微晶体管来驱动在MTJ器件中写入信息的足够高的 电流。 图2图解形成于图1A和1B所示的常规磁电阻存储器件中的M0S晶体管的电 流-电压特性。参考图2，描述了在某一栅极电压下的电流-电压特性。随着源极-漏极电 压VD增加，电流ID饱和。S卩，在P区域，由于MOS晶体管的沟道被切断，沟道阻抗增加，因 此M0S晶体管工作在饱和电流区域。当为了高集成度存储器件的目的而将MOS晶体管制造 为具有微小尺寸时，MOS晶体管的沟道被縮短，即使在低电压下也发生这种饱和现象。在饱 和电流的P区域内，由于电流的饱和，即使漏极_源极电压增加也难以获得高电流。
因此，当如现有技术将MOS晶体管形成于体硅衬底上时，必须增加MOS晶体管的尺 寸以获得在MTJ器件上写入信息的足够高的电流，因此妨碍了存储器件的高集成度。另外， 当读取数据时，通过由于MTJ器件的电阻之间的不同而产生的漏极电压之间的差别来识别 MOS电流之间的差别。如图2所示，由于电阻的差别AR不大，读取电压的差别Vr较小，并 且因此这时在数据"1"和"0"之间产生的电流差仅在百分之几十的范围内。
因此，为了增加磁电阻存储器件的集成度，需要减小形成存储单元的区域。然而， 当减小了单元的尺寸时，作为开关器件的MOS晶体管的电流驱动能力可能会下降，因此可 能难以保证驱动MTJ器件所需要的足够的电流。因此，在常规的磁电阻存储器件中，所使用 的器件具有很大的形成MOS晶体管的区域，并且用于检测小电流差的传感电路非常复杂并 且占据很大的空间。 在实现高集成度磁电阻存储器件时，在与MTJ器件尺寸相应的区域内制造选择晶 体管，并且需要在MTJ器件中写入数据的足够高的电流。然而，在常规的磁电阻存储器件 中，因为由高集成度引起的单元面积的减小，形成MOS晶体管的区域减小，因此晶体管的电 流驱动能力下降，由此使得难以实现磁电阻存储器件的高集成度。

发明内容
因此，本发明的示例性实施例提供一种磁电阻存储单元，其可以通过使用浮体效 应提高高集成度磁电阻存储器件所需要的选择晶体管的电流驱动能力；一种具有该磁电阻 存储单元的磁电阻存储器件；以及操作该磁电阻存储器件的方法。 根据一个实施例，提供了一种磁电阻存储单元，包括磁隧道结(MTJ)器件；以及 选择晶体管，其中该选择晶体管包括第一导电类型半导体层；通过在半导体层之上设置栅极绝缘层而形成的栅极电极；以及在半导体层内形成的、彼此间隔开并具有第二导电类型 的第一和第二扩散区域，其中半导体层在第一和第二扩散区域之间的一部分被形成为电浮 体区域。 另一个实施例提供一种磁电阻存储器件，包括存储单元，该存储单元包括磁隧道 结(MTJ)器件，以及选择晶体管，包括第一导电类型半导体层，通过在半导体层之上设置栅 极绝缘层而形成的栅极电极，在半导体层内形成的彼此间隔开的并且具有第二导电类型的 第一和第二扩散区域，其中半导体层在第一和第二扩散区域之间的一部分被形成为电浮体 区域。另外，磁电阻存储器件可以包括与栅极电极电连接的字线，通过MTJ器件与第一和第 二扩散区域之一电连接的位线，以及与第一和第二扩散区域中剩下的一个扩散区域电连接 的源线。 另外，可以通过以下方式操作磁电阻存储器件导通包括栅极电极、第一和第二扩 散区域和体区域(body region)的M0S晶体管；以及操作包括第一和第二扩散区域和体区 域的BJT，其中通过在导通M0S之后操作BJT来执行数据写入或读取模式。
而另一个实施例提供一种磁电阻存储器件，包括存储单元，该存储单元包括磁隧 道结(MTJ)器件；以及选择晶体管，包括并联连接的金属氧化物半导体(M0S)晶体管和双极 结晶体管(BJT)，其中M0S晶体管和BJT共同接到MTJ器件上，配置为响应于施加在选择晶 体管栅极电极上的栅极电压为MTJ器件提供电流，并且共享选择晶体管源极区域和漏极区 域之间的公共浮体区域。


结合附图，通过下面的详细描述，将会更加清楚地明白本发明的上述和其它目的、 特征和优点，其中 图1A和IB分别为常规磁电阻存储器件单元的电路图和截面图； 图2为显示形成于图1A和IB的常规磁电阻存储器件中的MOS晶体管的电流-电
压特性的曲线图； 图3A和3B分别为根据本发明一个实施例的磁电阻存储单元的电路图和截面图；
图4为显示根据本发明的一个实施例的选择晶体管的电流_电压特性的曲线图；
图5为示意性地显示流过根据本发明的一个实施例的选择晶体管的MOS电流和 BJT电流的路径的图示； 图6为显示根据本发明的一个实施例的磁电阻存储器件中的数据写入操作的时 序图； 图7为显示根据本发明的一个实施例的磁电阻存储器件中的数据读取操作的时 序图； 图8为显示作为根据本发明的一个实施例的磁存储器件的例子的8位阵列结构的 电路图。
具体实施例方式
以下将结合附图详细描述本发明的实施例。现在应参考附图，其中在不同的图中 使用相同的参考编号指示相同或相似的部件。在下面对本发明的描述中，可能将详细的描述省略到根据相关的众所周知的结构或功能的详细描述不会使本发明的要点不清楚的程度。存储单元配置
图3A和3B分别为根据本发明的一个实施例的磁电阻存储单元的等效的电路图和 截面图。参考图3A和3B，起着开关器件作用的选择晶体管具有M0S晶体管Tr和双极结晶 体管(BJT)彼此耦合的结构。可以通过以下步骤制造具有这种结构的选择晶体管。
第一，提供具有以下结构的绝缘体上硅结构(SOI)半导体衬底，其中，第一导电类 型(例如P型)半导体层103、掩埋氧化物102和基衬底101 —个在一个之上地重叠。将栅 极绝缘层22设置于半导体层103之上，并且由此形成栅极电极20。在半导体层103中形 成第一和第二扩散区域40，每个都具有与第一导电类型相反的第二导电类型(例如N+类 型)。第一和第二扩散区域40各自用作源极或漏极，并且彼此间隔开地形成于栅极电极20 之下相对的区域。可以使用栅极电极22作为掩模、通过离子注入向半导体层103中注入N 型掺杂来形成第一和第二扩散区域40。特别地，通过离子注入将第一和第二扩散区域40形 成为具有达到它们下方的掩埋氧化物102的深度。因此，半导体层103在第一和第二扩散 区域40之间的部分可以形成电浮体区域。即，该体区域被第一和第二扩散区域40、栅极绝 缘层22和掩埋氧化物102电隔离。因此，在栅极电极22的侧壁上形成用于绝缘的间隔物 24，从而可以制造具有图3B的结构的选择晶体管。同时，MTJ器件包括自由磁层13、隧道阻 挡层12和固定磁层11，并且将其一端电连接到第一和第二扩散区域40之一。
这样一来，根据本发明的磁电阻存储单元的选择晶体管具有N沟道MOS晶体管 (MOS Tr)与NPN双极结晶体管(BJT)耦合的结构，其中，N沟道MOS晶体管(MOS Tr)由栅 极电极20、第一和第二扩散区域40和体区域103组成，NPN双极结晶体管(BJT)由第一和 第二扩散区域40和体区域103组成。这里，图3B示出使用SOI半导体衬底的选择晶体管 结构的例子，但是本领域技术人员会容易地明白，任何在第一和第二扩散区域40之间具有 电浮体区域103的结构都包括在本发明的范围内。另外，图3A和3B示出N沟道MOS晶体 管和NPN BJT彼此耦合的结构。然而，将会明白本发明的结构不限于这种结构，并且P沟道 MOS晶体管和PNPBJT相互耦合的结构也包括在本发明的范围内。 本发明在选择晶体管的操作中使用浮体效应。图4为示出根据本发明的一个实施 例的选择晶体管的电流-电压特性的曲线图，其中示出了在各种栅极电压VG下漏极电流ID 随漏极电压VD的变化(VG1 < VG2 < VG3 < VG4)。如图4所示，在根据本发明的选择晶体 管中，空穴由于浮体效应在体区域中积累，因此晶体管的阈值电压降低。由于域值电压以这 种方式降低，在特定电压下电流突然增加。因此，比常规MOS晶体管(参考图2)更高的电流 可以流过根据本发明的选择晶体管。作为参考，图4图解在操作BJT的区域中的电压-电 流特性。可以理解这种效应的出现是因为包括在总电流中的通过MOS晶体管的电流随着栅 极电压的增加而增加。 图5示意性地示出流过根据本发明的一个实施例的选择晶体管的MOS电流和BJT 电流的路径。这里，MOS晶体管电流1沿着沟道表面以箭头的方向流动(电子从源极流向 漏极)，并且BJT电流2流过半导体层103的整个区域。激发BJT电流2的基极电流是由碰 撞电离导致的空穴流3，其中碰撞电离在BJT电流2导致的高能电子撞击漏极时发生。
再次参考图4，当根据本发明的选择晶体管应用于磁电阻存储器件时，写入电流Isw为MOS晶体管电流和BJT电流之和，并且流过MTJ器件10。特别地，在图4中在VG4和 低VD上指示写入电压Vw的原因是，在外部施加的电压通过MTJ器件10时，发生由高电流 造成的电压下降。另外，在读取模式下，选择对于VD敏感变化的电流区域，从而可以导致比 常规存储器件大至少数倍的电阻差AR和电流差。
存储单元阵列及其操作方法
可以通过使用根据本发明的磁电阻存储单元作为每个单位存储单元来构造存储 器阵列。例如，参考图3A和3B，每个存储单元包括MTJ器件IO，并且选择晶体管由彼此耦 合的MOS晶体管(MOS Tr)和BJT组成。在这种情况下，字线WL电连接到栅极电极20，位 线BL通过MTJ器件10电连接到第一和第二扩散区域40之一，并且源线SL电连接到第一 和第二扩散区域40中剩下的一个。如前面所述，根据本发明的磁电阻存储器件的选择晶体 管同时操作MOS晶体管和BJT，从而使得可以执行写入或读取模式。 参考图6，下面描述根据本发明的一个实施例的磁电阻存储器件的数据写入模式。 图6为示出写入例如数据"O"的操作的时序图。如图6所示，通过对字线WL施加第一导通 电压(Vw^，例如VG4 ;参考图4)来导通MOS晶体管，并且通过向位线BL施加高电压(VBME1) 来操作BJT。 优选地，在施加到字线WL的电压VMK降低并达到电压Vi皿之前，即在与延时t ex 相应的时间期间，使施加到位线BL的电压VBUffil下降并达到电压VBUID。即，当数据写入完成 后，施加到字线WL的第一导通电压VMK从施加在位线和源线之间的BJT的操作电压VBME1 下降的时间点开始保持预定延时t^之后下降。这样做的原因是在写入操作完成后引出积 累在体区域103内的空穴。当字线WL的电位从位线BL下降的时间点开始的预定时间段被 保持在高于源线或位线的电位水平时，体区域103的电位可以回到初始状态。这里，可以将 延时t^设置为0. 1到IO纳秒的范围内的值。 接下来，下面参考图7描述根据本发明一个实施例的磁电阻存储器件的数据读取 模式。图7是示出数据读取模式的时序图。如图7所示，通过向字线WL施加第二导通电压 (Vwled，例如VG1 ;参考图4)来导通MOS晶体管，并且通过向源线SL施加高电压VSUffl来操作 BJT。作为参考，由于根据图4所述的原因，优选地将M0S晶体管的第二导通电压选择为低 于第一导通电压。 在这种情况下，根据MTJ器件10的电阻，BJT的发射极和集电极之间的电压可能 存在差别，因此流过位线BL的电流也可能存在差别。因此，优选地，即便在读取模式下，在 使施加到字线WL的电压VWUffl下降并达到电压Vwuro之前，即在延时t ex期间，使施加到源线 SL的电压VSUffl下降并达到电压Vsuro。也就是，在数据读取完成后，施加到字线WL的第二导 通电压V，d从施加到位线与源线之间的BJT操作电压VSUffl下降的时间点开始保持预定的 延时t^之后下降。通过此操作，将字线WL的电压在预定的时间段保持在高于源线或位线 的水平，因此可以引出积累在体区域103内的空穴，并且由此体区域103的电位可以回到初 始状态。这里，可以将延时t^设置为0. 1到10纳秒范围内的值。 接下来，参考图8，使用8位阵列作为例子描述根据本发明的一个实施例的磁电 阻存储器件的读取模式。如图8所示，当选择多个字线WL中的一个字线(例如，对其施加 +^的电压)时，对与所选择的字线WL相应的源线SL施加高于BJT操作电压的电压(例如 +2V)。此时，在两个相邻存储单元共用一个源线(对其施加+2V)的结构中，将连接到被选择读取数据的存储单元的位线BL连接到读出放大器(S/A)并且其电压变为OV。连接到剩 下的相邻存储单元的位线进入一种状态，在该状态中，由位线选择晶体管将该位线BL —端 的电压断开，并且电流不流过该位线BL。因此，从设置为0V的位线BL选择的相应存储单元 读取数据"1"或"0"。同时，当位线选择晶体管被阻挡时，位线BL上有可能在很短的时间产 生充电电流。在这种情况下，只需要通过不操作BJT的发射极-集电极电压(屏蔽电压)， 通过施加存在于位线BL和源线SL上的电压之间的适合的电压来执行屏蔽。
在根据本发明的磁电阻存储单元的选择晶体管中，由于由MOS晶体管电流产生的 发生在漏结附近的碰撞电离，MOS晶体管的阈值电压降低并且流入选择晶体管的电流增加。 因此，当如本发明的情况使用具有MOS晶体管和BJT相互耦合的结构的选择晶体管时，可以 获得磁隧道结所需要的高写入电流。另外，当体区域的电位提高到当电流流过时源极和体 区域之间的二极管处于正向偏置条件的程度时，实现了在MOS晶体管中附加形成BJT的结 构，因此双极电流流过体区域的整个部分以及沟道的表面，由此获得了比常规MOS晶体管 高得多的电流。因此，构造了使用浮体效应的选择晶体管，使得可以实现具有比常规MOS晶 体管更好的电流驱动能力的选择晶体管。因此，可以实现磁电阻存储器件的高集成度。
在磁电阻存储器件中，通过区分取决于磁隧道结电阻大小的流过电流的大小来读 取数据。因此，当与磁隧道结串联连接的选择晶体管的电阻高时(即，当电流驱动能力小 时)，读取操作中的电流差别减小，因此可能容易地发生错误。然而，根据本发明的选择晶体 管通过使用浮体效应降低晶体管中的电阻，因此使得能够在读取操作中以更高的比例反映 磁隧道结的电阻差。另外，由于双极电流很大程度地取决于源极和漏极之间的电压，可以在
读取操作时获得更大的读取电流差。因此，当将双极操作用于读取操作时，数据"i"和"o"
之间的电流差增加，因此提高了信号感测余量(sensing margin)。 同时，当根据本发明的磁电阻存储器件的写入操作完成后晶体管的阈值电压仍增 加时，可能产生泄露电流。为解决这一问题，在写入模式完成后将字线的电位保持在比位线 或源线更高的水平。相应地，由于通过栅极电极和体区域间的耦合使体区域的电位变得比 源线或字线的电位更高，正向电流在体区域和源极之间、以及在体区域和漏极之间流过，因 此使得能够将积累在体区域内的电荷引出。其后，当字线的电压降低时，体区域回到初始状 态，由此抑制由阈值电压升高导致的泄露电流。相似地，在读取操作完成后，仍将字线的电 位保持在高于位线或源线电位的水平，由此使得能够将积累在体区域内的电荷引出，并允 许体区域回到初始状态。 另外，当在根据本发明的选择晶体管中通过使用鳍状沟道形成BJT时，栅极电极 和体区域之间的电容增加，由此通过栅极电压平稳地调节体电位。因此，当制造具有这种 鳍状沟道的选择晶体管时，可以抑制短沟道效应，可以增大MOS电流，并且可以有效地控制 BJT的操作。 根据本发明，可以使形成能够保证改变MTJ器件数据存储状态所需电流量的选择 晶体管的区域最小化，因此可以将本发明有效地应用于磁电阻存储器件的高度集成。
另外，根据本发明的选择晶体管能够保证至少两倍于常规选择晶体管的电流差， 同时能够形成于与MTJ器件尺寸相应的最小区域内，由此简化感测电路并提高感测速度。
另外，在根据本发明的磁电阻存储器件中，读取模式下的读取电流和写入模式下 的写入电流的差别增大，由此提高了存储器件的操作余量。
9
另外，本发明的优点在于通过整体余量的扩大，能够有助于磁电阻存储器件产率 的提高；通过降低形成选择晶体管所需的面积，能够有助于实现高集成度以及生产成本的 降低；并且，通过在读取操作比写入操作更重要的非易失存储器件中减小读取电流，可以降 低整体功率消耗。 虽然为了说明的目的公开了本发明的优选实施例，本领域技术人员会理解，有可 能进行各种修改、增加和替换而不脱离如所附权利要求所公开的本发明的范围和精神。因 此，本发明中公开的实施例不是要限定本发明的技术精神，而是要描述该技术精神。本发明 的技术范围不被实施例所限定。另外，应该理解，本发明的范围由所附权利要求解释，并且 其等同范围内的技术精神属于本发明的范围。
权利要求
一种磁电阻存储单元，包括磁隧道结(MTJ)器件；以及选择晶体管，其中所述选择晶体管包括第一导电类型半导体层；通过在所述半导体层之上设置栅极绝缘层而形成的栅极电极；以及形成于所述半导体层内、彼此间隔开并具有第二导电类型的第一和第二扩散区域，其中所述半导体层在所述第一和第二扩散区域之间的部分被形成为电浮体区域。
2. 根据权利要求1所述的磁电阻存储单元，其中所述MTJ器件包括自由磁层、隧道阻挡层和固定磁层。
3. 根据权利要求1所述的磁电阻存储单元，其中所述选择晶体管包括 金属氧化物半导体(M0S)晶体管，其包括所述栅极电极、所述第一和第二扩散区域和所述体区域；以及双极结晶体管(BJT)，其包括所述第一和第二扩散区域和所述体区域。
4. 根据权利要求1所述的磁电阻存储单元，其中所述选择晶体管形成于包括所述半导体层、掩埋氧化物和基衬底的绝缘体上衬底 (SOI)半导体衬底上；并且由所述第一和第二扩散区域、所述栅极绝缘层和所述掩埋氧化物将所述体区域电隔离。
5. —种磁电阻存储器件，包括存储单元，其包括磁隧道结(MTJ)器件，以及选择晶体管，所述选择晶体管包括第一 导电类型半导体层；通过在所述半导体层之上设置栅极绝缘层而形成的栅极电极；形成于 所述半导体层内、彼此间隔开并具有第二导电类型的第一和第二扩散区域，其中所述半导 体层在所述第一和第二扩散区域之间的部分被形成为电浮体区域；与所述栅极电极电连接的字线；通过所述MTJ器件与所述第一和第二扩散区域之一电连接的位线；禾口 与所述第一和第二扩散区域中剩下的一个扩散区域电连接的源线。
6. 根据权利要求5所述的磁电阻存储器件，其中所述选择晶体管包括 金属氧化物半导体(M0S)晶体管，其包括所述栅极电极、所述第一和第二扩散区域以及所述体区域；以及双极结晶体管(BJT)，其包括所述第一和第二扩散区域以及所述体区域。
7. 根据权利要求5所述的磁电阻存储器件，其中所述MTJ器件包括自由磁层、隧道阻挡 层和固定磁层。
8. 根据权利要求5所述的磁电阻存储器件，其中所述选择晶体管形成于包括所述半导体层、掩埋氧化物和基衬底的绝缘体上衬底 (SOI)半导体衬底上；并且由所述第一和第二扩散区域、所述栅极绝缘层和所述掩埋氧化物将所述体区域电隔离。
9. 操作根据权利要求6所述的磁电阻存储器件的方法，包括导通包括所述栅极电极、所述第一和第二扩散区域和所述体区域的所述MOS晶体管；和操作包括所述第一和第二扩散区域和所述体区域的所述BJT，其中通过在导通所述MOS晶体管之后操作所述BJT来执行数据写入模式或数据读取模式。
10. 根据权利要求9所述的方法，其中，通过向所述字线施加所述M0S晶体管的第一导 通电压并在所述位线和所述源线之间施加所述BJT的操作电压来执行所述磁电阻存储器 件的所述数据写入模式。
11. 根据权利要求io所述的方法，其中，所述数据写入模式中施加到所述字线的所述第一导通电压从施加在所述位线和所述源线之间的所述BJT的操作电压下降的时间点开 始在一个电压水平保持预定延时后下降。
12. 根据权利要求11所述的方法，其中所述延时在0. 1至10纳秒的范围内。
13. 根据权利要求9所述的方法，其中，通过向所述字线施加所述M0S晶体管的第二导 通电压并在所述位线和所述源线之间施加所述BJT的操作电压来执行所述磁电阻存储器 件的所述数据读取模式。
14. 根据权利要求13所述的方法，其中，所述数据读取模式中施加到所述字线的所述 第二导通电压从施加在所述位线和所述源线之间的所述BJT的操作电压下降的时间点开 始在一个电压水平保持预定延时后下降。
15. 根据权利要求14所述的方法，其中所述延时在0. 1至10纳秒的范围内。
16. 根据权利要求10所述的方法，其中，通过向所述字线施加低于所述M0S晶体管的所 述第一导通电压的第二导通电压并在所述位线和所述源线之间施加所述BJT的所述操作 电压来执行所述磁电阻存储器件的所述数据读取模式。
17. —种磁电阻存储器件，包括 存储单元，其包括磁隧道结(MTJ)器件；以及选择晶体管，其包括并联连接的金属氧化物半导体(MOS)晶体管和双极结晶体管 (BJT)，其中所述MOS晶体管和所述BJT共同连接到所述MTJ器件，配置为响应于施加到所 述选择晶体管的所述栅极电极的栅极电压向所述MTJ器件提供电流，并且共享所述选择晶 体管的源极区域和漏极区域之间的公共浮体区域。
18. 根据权利要求17所述的磁存储器件，其中所述选择晶体管形成于包括所述浮体区域、掩埋氧化物和基衬底的绝缘体上衬底 (SOI)半导体衬底上；并且由所述第一和第二扩散区域、栅极绝缘层和所述掩埋氧化物将所述体区域电隔离。
19. 根据权利要求17所述的磁电阻存储器件，其中所述MOS晶体管包括所述栅极电极、所述第一和第二扩散区域和所述体区域；并且 所述BJT包括所述第一和第二扩散区域和所述体区域。
全文摘要
磁电阻存储单元包括MTJ器件和选择晶体管。选择晶体管包括第一导电类型半导体层；通过在半导体层之上设置栅极绝缘层而形成的栅极电极；以及形成于半导体层内、彼此间隔开并且具有第二导电类型的第一和第二扩散区域。半导体层在第一和第二扩散区域之间的部分被形成为电浮体区域。通过使用带有浮体效应的高性能选择晶体管，可以实现磁电阻存储器件的高集成度。
文档编号H01L29/06GK101764143SQ20091016535
公开日2010年6月30日 申请日期2009年8月7日 优先权日2008年12月23日
发明者郑星雄 申请人:海力士半导体有限公司