专利名称：像素阵列以及显示面板的制作方法
技术领域：
本发明是涉及一种显示阵列以及显示面板，且特别是涉及一种像素阵列以及具有
该像素阵列的显示面板。背景技术：
为适应现代产品高速度、高效能、且轻薄短小的要求，各电子零件均积极地朝体积 小型化发展。各种携带式电子装置也已渐成主流，例如笔记本计算机(Note Book)、移动 电话(Cell Phone)、电子辞典、个人数字助理器(Personal Digital Assistant,PDA)、上网 机(web pad)及平板型计算机(Tablet PC)等。对于携带式电子装置的影像显示器而言， 为了符合产品趋向小型化的需求，具有空间利用效率佳、高画质、低消耗功率、无辐射等优 越特性的平面显示器，目前已被广为使用。 —般而言，平面显示器中主要是由一显示面板以及多个驱动芯片(Driver IC)所 构成，其中显示面板上具有像素阵列，而像素阵列中的像素是通过对应的扫描线以及对应 的数据线所驱动。为了使得平面显示器的产品更为普及，业界皆如火如荼地进行降低成本 作业，由于数据驱动芯片的造价较为昂贵，且数据驱动芯片所处理的信号较为复杂、耗电量 较高，近年来一种数据驱动芯片减半(half source driver)的技术被提出，其主要是利用 像素阵列上的布局来降低数据驱动芯片的使用量，以降低成本。 此外，为了符合消费者对于平面显示器具有朝向低价以及高质量的期待，在像素 阵列的布局上亦需将工艺上所不可避免的制造误差一并纳入考虑，以使得实际产品更具市 场竞争力。举例而言，像素阵列上的多个像素分别通过对应的有源元件来进行数据信号的 写入。然而，当机台的精密度不足或是工艺上的对位误差时，有源元件的栅极与源极、漏极 之间会产生相对位移而使有源元件的特性偏离原有的设计值。换句话说，当有源元件的栅 极与漏极产生相对位移时，像素中的有源元件的栅极与漏极之间重叠面积的改变将使栅 极-漏极寄生电容Cgd (parasitic capacitance, Cgd)产生变化，而当像素阵列中像素的栅 极_漏极寄生电容Cgd差异性大时，容易在显示过程中产生闪烁以及显示不均的问题，严重 影响显示质量。
发明内容
本发明提供一种像素阵列，其可减少制作过程中因对位偏移造成的栅极_漏极寄 生电容的变异。 本发明提供一种显示面板，其可改善相邻像素之间因工艺对位偏移造成的栅 极_漏极寄生电容的变异，因而有助于提高显示质量。 本发明提出一种像素阵列，其包括多条扫描线、多条数据线、多个第一像素以及多 个第二像素。数据线与扫描线相交，其中每一数据线在其一侧与相邻两奇数条扫描线定义 出第一像素区，且在此数据线的另一侧与相邻两偶数条扫描线定义第二像素区，第一像素 区与第二像素区相邻且分别位于数据线的两侧。第一像素分别位于第一像素区内，每一第一像素包括一第一晶体管与一第一像素电极。第二像素分别位于每一第二像素区内，每一 第二像素包括一第二晶体管与一第二像素电极，且同一条数据线两侧的该些第一像素与该 些第二像素电连接至该数据线。其中，每一第一晶体管的一第一漏极自每一第一晶体管的 一第一栅极的突出方向与每一第二晶体管的一第二漏极自每一第二晶体管的一第二栅极 的突出方向一致。 本发明另提出一种显示面板，其包括一像素阵列基板、一对向基板以及一显示介 质层。像素阵列基板包括一基板、多条扫描线以及多条数据线、多个第一像素以及多个第二 像素，其中扫描线以及数据线配置于基板上，数据线与扫描线相交，每一数据线在其一侧与 相邻两奇数条扫描线定义出一第一像素区，且在其另一侧与相邻两偶数条扫描线定义一第 二像素区，第一像素区与第二像素区相邻且分别位于数据线的两侧。第一像素分别位于第 一像素区内，每一第一像素包括一第一晶体管与一第一像素电极。第二像素分别位于第二 像素区内，每一第二像素包括一第二晶体管与一第二像素电极，且同一条数据线两侧的该 些第一像素与该些第二像素电连接至该数据线。其中，每一第一晶体管的一第一漏极自每 一第一晶体管的一第一栅极的突出方向与每一第二晶体管的一第二漏极自每一第二晶体 管的一第二栅极的突出方向一致。 在本发明的一实施例中，在上述的每一第一晶体管中，第一栅极与奇数条扫描线 的其中之一连接，第一漏极与第一栅极在一投影方向上具有一第一重叠区域而产生一第一 栅极-漏极寄生电容，在上述的每一第二晶体管中，第二栅极与偶数条扫描线的其中之一 连接，第二漏极与第二栅极在投影方向上具有一第二重叠区域而产生一第二栅极-漏极寄 生电容，且第二漏极、第二栅极、第一漏极以及第一栅极被设置为当第一重叠区域减小而 导致第一栅极_漏极寄生电容降低时，第二重叠区域相应地减小以使第二栅极_漏极寄生 电容降低，当第一重叠区域变大而导致第一栅极-漏极寄生电容增加时，第二重叠区域相 应地变大以使第二栅极-漏极寄生电容增加。 在本发明的一实施例中，在上述与同一条数据线连接的第一像素与第二像素中， 第一晶体管与第二晶体管的结构呈现线对称于此数据线的型态。 在本发明的一实施例中，上述的第一漏极例如自第一重叠区域沿着行方向凸出的 方向与第二漏极自第二重叠区域凸出的方向一致。 在本发明的一实施例中，上述的第一漏极例如自第一重叠区域沿着列方向凸出的 方向与第二漏极自第二重叠区域凸出的方向一致。 在本发明的一实施例中，上述的位于奇数行的第一像素彼此对齐，位于偶数行的 第二像素彼此对齐，且第一像素与第二像素彼此不对齐。 在本发明的一实施例中，上述的与第一像素电连接的奇数条扫描线作为第二像素
的下电容电极，且与第二像素电连接的偶数条扫描线作为第一像素的下电容电极。 在本发明的一实施例中，上述的每一第一像素还包括一位于第一像素区内的第一
上电容电极，且在每一第一像素中，第一上电容电极与位于第一像素电极下方的偶数列扫
描线重叠以构成一第一储存电容。此时，在每一第一像素中，第一像素电极例如与第一上电
容电极电连接。 在本发明的一实施例中，上述的每一第二像素还包括一位于第二像素区内的第二 上电容电极，且在每一第二像素中，第二上电容电极例如与位于第二像素电极下方的奇数列扫描线重叠以构成一第二储存电容。此时，在每一第二像素中，第二像素电极与第二上电 容电极电连接。 基于上述，本发明的像素阵列与显示面板利用同一条数据线将对应的讯号写入相 邻两行的像素中，因此可以达到数据驱动芯片减半(half source driver)，降低成本。此 外，对于与同一条数据线电连接且位于该数据线两侧的晶体管中的栅极与漏极的形态设置 为使其漏极与栅极重叠区域同步减小或变大，以使得像素阵列上各像素因漏极与栅极重叠 区域变化所导致的栅极_漏极寄生电容变化趋于一致，藉此可避免在显示过程中产生闪烁 和显示不均的问题，提升显示质量。 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式 作详细说明如下。
图1A为本发明一实施例中的一种像素阵列的俯视示意图。
图IB为图1A的B处的像素阵列的局部放大图。 图2A与图2B进一步绘示图IB中与同一条数据线连接的一组相邻的第一像素与 第二像素因工艺上对位偏移时的示意图。 图3A为本发明一实施例的第一像素的储存电容俯视图。 图3B为图3A中沿AA、 BB剖面线的剖面图。 图4为本发明的一实施例的一种显示面板的示意图。
具体实施方式
图1A为本发明一实施例中的一种像素阵列的俯视示意图。请参照图IA，像素阵列 200包括多条扫描线S、多条数据线D、多个第一像素210以及多个第二像素220。数据线D 与扫描线S相交，每一数据线D与相邻两奇数条扫描线S。定义出第一像素区210R，且在此 数据线D的另一侧与相邻两偶数条扫描线SE定义第二像素区220R，第一像素区210R与第 二像素区220R相邻且分别位于数据线D的两侧。第一像素210与第二像素220分别位于 第一像素区210R内以及第二像素区220R内。更详细而言，在本实施例以第一像素210A为 例，其位于数据线D1的左侧，且为在相邻两奇数条扫描线Sw以及S。2之间，此处的扫描线 SQ1与S。2例如为第一条扫描线SI与第三条扫描线S3。并且以相邻于第一像素210A的第二 像素220A为例，第二像素220A是位于数据线D1的右侧，且位在相邻两偶数条扫描线SE1以 及SE2之间，此处的扫描线SE1与SE2例如为第二条扫描线S2与第四条扫描线S4。第一像素 210与第二像素220的形状、尺寸等型态大体上一致，换言之，在本实施例中，位于奇数行的 第一像素210彼此对齐，位于偶数行的第二像素220彼此对齐，但由于第一像素210与第二 像素220在行方向设置于不同扫描线S之间，因此第一像素210与第二像素220彼此不对 齐。 更进一步而言，图IB为图1A的B处的像素阵列的局部放大图。请同时参照图1A 与图IB，每一第一像素210包括第一晶体管212与第一像素电极214，其中第一晶体管212 的第一栅极212G与奇数条扫描线S。的其中之一 (如扫描线S。3)连接，例如图IB中第一像 素210B中的第一栅极212G与第五条扫描线S5连接。第一晶体管212的第一源极212S与数据线D的其中之一连接，如第一像素210B中的第一源极212S与数据线D4连接。第一晶 体管212的第一漏极212D与第一像素电极214连接，且第一漏极212D与第一栅极212G在 一投影方向上具有第一重叠区域216而产生第一栅极-漏极寄生电容C-。另一方面，每一 第二像素220包括第二晶体管222与第二像素电极224，其中第二晶体管222的第二栅极 222G与偶数条扫描线SE的其中之一 (如扫描线SE3)连接，例如第二像素210B中的第一栅 极212G与第六条扫描线S6连接。第二晶体管222的第二源极222S与第一晶体管212第一 源极212S连接同一条数据线D4，而第二晶体管222的第二漏极222D与第二像素电极224 连接，且第二漏极222D与第二栅极222G在一投影方向上具有第二重叠区域226而产生一
第二栅极-漏极寄生电容c^。 值得注意的是，考虑工艺中的不同膜层(例如形成栅极与扫描线的第一金属层以 及形成源极、漏极与数据线的第二金属层)之间对位偏移所造成的栅极_漏极寄生电容Cgd 的变异，本实施例如图IB所示，在第一像素210的第一晶体管212与第二像素220的第二 晶体管222中，第二漏极222D、第二栅极222G、第一漏极212D以及第一栅极212G的设置型 态必须具有如下的关系使第一像素210的第一漏极212D与第一栅极212G的第一重叠区 域216与第二像素220的第二漏极222D与第二栅极222G的第二重叠区域226同步地减小 或同步地变大，以使得第一像素210与第二像素220之间因漏极与栅极重叠区域变化所导 致的第一栅极_漏极寄生电容变化Cgdl以及第二栅极-漏极寄生电容变化Cgd2趋于一致，藉 此避免闪烁和显示不均问题。也就是，当第一重叠区域216减小而导致第一栅极_漏极寄 生电容Cgdl降低时，第二重叠区域226相应地减小以使第二栅极_漏极寄生电容Cgd2降低， 当第一重叠区域216变大而导致第一栅极_漏极寄生电容Cgdl增加时，第二重叠区域226相 应地变大以使第二栅极_漏极寄生电容Cgd2增加。 更进一步来说，下文将详细说明本发明第一像素与第二像素的布局型态。如图1A 与图IB所示，在与同一条数据线D连接的第一像素210与第二像素220中，第一晶体管212 与第二晶体管222的结构呈现线对称于此数据线D的型态。在本实施例中，第一漏极212D 自第一重叠区域216沿着行方向凸出的方向与第二漏极222D自第二重叠区域226凸出的 方向一致。举例而言，第一像素210的第一漏极212D例如是自第一栅极212G沿着数据线D 的方向往第一方向Yl延伸，同样地，第二像素220的第二漏极222D亦自第二栅极222G沿 着数据线D的方向往第一方向Yl延伸。如此一来，可使第一漏极212D与第一栅极212G之 间的第一重叠区域216与第二漏极222D与第二栅极222G之间的第二重叠区域226在发生 对位偏移时同步地减小或同步地变大，以使得像素因漏极与栅极重叠区域变化所导致的栅 极-漏极寄生电容变化趋于一致，藉此避免闪烁和显示不均问题。尤其可有效防止因垂直 方向的对位偏移产生栅极-漏极寄生电容变化所导致的闪烁和显示不均问题。
为更详细说明本发明的特点，图2A与图2B进一步绘示图1B中与同一条数据线连 接的一组相邻的第一像素与第二像素因工艺上对位偏移时的示意图，其中图2A为漏极相 对于栅极往第一方向Yl偏移时的示意图，而图2B为漏极相对于栅极往第二方向Y2偏移时 的示意图。请先参照图2A，以图中位于左上方的第一像素210的第一晶体管212以及位于 右下方的第二像素220为例，以虚线绘制的第一晶体管212以及第二晶体管222代表未偏 移时的原始设计位置，而以实线绘制的第一晶体管212，与第二晶体管222'为漏极相对于 栅极往第一方向Yl偏移后的位置。如图2A所示，当第一重叠区域216'减小而导致第一栅
8极_漏极寄生电容Cgdl降低时，第二重叠区域226'相应地减小以使第二栅极_漏极寄生电 容C-降低。 另一方面，请接着参照图2B以图中位于左上方的第一像素210的第一晶体管212 以及位于右下方的第二像素220为例，以虚线绘制的第一晶体管212以及第二晶体管222 代表未偏移时的原始设计位置，而以实线绘制的第一晶体管212"与第二晶体管222"为漏 极相对于栅极往第一方向Yl偏移后的位置。如图2B所示，当第一重叠区域216"变大而导 致第一栅极_漏极寄生电容Cgdl增加时，第二重叠区域226"相应地变大以使第二栅极-漏 极寄生电容C^增加。 因此，即使于制作晶体管时不同膜层之间发生对位偏差(第二金属层相对于第一 金属层)或是因机台精度的公差而产生些许偏移时，第一像素210所产生的第一栅极_漏 极寄生电容Cgdl的变化与第二像素220所产生的第二栅极-漏极寄生电容Cgd2的变化可较 为一致，此处所谓变化较为一致意指像素阵列200上的每一像素的栅极-漏极寄生电容Cgd 会同时变大或同时变小。如此一来，相邻两像素之间的亮度差异较小，且当像素阵列200 应用于显示面板(绘示于图4)时有助于提高显示器的显示均匀性，即可以避免产生闪烁 (flicker)而造成亮度不均匀的问题。 此外，在本发明的像素阵列200中，与第一像素210电连接的奇数条扫描线S。可 进一步作为第二像素220的下电容电极，且与第二像素220电连接的偶数条扫描线&可进 一步作为第一像素210的下电容电极。以下将搭配图3A与图3B进一步说明第一像素与第 二像素相互利用与对方电连接的扫描线作为自身的下电容电极的储存电容型态。
图3A为本发明一实施例的第一像素的储存电容俯视图，而图3B为图3A中沿AA、 BB剖面线的剖面图。如图3A与图3B所示，在本实施例中，每一第一像素210还包括一位于 第一像素区210R内的第一上电容电极218，且在每一第一像素210中，与第二像素220电 连接的偶数条扫描线^作为第一像素210的下电容电极219，且在本实施例中，第一像素电 极214与第一上电容电极218电连接，使得第一像素电极214、第一上电容电极218以及作 为第一像素210的下电容电极219的偶数列扫描线SE构成第一储存电容Cstl，其中第一像 素电极214例如是经由保护层217的开口 HI而与第一上电容电极218连接。另一方面，每 一第二像素220可以还包括一位于第二像素区220R内的第二上电容电极228，且在每一第 二像素220中，与第一像素210电连接的奇数条扫描线S。作为第二像素220的下电容电极 229，且在本实施例中，第二像素电极224与第二上电容电极228电连接，使得第二像素电极 224、第二上电容电极228以及作为第二像素220的下电容电极229的奇数列扫描线S。构 成第二储存电容C^，其中第二像素电极224例如是经由保护层217的开口 H2而与第二上 电容电极228连接。 图4为依据本发明的一实施例的一种显示面板的示意图。请参照图4，本实施例的 显示面板300包括一像素阵列基板310、一对向基板320以及配置于像素阵列基板310以及 对向基板320之间的显示介质层330。此处的像素阵列基板310可以是具有本发明前述多 个实施例所绘示的或是其他未绘示的像素阵列200的基板。对向基板320例如是一彩色滤 光基板。当然，在可能的情况下，对向基板320也可以是仅具有共享电极的玻璃基板或石英 基板，而对应的像素阵列基板310上则可能形成有彩色滤光层。在本实施例中，显示介质层 330例如是一液晶层，而显示面板300为一液晶显示面板300。当然，在其他实施例中，显示
9介质层330也可能是电激发光(electroluminescent)材料，则显示面板300为电激发光显 示面板300 ，其中电激发光材料例如是有机材料、无机材料或其组合。 综上所述，本发明的像素阵列与显示面板利用同一条数据线将对应的信号写入相 邻两行的像素中，因此可以达到数据驱动芯片减半(half sourcedriver)，降低成本。此外， 对于与同一条数据线电连接且位于该数据线两侧的晶体管中的栅极与漏极的形态设置为 使其漏极与栅极重叠区域同步减小或变大，以使得像素阵列上各像素因漏极与栅极重叠区 域变化所导致的栅极-漏极寄生电容趋于一致，藉此可避免在显示过程中产生闪烁和显示 不均问题，提升显示质量。 虽然本发明已以实施例揭露如上，但其并非用以限定本发明，任何所属技术领域 的技术人员，在不脱离本发明的精神和范围内，当可作一些的更动与润饰，故本发明的保护 范围当视权利要求所界定者为准。
权利要求
一种像素阵列，其特征在于，包括多条扫描线以及多条数据线，该些数据线与该些扫描线相交，其中每一数据线在其一侧与相邻两奇数条扫描线定义出一第一像素区，且在其另一侧与相邻两偶数条扫描线定义一第二像素区，该些第一像素区与该些第二像素区相邻且分别位于该数据线的两侧；多个第一像素，分别位于该些第一像素区内，每一第一像素包括一第一晶体管以及与该第一晶体管连接的一第一像素电极；多个第二像素，分别位于该些第二像素区内，每一第二像素包括一第二晶体管以及与该第二晶体管连接的一第二像素电极，且同一条数据线两侧的该些第一像素与该些第二像素电连接至该数据线；其中，每一第一晶体管的一第一漏极自每一第一晶体管的一第一栅极的突出方向与每一第二晶体管的一第二漏极自每一第二晶体管的一第二栅极的突出方向一致。
2. 如权利要求1所述的像素阵列，其特征在于，在每一第一晶体管中，该第一栅极与奇 数条扫描线的其中之一连接，该第一漏极与该第一栅极在一投影方向上具有一第一重叠区 域而产生一第一栅极_漏极寄生电容，在每一第二晶体管中，该第二栅极与偶数条扫描线 的其中之一连接，该第二漏极与该第二栅极在该投影方向上具有一第二重叠区域而产生一 第二栅极-漏极寄生电容，且该第二漏极、第二栅极、第一漏极以及第一栅极被设置为当该第一重叠区域减小而导致该第一栅极-漏极寄生电容降低时，该第二重叠区域 相应地减小以使该第二栅极-漏极寄生电容降低，当该第一重叠区域变大而导致该第一栅 极_漏极寄生电容增加时，该第二重叠区域相应地变大以使该第二栅极_漏极寄生电容增 加。
3. 如权利要求1所述的像素阵列，其特征在于，该些第一晶体管的该些第一栅极和该 些第二晶体管的该些第二栅极分别自对应的扫描线突出，该些第一栅极沿着行方向的突出 方向与该些第二栅极的突出方向一致。
4. 如权利要求1所述的像素阵列，其特征在于，每一第一晶体管的一第一源极在沿着 行方向具有朝向对应的第一漏极的凹口，每一第二晶体管的一第二源极在沿着行方向具有 朝向对应的第二漏极的凹口 ，且该些第一源极的该些凹口朝向与该些第二源极的该些凹口 朝向一致。
5. 如权利要求1所述的像素阵列，其特征在于，在与同一条数据线连接的该些第一像 素与该些第二像素中，该些第一晶体管与该些第二晶体管的结构呈现线对称于该数据线的型态。
6. 如权利要求2所述的像素阵列，其特征在于，该些第一漏极自该些第一重叠区域沿 着行方向凸出的方向与该些第二漏极自该些第二重叠区域凸出的方向一致。
7. 如权利要求1所述的像素阵列，其特征在于，位于奇数行的该些第一像素彼此对齐， 位于偶数行的该些第二像素彼此对齐，且该些第一像素与该些第二像素彼此不对齐。
8. 如权利要求1所述的像素阵列，其特征在于，与该些第一像素电连接的该些奇数条 扫描线作为该些第二像素的下电容电极，且与该些第二像素电连接的该些偶数条扫描线作 为该些第一像素的下电容电极。
9. 如权利要求1所述的像素阵列，其特征在于，每一第一像素还包括一第一上电容电 极，位于该第一像素区内，在每一第一像素中，第一上电容电极与位于第一像素电极下方的偶数列扫描线重叠以构成一第一储存电容。
10. 如权利要求9所述的像素阵列，其特征在于，在每一第一像素中，该第一像素电极 与该第一上电容电极电连接。
11. 如权利要求1所述的像素阵列，其特征在于，每一第二像素还包括一第二上电容电 极，位于该第二像素区内，在每一第二像素中，该第二上电容电极与位于该第二像素电极下 方的奇数列扫描线重叠以构成一第二储存电容。
12. 如权利要求11所述的像素阵列，其特征在于，在每一第二像素中，该第二像素电极 与该第二上电容电极电连接。
13. —种显示面板，其特征在于，包括 一像素阵列基板，包括一基板；多条扫描线以及多条数据线，配置于该基板上，其中该些数据线与该些扫描线相交，每 一数据线在其一侧与相邻两奇数条扫描线定义出一第一像素区，且在其另一侧与相邻两偶 数条扫描线定义一第二像素区，该些第一像素区与该些第二像素区相邻且分别位于该数据 线的两侧；多个第一像素，分别位于该些第一像素区内，每一第一像素包括一第一晶体管与一第 一像素电极；以及多个第二像素，分别位于该些第二像素区内，每一第二像素包括一第二晶体管与一第 二像素电极，且同一条数据线两侧的该些第一像素与该些第二像素电连接至该数据线；其中，每一第一晶体管的一第一漏极自每一第一晶体管的一第一栅极的突出方向与每 一第二晶体管的一第二漏极自每一第二晶体管的一第二栅极的突出方向一致。
14. 如权利要求13所述的显示面板，其特征在于，在每一第一晶体管中，该第一栅极与 奇数条扫描线的其中之一连接，该第一漏极与该第一栅极在一投影方向上具有一第一重叠 区域而产生一第一栅极_漏极寄生电容，在每一第二晶体管中，该第二栅极与偶数条扫描 线的其中之一连接，该第二漏极与该第二栅极在该投影方向上具有一第二重叠区域而产生 一第二栅极-漏极寄生电容，且该第二漏极、第二栅极、第一漏极以及第一栅极被设置为当该第一重叠区域减小而导致该第一栅极-漏极寄生电容降低时，该第二重叠区域 相应地减小以使该第二栅极_漏极寄生电容降低，当该第一重叠区域变大而导致该第一栅 极_漏极寄生电容增加时，该第二重叠区域相应地变大以使该第二栅极_漏极寄生电容增 加。
15. 如权利要求13所述的显示面板，其特征在于，在与同一条数据线连接的该些第一 像素与该些第二像素中，该些第一晶体管与该些第二晶体管的结构呈现线对称于该数据线的型态。
16. 如权利要求13所述的显示面板，其特征在于，该些第一漏极自该些第一重叠区域 沿着行方向凸出的方向与该些第二漏极自该些第二重叠区域凸出的方向一致。
17. 如权利要求13所述的显示面板，其特征在于，位于奇数行的该些第一像素彼此对 齐，位于偶数行的该些第二像素彼此对齐，且该些第一像素与该些第二像素彼此不对齐。
18. 如权利要求13所述的显示面板，其特征在于，与该些第一像素电连接的该些奇数 条扫描线作为该些第二像素的下电容电极，且与该些第二像素电连接的该些偶数条扫描线作为该些第一像素的下电容电极。
19. 如权利要求13所述的显示面板，其特征在于，每一第一像素还包括一第一上电容 电极，位于该第一像素区内，在每一第一像素中，第一上电容电极与位于第一像素电极下方 的偶数列扫描线重叠以构成一第一储存电容。
20. 如权利要求19所述的显示面板，其特征在于，在每一第一像素中，该第一像素电极 与该第一上电容电极电连接。
21. 如权利要求13所述的显示面板，其特征在于，每一第二像素还包括一第二上电容 电极，位于该第二像素区内，在每一第二像素中，该第二上电容电极与位于该第二像素电极 下方的奇数列扫描线重叠以构成一第二储存电容。
22. 如权利要求20所述的显示面板，其特征在于，在每一第二像素中，该第二像素电极 与该第二上电容电极电连接。
全文摘要
一种像素阵列，其包括多条扫描线、多条数据线、多个第一像素以及多个第二像素。第一像素与第二像素位于同一条数据线的相对两侧且与同一条数据线连接，第一像素位于相邻两奇数条扫描线之间，第二像素位于相邻两偶数条扫描线之间。第一像素电连接奇数条扫描线，且第二像素电连接偶数条扫描线，第一像素的第一晶体管与第二像素的第二晶体管的设置形态为使对应的漏极与栅极重叠区域同步地减小或变大，以使得像素因漏极与栅极重叠区域变化所导致的栅极-漏极寄生电容变化趋于一致，避免闪烁与画面显示不均问题。另外，提出一种显示面板。
文档编号H01L23/52GK101762917SQ200910215128
公开日2010年6月30日 申请日期2009年12月21日 优先权日2009年12月21日
发明者柳智忠 申请人:深超光电(深圳)有限公司