阵列基板及其制造方法

专利名称：阵列基板及其制造方法
技术领域：
本发明涉及阵列基板，并且更具体来说涉及能够防止对有源层的损害并且具有优 良特性和高孔径比的阵列基板，以及制造所述阵列基板的方法。
背景技术：
本申请要求2009年7月24日提交的韩国专利申请No. 10-2009-0067743的优先 权，此处以引证的方式并入其全部内容。随着社会发展已正式进入信息时代，引入了具有外形薄、重量轻且功耗低等优良 性能的平板显示设备。在这些设备中，有源矩阵型液晶显示(LCD)设备因其高对比度和适于显示运动图 像的特性而取代了阴极射线管(CRT)，被广泛应用于笔记本型计算机、监视器、TV等。另一方面，有机电致发光显示(OELD)设备因其亮度高且驱动电压低也被广泛应 用。此外，由于OELD设备是自发光型，所以OELD设备具有高对比度、薄外形以及快的响应 时间。LCD设备和OELD设备都需要阵列基板，在所述阵列基板中，薄膜晶体管(TFT)作为 各个像素中的开关元件，用于控制像素导通和截止。OELD设备额外地需要用于驱动有机电 致发光二极管的驱动TFT。图1是示出相关技术的阵列基板的一个像素区域的截面图。在图1中，栅极15形 成在基板11上并且形成在像素区域P内部的驱动区域TrA中，在所述驱动区域TrA中将形 成驱动TFT Tr0连接到栅极15的选通线(未示出)沿着第一方向形成。栅绝缘层18形成 在栅极15和所述选通线上。包括本征非晶硅的有源层22和掺杂非晶硅的欧姆接触层26 的半导体层28形成在所述栅绝缘层18上并且形成在所述驱动区域TrA内。源极36和漏 极38形成在所述半导体层28上并且形成在驱动区域TrA内。源极36与漏极38隔开。连 接到源极36的数据线33沿着第二方向形成。数据线33与所述选通线交叉以限定像素区 域P。栅极15、栅绝缘层18、半导体层28、源极36以及漏极38构成了驱动TFT Tr0虽然未示出，但在像素区域P中还形成了结构与驱动TFT Tr基本相同的开关TFT。 所述开关TFT连接到所述驱动TFT Tr、所述选通线以及数据线33。包括漏接触孔45的钝化层42被形成为覆盖驱动TFT Tr0通过漏接触孔45连接 到漏极38的像素电极50形成在钝化层42上。在图1中，分别由与欧姆接触层26和有源 层22相同的材料形成的第一图案27和第二图案23形成在数据线33下方。在所述TFT Tr的半导体层28中，本征非晶硅的有源层22具有厚度差。即有源层 22在中部具有第一厚度tl而在侧部具有第二厚度t2。第一厚度tl与第二厚度t2不同。 所述TFT Tr的特性因所述有源层22的厚度差而发生劣化。有源层22中的厚度差是由参 照图2说明的制造工序所造成的。图2是例示了相关技术的阵列基板的半导体层和源极、漏极的制造工序的截面 图。为了便于说明，未示出有源层下面的栅极和栅绝缘层。
在图2中，本征非晶硅层(未示出)、掺杂非晶硅层(未示出)以及金属层(未示 出)顺序形成在基板11上。接着，对所述金属层、所述掺杂非晶硅层、以及本征非晶硅层进 行构图，以形成金属图案(未示出)、掺杂非晶硅图案(未示出)以及本征非晶硅图案(未 示出)。接着，对所述金属图案的中部进行蚀刻，以形成彼此隔开的源极36和漏极38。结 果，在源极36与漏极38之间露出所述掺杂非晶硅图案的中部。利用源极36和漏极38作为蚀刻掩模，对所述掺杂非晶硅图案执行干刻以去除所 露出的掺杂非晶硅图案。结果，在源极36和漏极38下面形成了欧姆接触层26。在这种情况下，为了完全去除通过源极与漏极之间的空间所露出的掺杂非晶硅图 案，需要相对长时间地执行所述干刻工序。结果，所述干刻工序会部分地去除掉有源层22 的在已去除的掺杂非晶硅图案下面的中部，使得有源层22具有厚度差(tl兴t2)。如果所 述干刻工序没有执行足够长的时间，则掺杂非晶硅图案会部分地残留在有源层22上，使得 所述TFT Tr (图1)的特性严重劣化。有源层22的厚度差是所述阵列基板的上述制造工序 所产生的不可避免的结果。此外，由于在干刻工序中会部分地去除有源层22，所以有源层22的本征非晶硅层 20应该形成为具有1000埃以上的足够厚度，这导致生产成本和制造时间上的劣势。TFT Tr是阵列基板的非常重要的元件。TFT Tr位于各个像素区域内，并且连接到 选通线和数据线，使得通过所述TFT Tr将信号选择性地提供给各个像素区域内的像素电 极。遗憾的是，由于TFT Tr的有源层是由本征非晶硅形成的，所以存在一些问题。例如，当 光照射到所述有源层上，或者向所述有源层施加电场时，所述有源层变为亚稳态，使得存在 所述TFT Tr安全方面的问题。此外，由于在所述有源层的沟道中的载流子的迁移率相对较 低，所以包括所述本征非晶硅的有源层的所述TFT Tr不适于用作OELD设备的驱动元件。为了解决这些问题，提出了一种包括多晶硅的有源层的TFT，所述多晶硅通过利用 激光束的结晶处理，从本征非晶硅结晶获得。然而，参照图3，图3是示出用于相关技术阵列 基板的包括多晶硅的半导体层55的TFT Tr的截面图，所述半导体层55包括第一区域55a 和在第一区域55a两侧的第二区域55b。半导体层55的第二区域55b需要被掺杂高浓度杂 质。因此，需要用于第二区域55b的掺杂处理和用于所述掺杂处理的注入装置，从而使得生 产成本显著增加。此外，还需要新的工序流水线。

发明内容
因此，本发明涉及一种阵列基板及其制造方法，其能够基本上克服因相关技术的 局限和缺点带来的一个或更多个问题。本发明的附加特征和优点将在下面的描述中描述且将从描述中部分地显现，或者 可以通过本发明的实践来了解。通过书面的说明书及其权利要求以及附图中特别指出的结 构可以实现和获得本发明的目的和其它优点。为了实现这些和其它优点，按照本发明的目的，作为具体和广义的描述，一种阵列 基板包括基板，其包括开关区域和驱动区域；第一和第二栅极，其位于所述基板上，并且 分别位于所述开关区域和所述驱动区域内；栅绝缘层，其位于所述第一和第二栅极上，并且 包括露出所述第一栅极的一部分的第一栅接触孔，和露出所述第二栅极的一部分的第二栅
6接触孔；第一和第二有源层，其位于所述栅绝缘层上，并且分别与所述第一和第二栅极相对 应；层间绝缘层，其位于所述第一和第二有源层上，所述层间绝缘层包括第一至第四有源接 触孔以及所述第一和第二栅接触孔，所述第一和第二有源接触孔分别露出所述第一有源层 的两侧，所述第三和第四有源接触孔分别露出所述第二有源层的两侧；第一和第二欧姆接 触层，其通过所述第一和第二有源接触孔分别与所述第一有源层的两侧接触；第三和第四 欧姆接触层，其通过所述第三和第四有源接触孔分别与所述第二有源层的两侧接触；第一 源极和第一漏极，其分别位于所述第一和第二欧姆接触层上；第二源极和第二漏极，其分别 位于所述第三和第四欧姆接触层上；数据线，其位于所述层间绝缘层上，并且连接到所述第 一源极；第一钝化层，其位于所述数据线、所述第一和第二源极以及所述第一和第二漏极 上，并且包括第一和第二栅接触孔、露出所述第一漏极的一部分的第一漏接触孔、以及露出 所述第二漏极的一部分的第二漏接触孔；选通线，其位于所述第一钝化层上，并且通过所述 第一栅接触孔连接到所述第一栅极，所述选通线与所述数据线交叉；电源线，其位于所述第 一钝化层上，并且与所述选通线平行且隔开；连接电极，其位于所述第一钝化层上，所述连 接电极的一端通过所述第一漏接触孔连接到所述第一漏极，所述连接电极的另一端通过所 述第二栅接触孔连接到所述第二栅极；第二钝化层，其位于所述选通线、所述电源线以及所 述连接电极上，并且包括第二漏接触孔；以及像素电极，其位于所述第二钝化层上，并且通 过所述第二漏接触孔连接到所述第二漏极。 在另一方面，一种制造阵列基板的方法包括以下步骤在包括开关区域和驱动区 域的基板上形成第一和第二栅极，在所述第一和第二栅极上形成栅绝缘层，并且在所述栅 绝缘层上分别与所述第一和第二栅极相对应地形成第一和第二有源层，所述第一和第二栅 极分别位于所述开关区域和所述驱动区域内；在所述第一和第二有源层上形成包括第一至 第四有源接触孔的层间绝缘层，所述第一和第二有源接触孔分别露出所述第一有源层的两 侧，所述第三和第四有源接触孔分别露出所述第二有源层的两侧；在所述层间绝缘层上形 成第一至第四欧姆接触层、第一和第二源极、第一和第二漏极、以及数据线，所述第一和第 二欧姆接触层通过所述第一和第二有源接触孔分别与所述第一有源层的两侧接触，所述第 三和第四欧姆接触层通过所述第三和第四有源接触孔分别与所述第二有源层的两侧接触， 所述第一源极和所述第一漏极分别位于所述第一和第二欧姆接触层上，所述第二源极和所 述第二漏极分别位于所述第三和第四欧姆接触层上，所述数据线连接到所述第一源极；在 所述数据线、所述第一和第二源极、以及所述第一和第二漏极上形成第一钝化层，并且所述 第一钝化层包括分别露出所述第一和第二栅极的第一和第二栅接触孔和露出所述第一漏 极的第一漏接触孔；在所述第一钝化层上形成选通线、电源线以及连接电极，所述选通线通 过所述第一栅接触孔连接到所述第一栅极并且与所述数据线交叉，所述电源线与所述选通 线平行且隔开，所述连接电极的一端通过所述第一漏接触孔连接到所述第一漏极，所述连 接电极的另一端通过所述第二栅接触孔连接到所述第二栅极；在所述选通线、所述电源线 以及所述连接电极上形成第二钝化层，并且所述第二钝化层包括露出所述第二漏极的第二 漏接触孔；以及在所述第二钝化层上形成像素电极，并且所述像素电极通过所述第二漏接 触孔连接到所述第二漏极。应当理解，上述一般描述和下述详细描述是示例性和说明性的，且旨在提供所要 求保护的本发明的进一步解释。


附图被包括在本说明书中以提供对本发明的进一步理解，并结合到本说明书中且 构成本说明书的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明 的原理。附图中图1是示出相关技术的阵列基板的一个像素区域的截面图；图2是例示出相关技术的阵列基板的半导体层以及源极和漏极的制造工序的截 面图；图3是示出用于相关技术的阵列基板的包括多晶硅的半导体层的TFT的截面图；图4是根据本发明的第一实施方式的用于OELD设备的阵列基板的一个像素区域 的平面图；图5是沿着图4的线V-V的截面图；图6是沿着图4的线VI-VI的截面图；图7是根据本发明的第二实施方式的用于OELD设备的阵列基板的一个像素区域 的平面图；图8是沿着图7的线VIII-VIII的截面图；以及图9是沿着图7的线IX-IX的截面图。
具体实施例方式下面将详细描述本发明的优选实施方式，在附图中例示出了其示例。图4是根据本发明的第一实施方式的用于OELD设备的阵列基板的一个像素区域 的平面图。在图4中，选通线145和数据线130形成在基板101上。选通线145和数据线130 彼此交叉以限定像素区域P。电源线148形成为平行于选通线145且与选通线145隔开。 通过电源接触孔154连接到电源线148的电源电极134形成为平行于数据线130且与数据 线130隔开。开关薄膜晶体管(TFT) STr形成在像素区域P内。开关TFT STr的第一栅极105a 通过第一栅接触孔142a连接到选通线145，开关TFT STr的第一源极133a从数据线130延 伸出来。还形成了连接到开关TFT STr的驱动TFT DTr0形成有通过第二栅接触孔142b与 所述驱动TFT DTr的第二栅极105b接触的栅极辅助图案146，所述第二栅接触孔142b露 出所述驱动TFT DTr的第二栅极105b。栅极连接电极172通过第一漏接触孔152a与开关 TFT STr的第一漏极136a接触，并且通过辅助图案接触孔153与所述栅极辅助图案146接 触。由于栅极辅助图案146与第二栅极105b接触，所以开关TFT STr的第一漏极136a经 由辅助图案146和栅极连接电极172电连接到第二栅极105b。通过第二漏接触孔152b连接到驱动TFT DTr的第二漏极136b的像素电极170形 成在像素区域P内。驱动TFT DTr的第二源极133b从电源电极134延伸出。此外，电源电 极134的一部分与第二栅极105b的一部分相交叠，它们之间夹有栅绝缘层(未示出)和层 间绝缘层(未示出)。第二栅极105b的交叠部分用作第一存储电极106，电源电极134的 交叠部分用作第二存储电极137，栅绝缘层和层间绝缘层用作介电材料层。第一存储电极
8106、第二存储电极137 以及介电材料层构成了存储电容StgC。如图4中所示，根据本发明的第一实施方式的阵列基板在各个像素区域P内需要 十个接触孔。第一至第四有源接触孔123a、123b、123c以及123d分别用于将第一源极133a 和第一漏极136a连接到第一有源层115a，以及将第二源极133b和第二漏极136b连接到第 二有源层115b。第一栅接触孔142a用于将第一栅极105a连接到选通线145。露出第二栅 极105b的第二栅接触孔142b，露出第一漏极136a的第一漏接触孔152a以及露出栅极辅助 图案146的辅助图案接触孔153用于将开关TFT STr的第一漏极136a连接到驱动TFT DTr 的第二栅极105b。第二漏接触孔152b用于将像素电极170连接到第二漏极136b。此外， 电源接触孔154用于将电源电极134连接到电源线148。参照图5和图6对根据本发明的第一实施方式的阵列基板进行更详细的说明。图 5是沿着图4的V-V线的截面图，而图6是沿着图4的VI-VI线的截面图。在像素区域P内 限定有其中形成开关TFT STr的开关区域SA，其中形成驱动TFT DTr的驱动区域DA，以及 其中形成存储电容器StgC的存储区域StgA。在图5和图6中，在基板101上形成有由无机绝缘材料制成的缓冲层102。第一 栅极105a和第二栅极105b形成在缓冲层102上，并且分别形成在开关区域SA和驱动区域 DA内。第一栅极105a和第二栅极105b中的每一个由掺杂多晶硅形成。第二栅极105b延 伸到存储区域StgA内，从而在第一存储区域StgA内形成第一存储电极106。栅绝缘层109被形成为覆盖第一栅极105a和第二栅极105b以及第一存储电极 106。栅绝缘层109由无机绝缘材料形成。第一有源层115a和第二有源层115b形成在栅 绝缘层109上，并且分别位于开关区域SA和驱动区域DA内。第一有源层115a和第二有源 层115b中的每一个由本征多晶硅形成。第一有源层115a和第二有源层115b分别对应于 第一栅极105a和第二栅极105b。栅绝缘层109的至少一个侧部被露出来。S卩，栅绝缘层 109的所述至少一个侧部未被第一有源层115a和第二有源层115b覆盖。在第一有源层115a和第二有源层115b上形成有包括第一至第四有源接触孔123a 至123d的层间绝缘层122。第一和第二有源接触孔123a和123b分别露出第一有源层115a 的两侧，并且第三和第四有源接触孔123c和123d分别露出第二有源层115b的两侧。在层间绝缘层122上，通过第一和第二有源接触孔123a和123b与第一有源层 115a接触的第一欧姆接触层127a形成在开关区域SA内。第一源极133a形成在第一欧姆 接触层127a中的一个上，并且第一漏极136a形成在第一欧姆接触层127a中的另一个上。 第一欧姆接触层127a中的所述一个与第一欧姆接触层127a中的所述另一个，以及第一源 极133a与第一漏极136a分别隔开。在层间绝缘层122上，通过第三和第四有源接触孔123c和123d与第二有源层 115b接触的第二欧姆接触层127b形成在驱动区域DA内。第二源极133b形成在第二欧姆 接触层127b中的一个上，并且第二漏极136b形成在第二欧姆接触层127b中的另一个上。 第二欧姆接触层127b的所述一个与第二欧姆接触层127b中的所述另一个，以及第二源极 133b与第二漏极136b分别隔开。第二源极133b延伸到存储区域StgA内，从而在存储区域 StgA内形成第二存储电极137。第二源极133b还延伸形成电源电极134(图4)。此外，数据线130 (图4)形成在层间绝缘层122上，并且连接到第一源极133a。无机绝缘材料的第一钝化层140形成在第一源极133a和第二源极133b，第一漏极136a和第二漏极136b，第二存储电极137，电源电极134以及数据线130上。第一钝化 层140、层间绝缘层122以及栅绝缘层109被构图以形成分别露出第一和第二栅极105a和 105b的第一和第二栅接触孔142a和142b。此外，第一钝化层140被构图以形成露出电源 电极134的电源接触孔154 (图4)。选通线145、栅辅助图案146以及电源线148(图4)形成在第一钝化层140上。选 通线145通过第一栅接触孔142a连接到第一栅极105a并且与数据线130交叉以限定像素 区域P。栅极辅助图案146通过第二栅接触孔142b与第二栅极105b相接触并相连接。电 源线148与选通线145平行，并且通过电源接触孔154连接到电源电极134。无机绝缘材料的第二钝化层150形成在选通线145、栅极辅助图案146以及电源线 148上。第二钝化层150被构图以形成露出栅极辅助图案146的辅助图案接触孔153。第 二钝化层150和第一钝化层140被构图以形成分别露出第一和第二漏极136a和136b的第 一和第二漏接触孔152a和152b。像素电极170和连接电极172形成在第二钝化层150上。像素电极170和连接电 极172中的每一个都由透明导电材料形成。像素电极170通过第二漏接触孔152b与第二漏 极136b接触并相连接。连接电极172的一端通过第一漏接触孔152a接触第一漏极136a， 并且连接电极172的另一端通过辅助图案接触孔153接触栅极辅助图案146。由于上述阵列基板中的第一和第二有源层115a和115b中的每一个都由本征多晶 硅形成，所以与相关技术的阵列基板相比，改善了有源层115a和115b的沟道内的载流子的 迁移率。此外，由于第一和第二栅极105a和105b中的每一个都由掺杂多晶硅形成，而非由 金属材料形成，所以防止了在第一和第二有源层115a和115b的结晶处理的过程中，金属栅 极在高温下的变形问题。此外，层间绝缘层122的位于第一有源接触孔123a与第二有源接触孔123b之间 的第一部分覆盖第一有源层115a的中部，以用作第一蚀刻阻止部。层间绝缘层122的位于 第三有源接触孔123c与第四有源接触孔123d之间的第二部分覆盖第二有源层115b的中 部，以用作第二蚀刻阻止部。即，层间绝缘层122的一部分用作第一和第二有源层115a和 115b的蚀刻阻止部，从而在第一有源层115a和第二有源层115b中的每一个中都不存在厚 度差。结果，防止了 TFT的性能劣化问题。可惜的是，由于上述阵列基板在一个像素区域内需要十个接触孔，所以存在孔径 比的问题。图7是根据本发明的第二实施方式的用于OELD设备的阵列基板的一个像素区域 的平面图。根据第二实施方式的阵列基板具有改善的孔径比。在图7中，选通线245和数据线230形成在基板201上。选通线245和数据线230 彼此交叉以限定像素区域P。电源线248被形成为与选通线245平行且隔开。通过电源接 触孔254连接到电源线248的电源电极234被形成为与数据线230平行且隔开。在像素区域P内，形成有开关TFT STr和驱动TFT DTr,所述开关TFT STr连接到 选通线245和数据线230，而所述驱动TFT DTr连接到所述开关TFT STr0开关TFT STr的 第一栅极205a通过第一栅接触孔242a连接到选通线245，开关TFT STr的第一源极233a 从数据线230延伸出。开关TFT STr的第一漏极236a和驱动TFT DTr的第二栅极205b经 由连接电极247彼此连接。即，连接电极247的一端通过第一漏接触孔252a与第一漏极
10236a相接触，并且连接电极247的另一端通过第二栅接触孔242b与第二栅极205b相接触。 结果，第一漏极236a被电连接到第二栅极205b。通过第二漏接触孔252b连接到驱动TFT DTr的第二漏极236b的像素电极270形 成在像素区域P内。驱动TFT DTr的第二源极233b从电源电极234延伸出。此外，电源电 极234的一部分与第二栅极205b的一部分相交叠，它们之间夹有栅绝缘层(未示出)和层 间绝缘层(未示出)。第二栅极205b的交叠部分用作第一存储电极206，电源电极234的 交叠部分用作第二存储电极237，并且栅绝缘层和层间绝缘层用作介电材料层。第一存储电 极206、第二存储电极237以及介电材料层构成了存储电容器StgC。 根据第一实施方式的阵列基板需要三个接触孔，用于将驱动TFTDTr连接到开关 TFT STr，而根据第二实施方式的阵列基板需要两个接触孔，用于将驱动TFT DTr连接到开 关TFT STr，S卩，在根据第二实施方式的阵列基板中，减少了用于将驱动TFT DTr连接到开关 TFT STr的接触孔的数量，从而改善了孔径比。参照图8和图9，结合图7对阵列基板进行更详细说明，其中图8是沿着图7的 VIII-VIII线的截面图，图9是沿着图7的IX-IX线的截面图。为了便于进行说明，在像素 区域P内限定有其中形成开关TFT STr的开关区域SA，其中形成驱动TFT DTr的驱动区域 DA,以及其中形成存储电容器StgC的存储区域StgA。由无机绝缘材料制成的缓冲层202形成在基板201上。第一栅极205a和第二栅极 205b形成在缓冲层202上，并且分别形成在开关区域SA和驱动区域DA内。第一栅极205a 和第二栅极205b中的每一个都由掺杂多晶硅形成。第二栅极205b延伸到存储区域StgA 内，从而在存储区域StgA内形成第一存储电极206。 栅绝缘层209被形成为覆盖第一和第二栅极205a和205b以及第一存储电极206。 栅绝缘层209由无机绝缘材料形成。第一和第二有源层215a和215b形成在栅绝缘层209 上，并且分别位于开关区域SA和驱动区域DA内。第一有源层215a和第二有源层215b中 的每一个都由本征多晶硅形成。第一有源层215a和第二有源层215b分别对应于第一栅极 205a和第二栅极205b。第一有源层215a和第二有源层215b分别具有小于第一栅极205a 和第二栅极205b的平面面积。第一栅极205a和第二栅极205b从下方分别完全遮蔽第一 有源层215a和第二有源层215b。栅绝缘层209的至少一个侧部被第一有源层215a和第二 有源层215b中的每一个露出。即，栅绝缘层109的所述至少一个侧部未被第一有源层215a 和第二有源层215b覆盖。包括第一至第四有源接触孔223a至223d的层间绝缘层222形成在第一和第二有 源层215a和215b上。第一和第二有源接触孔223a和223b分别露出第一有源层215a的 两侧，而第三和第四有源接触孔223c和223d分别露出第二有源层215b的两侧。第一和第 二有源层215a和215b的各中部覆盖有层间绝缘层222的一部分。即，层间绝缘层222的 一部分用作蚀刻阻止部。在层间绝缘层222上，通过第一和第二有源接触孔223a和223b与第一有源层 215a接触的第一欧姆接触层227a形成在开关区域SA内。第一源极233a形成在第一欧姆 接触层227a中的一个上，而第一漏极236a形成在第一欧姆接触层227a中的另一个上。第 一欧姆接触层227a的所述一个与第一欧姆接触层227a的所述另一个，以及第一源极233a 与第一漏极236a分别隔开。
在层间绝缘层222上，通过第三和第四有源接触孔223c和223d与第二有源层 215b接触的第二欧姆接触层227b形成在驱动区域DA内。第二源极233b形成在第二欧姆 接触层227b中的一个上，并且第二漏极236b形成在第二欧姆接触层227b中的另一个上。 第二欧姆接触层227b中的所述一个与第二欧姆接触层227b的所述另一个，以及第二源极 233b与第二漏极236b分别隔开。第二源极233b延伸到存储区域StgA内，从而在存储区域 StgA内形成第二存储电极237。第二源极233b还延伸以形成电源电极234 (图7)。此外，数据线230 (图7)形成在层间绝缘层222上，并且连接到第一源极233a。数 据线230a与电源电极234 (图7)平行且隔开。无机绝缘材料的第一钝化层240形成在第一和第二源极233a和233b、第一和第二 漏极236a和236b、第二存储电极237、电源电极234以及数据线230上。第一钝化层240 被构图以形成露出开关TFT STr的第一漏极236a的第一漏接触孔252a。第一钝化层240、 层间绝缘层222以及栅绝缘层209被构图以形成分别露出第一和第二栅极205a和205b的 第一和第二栅接触孔242a和242b。此外，第一钝化层240被构图以形成露出电源电极234 的电源接触孔254 (图7)。选通线245、连接电极247以及电源线248 (图7)形成在第一钝化层240上。选通 线245通过第一栅接触孔242a连接到第一栅极205a，并且与数据线230交叉以限定像素区 域P。第二栅极205b和第一漏极236a通过连接电极247彼此电连接。连接电极247的一 端通过第一漏接触孔252a与第一漏极236a接触，并且连接电极247的另一端通过第二栅 接触孔242b与第二栅极205b接触。电源线248与选通线145平行，并且通过电源接触孔 254连接到电源电极234。在根据第二实施方式的上述阵列基板中，开关TFT STr的第一漏极236a和驱动 FFT DTr的第二栅极205b在没有栅极辅助图案146(图5)的情况下，通过连接电极247彼 此电连接，使得根据第二实施方式的阵列基板比根据第一实施方式的阵列基板需要更少的 接触孔。结果，孔径比增加为如一个接触孔的面积那样多。无机绝缘材料的第二钝化层250形成在选通线245、连接电极247以及电源线248 上。第二钝化层250和第一钝化层240被构图以形成露出第二漏极236b的第二漏接触孔 252b。像素电极270形成在第二钝化层250上。像素电极270由透明的导电材料形成。 像素电极270通过第二漏接触孔252b与第二漏极236b接触并连接。 虽然未示出，但在像素电极270上且在像素区域P的边界处形成有提状物(bank)。 即，所述提状物覆盖像素电极270的边缘，并且具有对应于像素电极270的中部的开口。有 机发光层形成在像素电极270上且形成在像素区域P内。即，有机发光层位于所述提状物 的开口内。像素电极270用作有机电致发光二极管的第一电极。覆盖整个基板201的第二 电极形成在有机发光层上。第二电极用作像素电极270的对应电极(counter electrode)。 作为第一电极的像素电极270、有机发光层以及第二电极构成了用于OELD设备的阵列基板 的有机电致发光二极管。 由于上述阵列基板中的第一有源层215a和第二有源层215b中的每一个都由本征 多晶硅形成，所以与相关技术的阵列基板相比，改善了有源层215a和215b的沟道中的载流 子的迁移率。此外，由于第一栅极205a和第二栅极205b中的每一个都由掺杂多晶硅形成，
12而非由金属材料形成，所以防止了在第一和第二有源层215a和215b的结晶处理的过程中， 金属栅极在高温下变形的问题。此外，层间绝缘层222的一部分用作第一和第二有源层215a和215b的蚀刻阻止 部，所以在第一和第二有源层215a和215b中的每一个中不存在厚度差。结果，防止了 TFT 的性能劣化问题。
此外，由于驱动TFT DTr的第二栅极205b通过连接电极247与开关TFT STr的第 一漏极236a电连接，其中连接电极247的端部通过第一漏接触孔252a与第一漏极236a接 触，并且通过第二栅接触孔242b与第二栅极205b接触，由此减少了接触孔的数量。结果， 阵列基板具有改善的孔径比。参照图7至9，对根据本发明的阵列基板的制造方法进行说明。通过沉积无机绝缘材料(例如硅氧化物或者硅氮化物)在透明绝缘材料的基板 201的整个表面上形成缓冲层202。在本发明中需要固相结晶(SPC)处理，用于将非晶硅结 晶为多晶硅层。SPC处理在大约600到800°C的温度下执行。当将没有缓冲层202的基板 201暴露于SPC处理的处理温度下时，碱离子从基板201扩散到多晶硅层，使得多晶硅层的 特性发生劣化。为了防止该问题，需要形成缓冲层202。接下来，通过顺序沉积掺杂非晶硅、无机绝缘材料(例如硅氧化物或者硅氮化物) 以及本征非晶硅，在缓冲层202上形成第一掺杂非晶硅层(未示出)，第一无机绝缘层(未 示出)以及本征非晶硅层(未示出)。在相关技术的阵列基板中，本征非晶硅的有源层应该具有1000埃以上的厚度，因 为该有源层会因用于欧姆接触层的干刻工序而被部分地去除。然而，由于层间绝缘层用作 蚀刻阻止部导致本征非晶硅层不会暴露于干刻工序，所以本征非晶硅层具有能够用作有源 层的厚度。即，本征非晶硅层具有大约300至1000埃的相对较低厚度，从而减少了生产成 本和制造时间。接下来，为了改善本征非晶硅层的迁移率特性，执行SPC处理。通过SPC处理使本 征非晶硅层结晶，以形成本征多晶硅层(未示出)。例如，SPC处理是热结晶处理或者交变 磁场结晶处理。在热结晶处理中，在大约600至800°C的温度下对本征非晶硅层进行加热。 在交变磁场结晶处理中，利用交变磁场结晶装置在大约600到700°C的温度下对本征非晶 硅层进行结晶。接下来，对本征多晶硅层以及该本征多晶硅层下方的第一无机绝缘层、第一金属 层106 (图6)以及掺杂多晶硅层进行顺序构图，以在缓冲层202上并且在开关区域SA内形 成第一栅极205a、栅绝缘层209以及第一本征多晶硅图案(未示出)。所述开关区域SA内 的第一栅极205a、栅绝缘层209以及第一本征多晶硅图案具有彼此大致相同的平面面积从 而完全交叠。同时，在缓冲层202上并且在驱动区域DA内形成第二栅极205b、栅绝缘层209 以及第二本征多晶硅图案(未示出)。驱动区域DA内的第二栅极205b、栅绝缘层209以及 第二本征多晶硅图案具有彼此大致相同的平面面积以完全交叠。第二栅极205b延伸到存 储区域StgA内以形成第一存储电极206。在本发明中，第一栅极205a和第二栅极205b中的每一个都由掺杂多晶硅形成以 解决下述问题。在底栅型TFT的制造工序中，通过对具有低电阻特性的金属材料进行沉积 并构图，以在基板上形成选通线和栅极，并且以其间形成栅绝缘层的方式在栅极上方形成非晶硅的半导体层。为了对半导体层进行结晶，在相对高的温度下(例如600°C以上)执行 SPC处理。在SPC处理的过程中，金属材料的栅极和选通线会发生变形。或者，在SPC处理 的过程中栅极因热效应而从栅绝缘层突出来，使得该栅极接触到本征多晶硅层。这被称为 刺突问题(spike problem ) 然而，由于在本发明中，第一栅极205a和第二栅极205b中 的每一个都由掺杂多晶硅形成，所以不存在上述问题。接下来，通过对第一和第二本征多晶硅图案进行构图，在开关区域SA和驱动区域 DA中分别形成第一有源层215a和第二有源层215b。去除存储区域StgA内的第二本征多 晶娃图案。接下来，通过沉积无机绝缘层(例如硅氧化物或者硅氮化物)，在第一和第二有源 层215a和215b上形成层间绝缘层222。对层间绝缘层222进行构图以形成第一至第四有 源接触孔223a至223d。第一和第二有源接触孔223a和223b分别露出第一有源层215a 的两侧，并且第三和第四有源接触孔223c和223d分别露出第二有源层215b的两侧。层间 绝缘层222的与第一有源层215a的中部相对应的部分用作用于第一有源层215a的蚀刻阻 止部，并且层间绝缘层222的与第二有源层215b的中部相对应的部分用作用于第二有源层 215b的蚀刻阻止部。接下来，通过分别沉积掺杂非晶硅和第一金属材料，在层间绝缘层222上形成第 二掺杂非晶硅层(未示出)和第一金属层。第一金属材料包括钼(Mo)、铬(Cr)以及钼钛合 金(MoTi)之一。对第一金属层以及第二掺杂非晶硅层进行构图以形成数据线230、第一欧姆接触 层227a、第一源极233a、第一漏极236a、第二欧姆接触层227b、第二源极233b以及第二漏 极236b。第一欧姆接触层227a、第一源极233a以及第一漏极236a位于开关区域SA内。第 一欧姆接触层227a通过第一和第二有源接触孔223a和223b与第一有源层215a接触。第 一源极233a形成在第一欧姆接触层227a中的一个上，并且第一漏极236a形成在第一欧姆 接触层227a中的另一个上。第一欧姆接触层227a中的所述一个与第一欧姆接触层227a 中的所述另一个，以及第一源极233a与第一漏极236a分别隔开。第二欧姆接触层227b、第 二源极233b以及第二漏极236b位于驱动区域DA内。第二欧姆接触层227b通过第三和第 四有源接触孔223c和223d与第二有源层215b接触。第二源极233b形成在第二欧姆接触 层227b中的一个上，并且第二漏极236b形成在第二欧姆接触层227b中的另一个上。第二 欧姆接触层227b的所述一个与第二欧姆接触层227b中的所述另一个，以及第二源极233b 与第二漏极236b分别隔开。第二源极233b延伸到存储区域StgA内，从而在存储区域StgA 内形成第二存储电极237。第二源极233b还延伸以形成与数据线230平行的电源电极234。 在数据线230和电源电极234中的每一个的下方可形成与第一和第二欧姆接触层227a和 227b相同的材料的虚拟图案。虽然未示出，但在形成第二掺杂非晶硅层之前，可通过沉积本征非晶硅在层间绝 缘层122上形成阻挡层(未示出)。在形成阻挡层时，利用第一金属层和第二掺杂非晶硅层 对阻挡层进行构图，从而使得阻挡层(未示出)位于第一和第二欧姆接触图案227a和227b 中的每一个的下方。阻挡图案具有与第一和第二欧姆接触图案227a和227b中的每一个大 致相同的形状，并且通过层间绝缘层222的第一至第四接触孔223a至223d接触第一和第 二有源层215a和215b。本征非晶硅与本征多晶硅之间的接触强度大于掺杂非晶硅与本征多晶硅之间的接触强度。因此，本征非晶硅的阻挡层位于第一和第二有源层215a和215b 与第二掺杂非晶硅层之间，以改善本征多晶硅的第一和第二有源层215a和215b中的每一 个与掺杂非晶硅层之间的接触强度。所述阻挡层并非是要件。
虽然未示出，但在层间绝缘层222上形成第二掺杂非晶硅层或者阻挡层之前，可 执行利用缓冲氧化物蚀刻剂(BOE)的清洗处理。可将其称为BOE清洗处理。本征非晶硅层 直接暴露于600到800°C的高温下的SPC处理，以形成第一和第二有源层215a和215b。结 果，在第一和第二有源层215a和215b的顶表面上形成了热氧化层(未示出)。第一有源层 215a与第一欧姆接触层227a之间以及第二有源层215b与第二欧姆接触层227b之间的欧 姆接触特性，或者第一有源层215a与阻挡图案之间以及第二有源层215b与阻挡图案之间 的欧姆接触特性因所述热氧化层而发生劣化。因此，可在形成第二掺杂非晶硅层或者阻挡 层之前，对第一和第二有源层215a和215b执行BOE清洗处理，以去除所述热氧化层。在本发明中，由于层间绝缘层222的用作蚀刻阻止部的部分覆盖第一和第二有源 层215a和215b中的每一个的中部，所以在用于第一和第二欧姆接触层227a和227b的干 刻工序的过程中，不存在对第一和第二有源层215a和215b的损坏。即，在用于第一和第二 欧姆接触层227a和227b的干刻工序的过程中，由于层间绝缘层222覆盖第一和第二有源 层215a和215b中的每一个的中部，所以层间绝缘层222保护了第一和第二有源层215a和 215b，使得第一和第二有源层215a和215b中的每一个的厚度不会因所述干刻工序而减少。 因此，第一和第二有源层215a和215b中的每一个具有均勻的厚度。掺杂多晶硅的第一栅极205a、栅绝缘层209、本征多晶硅的第一有源层215a、层间 绝缘层222、掺杂非晶硅的第一欧姆接触层227a、第一源极233a以及第一漏极236a在开关 区域SA内构成了开关TFT STr0掺杂多晶硅的第二栅极205b、栅绝缘层209、本征多晶硅的 第二有源层215b、层间绝缘层222、掺杂非晶硅的第二欧姆接触层227b、第二源极233b以及 第二漏极236b在驱动区域DA内构成了驱动TFT DTr0第一存储电极206、栅绝缘层209、层 间绝缘层222以及第二存储电极237在存储区域StgA内构成了存储电容器StgC。接着，通过沉积无机绝缘材料(例如硅氧化物或者硅氮化物)，在第一和第二源极 233a和223b、第一和第二漏极236a和236b、第二存储电极237、电源电极234以及数据线 230上形成第一钝化层240。通过掩模工序对第一钝化层240、层间绝缘层222以及栅绝缘 层209进行构图，以形成分别露出第一和第二栅极205a和205b的一侧的第一和第二栅接 触孔242a和242b。同时，形成了露出开关TFT STr的第一漏极236a的第一漏接触孔252a 和露出电源电极234的电源接触孔254。接下来，通过沉积第二金属材料，例如铝(Al)、铝合金、铜(Cu)、铜合金、钼(Mo)或 者铬(Cr)，在包括第一和第二栅接触孔242a和242b、第一漏接触孔252a以及电源接触孔 254的第一钝化层240上形成第二金属层(未示出)。对该第二金属层进行构图，以形成选 通线245、连接电极247以及电源线248。选通线245通过第一栅接触孔242a连接到第一栅 极205a，并且与数据线230交叉以限定像素区域P。第二栅极205b和第一漏极236a通过 连接电极247彼此电连接。连接电极247的一端通过第一漏接触孔252a与第一漏极236a 接触，并且所述连接电极247的另一端通过第二栅接触孔242b与第二栅极205b接触。电 源线248与选通线245平行，并且通过电源接触孔254连接到电源电极234。接着，通过沉积无机绝缘材料(例如硅氧化物或者硅氮化物)，在选通线245、连接图案247以及电源线248上形成第二钝化层250。对第二钝化层250和第一钝化层240进 行构图以形成露出第二漏极236b的第二漏接触孔252b。通过沉积透明导电材料(例如氧化铟锡(ITO)或者氧化铟锌(IZO))，在包括第二 漏接触孔252b的第二钝化层250上形成透明导电材料层(未示出)。对所述透明导电材料 层进行构图以形成像素电极270。像素电极270通过第二漏接触孔252b与第二漏极236b 接触并连接。虽然未示出，但在像素电极270上并且在像素区域P的边界处形成提状物。即，所 述提状物覆盖像素电极270的边缘，并且具有与像素电极270的中部相对应的开口。在作 为第一电极的像素电极270上并且在像素区域P内形成有机发光层。在该有机发光层上形 成覆盖整个基板201的第二电极。作为第一电极的像素电极270、有机发光层以及第二电极 构成了用于OELD设备的阵列基板的有机电致发光二极管。对于本领域技术人员而言很明显，在不偏离本发明的精神或范围的条件下，可以 在本发明中做出各种修改和变型。因而，本发明旨在涵盖落入所附权利要求及其等同物的 范围内的本发明的修改和变型。
权利要求
一种阵列基板，该阵列基板包括基板，其包括开关区域和驱动区域；第一和第二栅极，其位于所述基板上，并且分别位于所述开关区域和所述驱动区域内；栅绝缘层，其位于所述第一和第二栅极上，并且包括露出所述第一栅极的一部分的第一栅接触孔，和露出所述第二栅极的一部分的第二栅接触孔；第一和第二有源层，其位于所述栅绝缘层上，并且分别与所述第一和第二栅极相对应；层间绝缘层，其位于所述第一和第二有源层上，所述层间绝缘层包括第一至第四有源接触孔以及所述第一和第二栅接触孔，所述第一和第二有源接触孔分别露出所述第一有源层的两侧，所述第三和第四有源接触孔分别露出所述第二有源层的两侧；第一和第二欧姆接触层，其通过所述第一和第二有源接触孔分别与所述第一有源层的两侧接触；第三和第四欧姆接触层，其通过所述第三和第四有源接触孔分别与所述第二有源层的两侧接触；第一源极和第一漏极，其分别位于所述第一和第二欧姆接触层上；第二源极和第二漏极，其分别位于所述第三和第四欧姆接触层上；数据线，其位于所述层间绝缘层上，并且连接到所述第一源极；第一钝化层，其位于所述数据线、所述第一和第二源极以及所述第一和第二漏极上，并且包括第一和第二栅接触孔、露出所述第一漏极的一部分的第一漏接触孔、以及露出所述第二漏极的一部分的第二漏接触孔；选通线，其位于所述第一钝化层上，并且通过所述第一栅接触孔连接到所述第一栅极，所述选通线与所述数据线交叉；电源线，其位于所述第一钝化层上，并且与所述选通线平行且隔开；连接电极，其位于所述第一钝化层上，所述连接电极的一端通过所述第一漏接触孔连接到所述第一漏极，所述连接电极的另一端通过所述第二栅接触孔连接到所述第二栅极；第二钝化层，其位于所述选通线、所述电源线以及所述连接电极上，并且包括第二漏接触孔；以及像素电极，其位于所述第二钝化层上，并且通过所述第二漏接触孔连接到所述第二漏极。
2.根据权利要求1所述的阵列基板，该阵列基板进一步包括缓冲层，所述缓冲层位于 所述基板上，并且位于所述第一和第二栅极下方，且由无机绝缘材料形成。
3.根据权利要求1所述的阵列基板，该阵列基板进一步包括 第一存储电极，其从所述第二栅极延伸；以及第二存储电极，其从所述第二源极延伸，其中，所述第一存储电极、位于所述第一存储电极上的所述栅绝缘层、位于所述栅绝缘 层上的所述层间绝缘层、以及位于所述层间绝缘层上的所述第二存储电极构成了存储电容ο
4.根据权利要求3所述的阵列基板，该阵列基板进一步包括电源电极，所述电源电极从所述第二源极延伸，并且与所述数据线平行，其中，所述电源线通过所述第一钝化层中的 电源接触孔连接到所述电源电极。
5.根据权利要求1所述的阵列基板，该阵列基板进一步包括提状物，其覆盖所述像素电极的边缘，并且具有露出所述像素电极的中部的开口 ； 有机发光层，其位于所述像素电极上，并且位于所述开口内；以及 对应电极，其位于所述有机发光层上。
6.根据权利要求1所述的阵列基板，其中，所述第一至第四欧姆接触层中的每一个都 由掺杂非晶硅形成。
7.根据权利要求1所述的阵列基板，其中，所述第一和第二栅极中的每一个都由掺杂 多晶硅形成。
8.根据权利要求1所述的阵列基板，其中，所述第一和第二有源层中的每一个都由本 征多晶硅形成。
9.一种制造阵列基板的方法，该方法包括以下步骤在包括开关区域和驱动区域的基板上形成第一和第二栅极，在所述第一和第二栅极上 形成栅绝缘层，并且在所述栅绝缘层上分别与所述第一和第二栅极相对应地形成第一和第 二有源层，所述第一和第二栅极分别位于所述开关区域和所述驱动区域内；在所述第一和第二有源层上形成包括第一至第四有源接触孔的层间绝缘层，所述第一 和第二有源接触孔分别露出所述第一有源层的两侧，所述第三和第四有源接触孔分别露出 所述第二有源层的两侧；在所述层间绝缘层上形成第一至第四欧姆接触层、第一和第二源极、第一和第二漏极、 以及数据线，所述第一和第二欧姆接触层通过所述第一和第二有源接触孔分别与所述第一 有源层的两侧接触，所述第三和第四欧姆接触层通过所述第三和第四有源接触孔分别与所 述第二有源层的两侧接触，所述第一源极和所述第一漏极分别位于所述第一和第二欧姆接 触层上，所述第二源极和所述第二漏极分别位于所述第三和第四欧姆接触层上，所述数据 线连接到所述第一源极；在所述数据线、所述第一和第二源极、以及所述第一和第二漏极上形成第一钝化层，并 且所述第一钝化层包括分别露出所述第一和第二栅极的第一和第二栅接触孔和露出所述 第一漏极的第一漏接触孔；在所述第一钝化层上形成选通线、电源线以及连接电极，所述选通线通过所述第一栅 接触孔连接到所述第一栅极并且与所述数据线交叉，所述电源线与所述选通线平行且隔 开，所述连接电极的一端通过所述第一漏接触孔连接到所述第一漏极，所述连接电极的另 一端通过所述第二栅接触孔连接到所述第二栅极；在所述选通线、所述电源线以及所述连接电极上形成第二钝化层，并且所述第二钝化 层包括露出所述第二漏极的第二漏接触孔；以及在所述第二钝化层上形成像素电极，并且所述像素电极通过所述第二漏接触孔连接到 所述第二漏极。
10.根据权利要求9所述的方法，该方法还包括以下步骤在形成所述第一和第二栅极 的步骤之前，在所述基板上形成无机绝缘材料的缓冲层。
11.根据权利要求9所述的方法，其中，形成所述第一和第二栅极、所述栅绝缘层、所述第一和第二有源层的步骤包括以下步骤顺序地形成第一掺杂非晶硅层、第一无机绝缘层以及本征非晶硅层； 执行固相结晶处理，以将所述本征非晶硅层结晶为本征多晶硅层，并且将所述第一掺 杂非晶硅层结晶为掺杂多晶硅层；对所述多晶硅层、所述第一无机绝缘层以及所述掺杂多晶硅层进行构图，以形成所述 第一和第二栅极、所述栅绝缘层以及所述第一和第二本征多晶硅图案；以及对所述第一和第二本征多晶硅图案进行构图，以形成所述第一和第二有源层。
12.根据权利要求9所述的方法，其中，所述固相结晶处理是热结晶处理或者交变磁场 结晶处理中的一种。
13.根据权利要求9所述的方法，其中，在所述层间绝缘层上形成所述第一至第四欧 姆接触层、所述第一和第二源极、所述第一和第二漏极以及所述数据线的步骤包括以下步 骤在所述层间绝缘层上顺序地形成掺杂非晶硅层和金属层；以及 对所述金属层和所述掺杂非晶硅层进行构图，以形成所述第一至第四欧姆接触层、所 述第一和第二源极，所述第一和第二漏极以及所述数据线。
14.根据权利要求13所述的方法，该方法还包括在顺序地形成所述掺杂非晶硅层和所 述金属层的步骤之前，利用缓冲氧化物蚀刻剂对所述第一和第二有源层的暴露侧部执行清 洗处理。
15.根据权利要求9所述的方法，其中，形成所述第一和第二栅极的步骤包括形成从所 述第二栅极延伸的第一存储电极，并且在所述层间绝缘层上形成所述第一至第四欧姆接触 层、所述第一和第二源极、所述第一和第二漏极以及所述数据线的步骤包括形成从所述第 二源极延伸的第二存储电极，并且其中所述第一存储电极、位于所述第一存储电极上的所 述栅绝缘层、位于所述栅绝缘层上的所述层间绝缘层、以及位于所述层间绝缘层上的所述 第二存储电极构成了存储电容器。
16.根据权利要求15所述的方法，其中，在所述层间绝缘层上形成所述第一至第四欧 姆接触层、所述第一和第二源极、所述第一和第二漏极以及所述数据线的步骤进一步包括 形成从所述第二源极延伸的电源电极，并且所述电源线通过所述第一钝化层中的电源接触 孔连接到所述电源电极。
17.根据权利要求9所述的方法，该方法还包括以下步骤形成覆盖所述像素电极的边缘并且具有露出所述像素电极的中部的开口的提状物； 在所述像素电极上并且在所述开口内形成有机发光层；以及 在所述有机发光层上形成对应电极。
全文摘要
阵列基板及其制造方法。一种阵列基板包括第一和第二栅极，位于基板上；栅绝缘层，位于第一和第二栅极上；第一和第二有源层，位于栅绝缘层上；层间绝缘层，位于第一和第二有源层上；第一至第四欧姆接触层，分别接触第一有源层的两侧和第二有源层的两侧；第一和第二源极以及第一和第二漏极，分别位于第一、第三、第二和第四欧姆接触层上；数据线，其连接到第一源极；第一钝化层；选通线，其连接到第一栅极；电源线；连接电极，其一端和另一端分别连接到第一漏极和第二栅极；第二钝化层；和像素电极，其连接到第二漏极。
文档编号H01L21/84GK101964347SQ20091025120
公开日2011年2月2日 申请日期2009年12月2日 优先权日2009年7月24日
发明者崔熙东 申请人:乐金显示有限公司