专利名称：一种高k金属栅结构的刻蚀方法
技术领域：
本发明涉及一种刻蚀方法，尤其涉及一种高K金属栅结构的刻蚀方法，属于半导体器件 技术领域。
背景技术：
作为20世纪最伟大发明之一的集成电路一直朝着更小器件尺寸不断迈进，更小的尺寸意 味着更高的运算速度和更高的集成度，随着集成电路器件尺寸的不断縮小，45纳米采用的高 k金属栅技术(highkmetalgate ， HKMG)给集成电路制造技术带来了一场革命，使得摩尔定 律得以继续。相对于65纳米的SiON+Ploy技术，45纳米的高k金属栅技术对器件的性能有了大 幅度的提高集成度提高了2倍、功耗减小30%、开关速度提高20%、源漏电流縮小5倍、栅漏 电流縮小10倍，以上数据充分证明HKMG技术完全可以成为继续縮小器件尺寸的关键技术。为 了继续縮小器件尺寸，栅长必须采用新的更高介电常数的材料例如La203、 A1203、 Lu203、 Gd203等。由于栅长已经縮短到45纳米以下，而对cmos栅的刻蚀要求具有很好的方向性，它 要求刻蚀后栅的侧壁垂直，没有横向凹槽；刻蚀尽量停止在栅氧化层上，以避免损伤下面的硅 衬底，即没有栅氧化层的穿透，这就要求栅刻蚀工艺保持高的选择性，以上的要求是保证晶体 管正常工作的基础。现有刻蚀工艺如反应离子刻蚀和溅射刻蚀存在着各自的优势和不足。反 应离子刻蚀(简称RIE)的刻蚀速率高同时选择性比较好，能够产生很好的方向性，其之所以 能够产生很好的方向性主要基于两个原因1、能够在刻蚀过程中在侧墙形成保护膜；2、离 子轰击的表面和没有被轰击的表面刻蚀速率不一样。这两点应用于不同刻蚀材料需要实验各 种不同的气体和选择不同的刻蚀掩蔽材料来获得最佳的刻蚀效果，然而每一种材料想获得最 优化的刻蚀条件都需要很长的实验开发周期，延长了整个器件的开发周期，增加了整个器件 的开发成本。溅射刻蚀可以得到非常小的特征尺寸和垂直的侧壁形貌，但是其刻蚀速率低同 时选择性比较差，能达到3: l已属罕见。
发明内容
本发明所要针对现有反应离子刻蚀需要很长的试验开发周期，以及溅射刻蚀的刻蚀速率 低同时选择性比较差的不足，提供一种将溅射刻蚀和反应离子刻蚀相结合的高K金属栅结构的刻蚀方法。
本发明解决上述技术问题的技术方案如下 一种高K金属栅结构的刻蚀方法，所述高K金 属栅结构由单晶硅衬底和依次设置于所述单晶硅衬底上的高K栅电介质层、金属栅电极层以 及多晶硅层组成，所述刻蚀方法包括以下步骤
步骤一在所述多晶硅层的表面沉积薄膜后，在所述薄膜的表面旋涂光刻胶，再通过刻 蚀形成硬掩膜构成不需要刻蚀的保护区域、需要刻蚀的第一区域和需要刻蚀的第二区域；
步骤二通过溅射刻蚀将所述需要刻蚀的第一区域刻蚀掉；
步骤三通过反应离子刻蚀将所述需要刻蚀的第二区域刻蚀掉。
所述不需要刻蚀的保护区域由被所述硬掩膜覆盖的多晶硅层、被所述多晶硅层覆盖的金 属栅电极层以及被所述金属栅电极层覆盖的高K栅电介质层构成。
进一步，所述需要刻蚀的第一区域由未被所述硬掩膜覆盖的多晶硅层及被所述多晶硅层 覆盖的金属栅电极层构成。
进一步，所述需要刻蚀的第二区域由被所述金属栅电极层覆盖的高K栅电介质层构成。
本发明的有益效果是本发明使用先通过溅射法物理刻蚀再反应离子刻蚀的方法来刻蚀 高K金属栅结构，既利用了物理刻蚀的良好的方向性，可以得到非常陡直的侧壁，同时也利 用了反应离子刻蚀的刻蚀速率高同时选择性比较好以及具有的终点检测的优势，可以获得很 好的自停止效果，从而使得高K金属栅结构可以形成侧壁陡直的栅图形，而且采用溅射刻蚀 的方法不需要做大量的试验就能获得最优化的条件，无疑为整个器件的开发周期节省了宝贵 的时间。
图1为本发明实施例高K金属栅结构的刻蚀方法的流程图； 图2为本发明实施例初始高K金属栅结构的结构示意图； 图3为本发明实施例初始高K金属栅结构形成硬掩膜后的结构示意图； 图4为本发明实施例形成硬掩膜后的高K金属栅结构经过溅射刻蚀后的结构示意图5为本发明实施例经过溅射刻蚀后的高K金属栅结构经过反应离子刻蚀后的结构示意图
具体实施例方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于图1为本发明实施例高K金属栅结构的刻蚀方法的流程图。如图1所示，所述高K金属栅结 构的刻蚀方法包括以下步骤
步骤10:在高K金属栅结构中的多晶硅层103的表面沉积薄膜后，在所述薄膜的表面旋涂 光刻胶，再通过刻蚀形成硬掩膜104构成不需要刻蚀的保护区域、需要刻蚀的第一区域和需 要刻蚀的第二区域。
图2为本发明实施例初始高K金属栅结构的结构示意图。如图2所示，所述初始高K金属栅 结构由单晶硅衬底IOO和依次设置于所述单晶硅衬底IOO上的高K栅电介质层IOI、金属栅电极 层102以及多晶硅层103组成。所述高K栅电介质层101的厚度为3纳米，所述金属栅电极层102 的厚度为10纳米，所述多晶硅层103的厚度为100纳米。图3为本发明实施例初始高K金属栅结 构形成硬掩膜后的结构示意图。如图3所示，所述硬掩膜104用于保护不需要刻蚀的区域，即 所述不需要刻蚀的保护区域。所述不需要刻蚀的保护区域包括被所述硬掩膜l04覆盖的多晶 硅层103，被该多晶硅层103覆盖的金属栅电极层102以及被该金属栅电极层102覆盖的高K栅 电介质层IOI。
步骤20:通过溅射刻蚀将所述需要刻蚀的第一区域刻蚀掉。
溅射法刻蚀是利用带电离粒子高速轰击被刻蚀表面，使得被刻蚀表面的原子从表面脱离 ，从而达到刻蚀的目的。溅射刻蚀是一种物理刻蚀方法，它最大的优点是具有良好的方向性 ，完全按照所加电场的方向来刻蚀，这样就可以获得完全陡直的剖面。所述需要刻蚀的第一 区域包括未被所述硬掩膜104覆盖的多晶硅层103，以及被该多晶硅层103覆盖的金属栅电极 层102。图4为本发明实施例形成硬掩膜后的高K金属栅结构经过溅射刻蚀后的结构示意图。 如图4所示，通过溅射刻蚀将不需要保护的多晶硅层103即未被所述硬掩膜l04覆盖的多晶硅 层103刻蚀掉，还将刻蚀掉的多晶硅层103在未被刻蚀前覆盖的金属栅电极层102刻蚀掉。
步骤30:通过反应离子刻蚀将所述需要刻蚀的第二区域刻蚀掉。
所述需要刻蚀的第二区域包括被步骤二中刻蚀掉的金属栅电极层102未被刻蚀前所覆盖 的高K栅电介质层lOl。图5为本发明实施例经过溅射刻蚀后的高K金属栅结构经过反应离子刻 蚀后的结构示意图。如图5所示，经过反应离子刻蚀后，所述高K金属栅结构可以形成侧壁陡 直的栅图形。
本发明使用先通过溅射法物理刻蚀再反应离子刻蚀的方法来刻蚀高K金属栅结构，既利 用了物理刻蚀的良好的方向性，可以得到非常陡直的侧壁，同时也利用了反应离子刻蚀的刻 蚀速率高同时选择性比较好以及具有的终点检测的优势，反应离子刻蚀终点检测技术主要用来检测待刻蚀层是否刻蚀干净，防止对下一层不想刻蚀的区域产生过刻蚀，检测的方法有光 谱法和残余气体元素分析法，都可以获得很好的自停止效果，从而使得高K金属栅结构可以 形成侧壁陡直的栅图形，而且采用溅射刻蚀的方法不需要做大量的试验就能获得最优化的条 件，无疑为整个器件的开发周期节省了宝贵的时间。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之 内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种高K金属栅结构的刻蚀方法，所述高K金属栅结构由单晶硅衬底(100)和依次设置于所述单晶硅衬底(100)上的高K栅电介质层(101)、金属栅电极层(102)以及多晶硅层(103)组成，其特征在于所述刻蚀方法包括以下步骤步骤一在所述多晶硅层(103)的表面沉积薄膜后，在所述薄膜的表面旋涂光刻胶，再通过刻蚀形成硬掩膜(104)构成不需要刻蚀的保护区域、需要刻蚀的第一区域和需要刻蚀的第二区域；步骤二通过溅射刻蚀将所述需要刻蚀的第一区域刻蚀掉；步骤三通过反应离子刻蚀将所述需要刻蚀的第二区域刻蚀掉。
2.根据权利要求1所述的高K金属栅结构的刻蚀方法，其特征在于所述不需要刻蚀的保 护区域由被所述硬掩膜(104)覆盖的多晶硅层(103)、被所述多晶硅层(103)覆盖的金属栅电 极层(102)以及被所述金属栅电极层(102)覆盖的高K栅电介质层(101)构成。权利要求3
3.根据权利要求1所述的高K金属栅结构的刻蚀方法，其特征在于所述需要刻蚀的第一 区域由未被所述硬掩膜(104)覆盖的多晶硅层(103)及被所述多晶硅层(103)覆盖的金属栅电 极层(102)构成。
4.根据权利要求3所述的高K金属栅结构的刻蚀方法，其特征在于所述需要刻蚀的第二 区域由被所述金属栅电极层(102)覆盖的高K栅电介质层(101)构成。
全文摘要
本发明涉及一种高K金属栅结构的刻蚀方法，属于半导体器件技术领域。所述高K金属栅结构的刻蚀方法包括以下步骤在所述多晶硅层的表面沉积薄膜后，在所述薄膜的表面旋涂光刻胶，再通过刻蚀形成硬掩膜构成不需要刻蚀的保护区域、需要刻蚀的第一区域和需要刻蚀的第二区域；通过溅射刻蚀将所述需要刻蚀的第一区域刻蚀掉；通过反应离子刻蚀将所述需要刻蚀的第二区域刻蚀掉。本发明使用先通过溅射法物理刻蚀再反应离子刻蚀的方法来刻蚀高K金属栅结构，既利用了物理刻蚀的良好的方向性，同时也利用了反应离子刻蚀的终点检测的优势，可以获得很好的自停止效果，从而使得高K金属栅结构可以形成侧壁陡直的栅图形。
文档编号H01L21/28GK101620997SQ200910304819
公开日2010年1月6日 申请日期2009年7月24日 优先权日2009年7月24日
发明者董立军 申请人:中国科学院微电子研究所