专利名称：用于制作通路互连的方法
技术领域：
本发明涉及用于制造基板的方法，该基板包括从该基板的一端通往另一端的电通路互连(electrical via interconnection)。
背景技术：
在微电子和微机电系统(MEMQ领域中，使器件越来越小型化和高度功能化的快速发展走向受到封装性能和互连性能的限制。利用本发明的方法所制造的基板一般用于微电子器件、电子MEMS器件、电子纳米技术器件以及简易电子器件。微电子器件可以包括诸如集成于基板的表面中或配置在基板的表面上的集成电路等的微电子组件。可以通过对例如半导体基板进行微机械加工或对基板进行表面微机械加工来形成MEMS器件。这些技术领域中的基本构成块是通常被称为晶圆(wafer)的基板，这些基板一般由硅或其它半导体材料制成。电子组件形成在、集成于或安装在这种基板的表面。另外， 可以通过对例如半导体基板进行微机械加工或对基板进行表面微机械加工来形成MEMS组件。这些基板可以是均质材料，或者具有不同的层和/或不同的区域和/或掺杂材料。通常，这些基板设置有用于互连和安装的焊盘和布线。伴随着使器件越来越小型化和高度功能化的快速发展走向，日益关注制作在晶圆的相对的两端之间的电通路互连。以下将电通路互连可互换地称为通路互连(via interconnection)或简称为通路(via)。使用这些通路，避免了传统上所使用的不可靠且昂贵的引线接合法，并且可以更加紧密地封装组件。已有多种通路工艺和设计。用于制作通路的策略可分成两类。在第一类中，利用晶圆材料形成通路，例如掺杂半导体通路。在第二类中，通过使用例如激光烧蚀(ablation)、 钻孔、湿蚀刻或干蚀刻在晶圆中形成通路孔。之后，使用例如物理气相沉积(PVD)工艺至少在通路孔的侧壁上沉积导电材料。为了增大通路的横截面积(从而减小电阻抗)，通常将金属或金属合金镀到导电涂层上。由于金属或金属合金的高导电性，与第二类通路相比较，第一类通路通常具有较高阻抗。国际专利申请W02009/00M62A1公开了属于第二类的通路互连设计和制作工艺的一个例子。通过使用与微电子、MEMS和纳米技术领域中的传统加工技术相兼容的工艺，该设计包括具有提供高产量的可靠的晶圆穿孔(through-wafer via)的缩颈(constriction)的通路孑L。如上所述，小型化趋势不断发展，因而，随着组件越来越小，通路必须越来越紧密地配置在基板中，并且随着焊盘大小越来越小，必须改进通路的布置精度和横向大小。用于实现这个的方式包括形成纵横比(aspect ratio)高的通路。特别地由于与通路孔的蚀刻和导电材料的沉积有关的问题，形成纵横比高的第二类通路具有挑战性。尽管能够以高的布置精度形成纵横比高的窄通路孔，但这种通路孔不利于设置导电材料。因此，必须增大通路孔的有效宽度、即通路孔的最宽部分，一般通过形成锥形通路孔以暴露该通路孔的侧壁用于沉积导电材料。由于必须严格控制通路孔在基板前端的开口，因此该加宽限制了与基板前端上的组件有关的通路的布置精度。
经常期望形成贯穿不同材料的层的通路，并且可能需要通路之一终止于蚀刻停止层、即所形成的通路孔的一端封闭。例如，经常期望具有从基板的一端延伸至布置在该基板的另一端上由诸如氧化硅和氮化硅等的不同材料制成的多个基础层(underlying layer) 上的焊盘的通路。使用现有技术蚀刻出通路孔一般会由于不同材料的层蚀刻率不同或基础层的蚀刻率不同而使得蚀刻不充分或不可控制。当蚀穿基板并且蚀刻停止于诸如布置在基板表面上的金属层等的不同材料的层时，发生相同的问题。然后，可能在与不同材料的层的界面处不受控制地加宽通路孔。特别地，这些均是与纵横比高的通路孔有关的问题。
发明内容
考虑到前述，本发明的一个目的是改进通路孔和通路的形成，由此提供更加可靠且使得能够对电子器件进行更加高效的封装的通路孔和通路互连。因而，提供了一种形成通路孔的方法，所述通路孔从用于电子器件的基板的下端至少部分通过所述基板而通往所述基板的上端。该方法包括以下步骤蚀刻出所述通路孔的第一纵向部分和第二纵向部分；由此所述第一纵向部分和所述第二纵向部分大致构成所述通路孔，并且在所述通路孔中形成缩颈。所述缩颈限定所述通路孔的开口部，其中，在后续通过蚀刻、优选为通过各向异性蚀刻来打开所述通路孔的步骤中，将所述缩颈用作蚀刻掩模。开口部限定了从下端观察到的通路孔的断面收缩(narrowing)。该断面收缩可为不同的形状。部分是通过蚀刻步骤所形成的通路孔可为漏斗状，例如该漏斗状具有第二纵向部分的至少部分倾斜的壁和第一纵向部分的大致垂直的侧壁。可选地，蚀刻出第二纵向部分使得通路孔从开口部开始加宽，即在通路孔中存在颈缩现象(necking)。结果，开口部可沿着通路孔的长度部分而变长，或者开口部可很好地限定于通路孔中的一点处。优选地，利用但不限于各向同性蚀刻来实现通路孔从开口部开始加宽。优选地，使用各向异性蚀刻、更优选为使用离子研磨来打开通路孔。由此，特别当通路孔的纵横比高时，开口部有效限定了要打开的区域。当形成通过包括不同材料的多层的基板的通路孔，以及当形成由于受控的高精度蚀刻而终止于诸如金属等的不同材料的蚀刻停止层的通路孔时，组合使用用以加宽通路孔的各向同性蚀刻和用以打开通路孔的各向异性蚀刻特别有利。在处理过程中，通路孔向基板的下端开口，也可以使通路孔向大气开口或者向集成于或安装在基板上的焊盘、蚀刻停止层或任何其它的层或组件开口。还提供了一种形成通路的方法，所述通路从基板的下端至少部分通过所述基板通往所述基板的上端。该方法包括以下步骤根据本发明形成通路孔；以及，随后利用导电材料至少部分填充所述通路孔，从而提供通过所述通路孔的导电路径。提供了一种用于电子器件的基板，所述基板包括通路孔，所述通路孔从所述基板的下端至少部分通过所述基板而通往所述基板的上端。所述基板包括多层结构，所述多层结构具有形成在所述基板的上端的不同材料的两个或更多个单独层。所述通路孔贯穿所述多层结构，并且至少部分填充有导电材料以提供通过所述通路孔的导电路径，由此形成通路。所述通路孔中的缩颈限定所述通路孔的开口部。所述通路孔从所述开口部开始朝着所述上端加宽并且进入所述多层结构，并且所述通路孔以与所述开口部的宽度大致相对应的宽度向上向大气开口或者向集成于所述基板中的焊盘、蚀刻停止层或任何其它的层或组件开口。此外，提供了一种包括气密腔的基板和形成这种气密腔的方法。所述气密腔包括至少一个根据本发明的通路，所述通路提供所述气密腔和基板的下端之间的电连接。所述基板可以包括两个或更多个晶圆，其中，在所述晶圆之间形成腔。这种气密腔可用于进行封装。使通路孔向延伸到该腔中的导电线或布置在该通路中的焊盘开口。在本发明的一个实施例中，与通路孔的纵轴垂直的通路孔横截面为细长形、优选为矩形，从而提供了进一步的开口控制条件。由于本发明，可以提供基板的一端上的组件或焊盘相对于该基板的另一端的精确可靠接触。在从属权利要求中限定了本发明的实施例。当结合附图和权利要求书进行考虑时，通过以下对本发明的详细说明，本发明的其它目的、优点和新颖性特征将变得清楚。
现在将参考附图来说明本发明的优选实施例，其中图1的a) e)是根据本发明形成通路的步骤的示意图；图2的a)、b)是根据本发明的通路孔的示意图，并且图2的c)是根据本发明的通路的示意图；图3的a) d)示意性示出根据本发明形成贯穿基础层到达焊盘的通路的步骤；图如示意性示出根据本发明形成从开口部开始加宽的通路孔，图4b示意性示出根据本发明形成通过基板的通路孔，并且图4c示意性示出根据本发明形成通过多层结构的通路孔；图5示意性示出根据本发明在具有不同材料的多层的基板中形成通路孔；图6示意性示出根据本发明形成通路的步骤；图7示意性示出根据本发明的气密腔；以及图8示意性示出根据本发明的矩形形状的通路孔。
具体实施例方式为了本申请的目的，术语“基板”是指电子、微电子和MEMS领域中通常被称为晶圆的器件。优选地，基板包括结晶硅等的结晶半导体材料。然而，应当明白，这不是限制性的， 因为可以使用更普遍的SixGei_x(其中，0 ^x^ 1)或者常用于这些用途的任何其它材料。 基板可以是单晶的，或者包括彼此堆叠的两层或更多层。这些层可以全部由半导体材料制成，但也可以由绝缘材料、介电材料、金属或金属合金制成其中的一层或多层，并且这些层已通过沉积、生长、接合或相互组合而包含于基板中。例如，可以是所谓的绝缘体上硅结构 (SOI)基板。一层或多层可以具有有限的横向延伸，即形成焊盘或布线。此外，焊盘和/或组件可包含于基板或基板的表面中。参考图1 6，形成从基板3的下端5至少部分通过基板3通往基板3的上端4的通路孔9的方法包括以下步骤-蚀刻出通路孔9的第一纵向部分11；以及
-蚀刻出通路孔9的第二纵向部分12；由此，第一纵向部分11和第二纵向部分12 一起大致形成通路孔9。换言之，在基板3仅剩余微小部分要蚀刻以形成通路孔9之前，持续进行蚀刻。由于蚀刻出了第一纵向部分11和第二纵向部分12，形成了限定通路孔9的开口部M的缩颈23。之后，以缩颈23作为蚀刻掩模，通过蚀刻来打开通路孔9，即通过蚀刻来去除基板的剩余微小部分。当形成了通路孔时，可以继续进行加工，以通过利用导电材料25至少部分填充通路孔9来形成以下简称为通路的通路互连，从而提供通过通路孔9的导电路径。通过以上将理解，通路孔或通路可以贯穿基板3或者仅部分通过基板3。例如，通路孔或通路可以使基板3的下端5与位于基板3的上端4的例如焊盘、组件或导电层相连接。优选地，通过在通路孔9的侧壁上沉积导电材料25来进行填充。可以使用例如但并不限于物理气相沉积(PVD)工艺或者化学气相沉积(CVD)工艺、原子层沉积工艺来至少在通路孔的侧壁上进行沉积。然而，沉积将仅得出有限厚度的导电材料。还可以单独使用电镀和/或无电镀，或者将电镀和/或无电镀与例如PVD或CVD组合使用。镀能够加厚导电层的厚度。优选地，在该方法的至少一部分步骤中使用诸如干蚀刻等的各向异性蚀刻，具体为深反应离子蚀刻(DRIE，Deep Reactive Ion Etching)。DRIE适合于形成允许形成微间距通路阵列的纵横比高的通路孔。如图1、图5和图6示意性所示，可以组合使用包括干蚀刻和湿蚀刻的不同的各向异性蚀刻法，或者将各向异性蚀刻与各向同性蚀刻组合，从而形成不同几何形状的通路孔。例如，可以首先通过诸如KOH蚀刻等的各向异性湿蚀刻在基板3 的下表面形成特定几何形状的凹部。然后，使用DRIE对该凹部继续进行蚀刻，由此形成底部保持为特定形状的更深的凹部。优选地，使用各向异性蚀刻来打开通路孔。特别地，这在打开纵横比高的窄通路孔时有利。图1示意性示出根据本发明一个实施例形成通过基板3的通路7。在a)中，示出蚀刻之前的基板3。在b)中，蚀刻出从基板3的下端开始的第一纵向部分11，由此形成具有大致垂直的侧壁16 (但不限于此)和下倾斜侧壁20的凹部。本领域的技术人员将理解， 该步骤通常包括诸如光刻工艺等的某种掩蔽，以限定通路孔的位置。在c)中，通过但不限于各向异性蚀刻来形成第二纵向部分12。缩颈23由下倾斜侧壁20和第二纵向部分12的侧壁所限定。通路孔的开口部M由第二纵向部分12的侧壁所限定。在d)中，通过对基板 3的剩余部分进行蚀刻来打开通路孔9，由此建立了下端5和上端4之间的连接。在e)中， 通过在通路孔9的侧壁上形成导电层25，来获得提供从下端5到上端4的导电路径的通路。形成通路孔9的方法还可以包括以下步骤在打开通路孔9之前，对通路孔9的侧壁的至少一部分进行掩蔽(可选地，包括光刻工艺)。掩蔽使得可以仅在预定区域中进行用以打开通路孔的蚀刻。图2的a)示意性示出通过使用形成在通路孔9的侧壁上的掩模沈来打开通路孔 9。例如，可以将掩模沈沉积在部分成形的通路孔的整个侧壁上，并然后进行光刻图案化以恰好在该部分成形的通路孔的底部打开通路孔。如上所述，基板可以包括彼此堆叠的两层或更多层，由此形成多层结构。在图2的b)中，所形成的通路孔通过在基板3的上端4的表面区域中的多层结构8。通路孔9不一定向大气开口，而且通路孔或通路可以终止于诸如组件或蚀刻停止层等的集成于基板3中的结构，或者如图2的c)示意性所示，通路孔或通路终止于配置在基板3的上端4上的焊盘22。离子研磨是使要蚀刻的基板暴露至离子或其它带电粒子的轰击的工艺。这些粒子撞击基板并且物理磨蚀该基板。可以使用离子研磨来对基板材料和掩模材料等进行蚀刻。 离子掩模是定向即各向异性的，并且不存在化学成分。这提高了在通路孔9的底部实现各向异性蚀刻的能力，特别地以缩颈23作为蚀刻掩模。还可以将离子研磨与化学蚀刻组合， 以提高蚀刻率或改善蚀刻性质。代替使用真空/惰性气体，可以使用活性气体来进行离子研磨。然而，对基板进行“蚀刻”的仍然是离子轰击。根据本发明的离子研磨可以提供高达 1 10以上的纵横比。优选地，在根据本发明的打开通路孔的步骤中使用离子研磨。由于离子在部分成形的通路孔的不同部位处的入射角度不同，因此不能对侧壁进行均勻蚀刻。 与垂直侧壁或倾斜侧壁相比，正对着撞击离子的侧壁的蚀刻率高得多。如图2的a)所示， 还可以通过遮蔽部分成形的通路孔的侧壁来将蚀刻限制于特定区域。由于离子的高度定向撞击，通过各向异性蚀刻打开了通路孔9，并且开口的大小有效受控于开口部对。当打开如图2的b)所示通过包括具有不同蚀刻性质的层的多层结构的通路孔9时，或者当如图2的
c)所示使通路孔9向蚀刻停止层或焊盘22等开口时，这种高度定向的离子撞击特别重要。 当在这种情形下使用活性离子蚀刻时，不想要的横向蚀刻可能有害。利用离子研磨，可通过简单的方式实现受控的可靠蚀刻。图3的a) d)示意性示出根据本发明一个实施例形成从诸如单晶硅基板3等的基板3的下端5通往上端4上诸如金属焊盘等的焊盘22的通路7的步骤，其中，焊盘22具有诸如氧化硅层等的基础层19的。优选地，在该处理中使用基础层19作为蚀刻停止层，但不限于此。在a)中，形成通路孔9的第一纵向部分11和第二纵向部分12。第一纵向部分 11可以一直延伸至基础层19，或者优选地，如图中所示，第一纵向部分11停止在相对于基础层19的预定距离处。第二纵向部分的蚀刻导致通路孔9从开口部M开始朝着上端4有意加宽，由此形成由第一纵向部分11的下倾斜侧壁20和第二纵向部分的上倾斜侧壁21所限定的缩颈23，其中，开口部M位于倾斜侧壁20、21之间的交叉处。在b)中，利用缩颈23 作为蚀刻掩模，对基础层19进行蚀刻以打开通路孔9并且暴露焊盘22。优选地，使用各向异性蚀刻。例如，可以使用活性离子蚀刻，或者优选地使用离子研磨。可选地，如c)所示，通路孔9的侧壁被诸如绝缘层等的薄膜27覆盖。这种薄膜可以在进一步的加工中临时作为保护膜，或者与本实施例相同，这种薄膜提供了侧壁上的永久绝缘层。在该步骤中，当去除沉积在焊盘22上的任何多余的绝缘层(未示出)时，可以再次使用该缩颈作为蚀刻掩模。 最后，如d)所示，在通路孔9的侧壁上形成导电材料，从而形成从下端5到焊盘22的导电路径。这可以使用例如无电沉积来进行。可选地，再次使用缩颈23作为用于去除沉积在焊盘22上的任何多余的导电材料的蚀刻掩模。可以将根据本实施例的加宽通路孔9称为开槽(notching)。图如示意性示出通路孔从开口部开始加宽。通路孔这部分的形状依赖于蚀刻类型和工艺参数。可以通过各向同性蚀刻来进行蚀刻出第二纵向部分12的步骤中的通路孔开槽。图4b的左侧示意性示出打开之前的通路孔9，并且图4b的右侧示意性示出打开之后的通路孔9。已蚀刻出了第一纵向部分11，由此形成了下倾斜侧壁20，并且由于蚀刻出第二纵向部分12的步骤中的各向同性蚀刻，通路孔9朝着上端4加宽并且形成靠近基板3的上端4的腔。下倾斜侧壁20和各向同性蚀刻出的腔的一部分形成缩颈23，由此形成用于蚀刻的开口部M。以缩颈23作为蚀刻掩模，使用各向异性蚀刻、特别地使用离子研磨来打开通路孔9。图如示意性示出通路孔贯穿基板3，其中，基板3包括位于基板3的上端4、由不同材料制成的多个层即多层结构8。与参考图如所述的处理相同，使用各向同性蚀刻来至少部分蚀穿多层结构8。可选地，在打开通路孔9之前，在部分成形的通路孔的侧壁上沉积优选由绝缘材料制成的掩蔽层，从而保护多层结构8。通过使用诸如离子研磨等的各向异性蚀刻工艺，可以提供明确限定的开口。由此不同层的蚀刻性质不同也不成问题。多层结构 8—般的整体厚度小于5 μ m。各层的厚度可以为0.01 Ιμπι，但通常为10 300nm。由于基板的厚度以及通路孔的深度可以为50 1000 μ m、但一般为100 700 μ m，以及最大宽度小于500 μ m、一般在80 200 μ m的范围内并且在开口部宽度约为1 50 μ m、优选为 30 μ m的情况下可以小至约20 μ m,因此，可理解图如 如不是按比例绘制的，而是放大了例如多层结构和开槽部分的厚度。尽管已公开了离子研磨作为优选方案，但可以单独使用使用其它的定向蚀刻，或者将其它的定向蚀刻与离子研磨组合起来使用。例如，可以将离子研磨与干蚀刻法组合。通过以上说明将理解，该方法提供了具有在制作通路时可用作蚀刻掩模的缩颈23 的通路7。另外，在使用中，缩颈23增强了导电材料的粘附性并且对导电材料给予机械支撑，从而提高了通路7的稳健性和可靠性。国际专利申请W02009/00M62A1还说明了用于形成具有缩颈的通路孔的方法和将这种通路孔用于通路的好处。尽管优选如深反应离子蚀刻(DRIE)那样的干蚀刻，但还可以使用湿蚀刻。还可以组合使用湿蚀刻和干蚀刻。例如，可以使用湿蚀刻来产生保持在部分成形的通路孔的底部的ν形凹部，随后对基板进行干蚀刻。在图5的b)中示出这种部分成形的通路孔的例子， 其显示通路孔包括具有大致垂直的侧壁的第一纵向部分和具有倾斜侧壁的第二纵向部分， 其中这些倾斜侧壁复制了通过湿蚀刻产生的凹部的倾斜侧壁。本领域的技术人员将理解， 还可以通过DRIE来获得倾斜侧壁。在本发明的一个实施例中，蚀刻出通路孔的第一纵向部分的步骤包括以下步骤-如图5的a)示意性所示，在基板3的下端5中形成具有倾斜侧壁18的凹部观； 以及-如图5的b)示意性所示，通过各向异性蚀刻形成缩颈23的下倾斜侧壁20，其中， 下倾斜侧壁20是凹部观和第一纵向部分11的倾斜侧壁18的复制，由此在下倾斜侧壁20 和下端5之间形成大致垂直的侧壁。优选使用湿蚀刻来进行倾斜侧壁18的蚀刻，但通过采用形成倾斜侧壁的处理，也可以使用诸如DRIE等的干蚀刻。例如，图5示意性示出在上端4的表面区域中包括多层结构8的基板3和配置在多层结构8上的焊盘22中形成通路孔。在蚀刻出第一纵向部分之后，通过各向同性蚀刻继续进行蚀刻以蚀刻出第二纵向部分12，由此形成缩颈23并且多层结构8至少部分被蚀刻。 以缩颈23作为蚀刻掩模，使用各向异性蚀刻来打开通路孔9，使得通路孔9通过多层结构8 的剩余部分到达焊盘22。
如果基板在其前端上具有某种停止层，则蚀刻最终将遭遇该停止层，并且如果材料选择适当，则遭遇到的层的蚀刻率将大大低于基板的蚀刻率。例如，如果组合使用湿蚀刻法和干蚀刻法，则可以获得具有位于上端的小开口以及从下端5延伸出的垂直侧壁的通路孔，其中，小开口和垂直侧壁通过部分形成缩颈23的倾斜侧壁相连接。如上所述，可以使用光刻法来遮蔽通路孔的端部。这在通路孔的宽度足够让如光致抗蚀剂那样的感光掩模材料到达通路孔的底部、并且通路孔的底部的倾斜侧壁使得能够对该通路孔内的掩模材料进行高分辨率图案化时是可行的。为了进一步提高工艺控制，即改进掩模材料的厚度、均勻性和到达槽的底部的能力，可以使用溅射法。与其它沉积方法相比，溅射法具有使所溅射的材料均勻分布在不规则的结构表面上的优点。另外，溅射法非常易于实施，并且使得可以以精确的厚度控制来施加非常薄的层。在本发明的一个实施例中，基板3的上端4上的、用于形成部分成形的通路孔的底部的层是金属。通过使用可为例如离子束蚀刻(IBE)、聚焦离子束(FIB)、反应离子蚀刻 (RIE)或反应离子束蚀刻(RIBE)等的离子研磨法，离子研磨法的定向性使得可以在部分成形的通路孔的底部中蚀刻出图案化结构。例如，可以使用离子研磨法蚀穿基板的后端上的头两层，通过通路孔，并且停止在该金属上。通过利用诸如例如Ti、Tiff, Cu、Al的金属材料或IC领域常用的任何其它导电材料等的导电材料填充通路孔或者至少覆盖通路孔的侧壁，可以实现从基板的下端通往上端的导电路径、即通路7。基板的上端上的金属可以是器件或结构的一部分，由此可以从该结构下方通过通路进行电接触。器件或结构可以包括多个端子，其中从该结构下方通过各个通路接触各个端子。在图7的a) e)中示意性示出本发明的表示利用通路7形成气密腔30的方法的一个实施方式，其中通路7提供气密腔30和基板3的下端5之间的电连接。如图所示，可以在两个晶圆之间形成气密腔。这种气密腔可用于封装。图7的a) e)示意性示出根据本发明的不同形状的通路孔的例子。可选地，在包括通路7的导电层的径向结构(未示出) 中，可以添加绝缘层或者一个或多个诸如附加导电层等的附加层。例如，可以通过以下步骤来形成气密腔30:在晶圆之一中蚀刻出腔；在晶圆至少之一上形成导电线(conductive trace) 31和/或焊盘22，其中导电线31和/或焊盘22倾向于至少部分延伸到该腔内；以及通过接合晶圆或通过其它手段使晶圆连接来密封该腔。通过使用根据本发明的形成通路孔9和通路7的方法提供了电连接。在沉积与导电线接触并且形成从下端5到腔的电连接的导电材料之前，使通路孔向导电线开口。在可选实施例中，使通路孔向直接布置在腔内的焊盘开口。参考图7的e)，如上所述，使用缩颈作为蚀刻掩模来打开通路孔9，即由开口部大小来限定所打开的孔的宽度。然而，所打开的孔的宽度可能不同于开口部的宽度。在图7 的e)中，所打开的孔的宽度由缩颈的上倾斜侧壁来限定。在本发明的一个实施例中，当从上端4或下端5观察时，根据本发明的通过基板3 的通路孔9为细长形、例如为矩形，即横截面变长了。图8示意性示出晶圆穿孔9的顶视图以及沿着线A-A和B-B的两个截面图。优选地，宽长比至少为1 1.5，更优选地，宽长比在1 2 1 10的范围内。通过使用这种晶圆穿孔，可以提高蚀刻率，此外可以改进通路孔的开口。使用本发明的方法，可以在厚的基板中蚀刻出小的通路孔的结构，所述小的通路孔的最大宽度小于500 μ m, 一般为80 200 μ m，但也可以小至约20 μ m。基板的厚度以及通路孔的深度可以为50 1000 μ m，但一般为100 700 μ m。此外，开口部宽度约为1 50 μ m, 15 30 μ m。所有的上端、下端、纵向和底部等术语的使用仅是为了容易理解而引入的，并且不应当被看作为限于特定的方向。一般使用晶圆作为基板。这些晶圆具有两个主表面，这两个主表面均可用于组件、布线和组装等。纵向指与垂直于这种主表面的方向平行的方向。此外，附图中的结构的尺寸不一定是按比例绘制的。尽管已经结合被认为是当前最实用且优选的实施例说明了本发明，但是应该理解，本发明不限于所公开的实施例，相反，本发明意图覆盖所附权利要求书内的各种变形和等同配置。
权利要求
1.一种形成通路孔(9)的方法，所述通路孔(9)从电子器件的基板(3)的下端(5)至少部分通过所述基板C3)而通往所述基板(3)的上端G)，其中，所述方法包括以下步骤-蚀刻出所述通路孔(9)的第一纵向部分(11)；以及-蚀刻出所述通路孔(9)的第二纵向部分(12)；由此所述第一纵向部分(11)和所述第二纵向部分(1 大致形成所述通路孔(9)，并且在所述通路孔(9)中形成缩颈03)，其中，所述缩颈限定所述通路孔(9)的开口部(M)，并且所述方法还包括以所述缩颈作为蚀刻掩模来进行蚀刻从而打开所述通路孔(9)的步骤。
2.根据权利要求1所述的形成通路孔(9)的方法，其特征在于，在蚀刻出所述通路孔 (9)的第二纵向部分时，所述通路孔(9)从所述开口部04)开始朝着所述上端(4)加宽。
3.根据权利要求2所述的形成通路孔(9)的方法，其特征在于，蚀刻出所述通路孔(9) 的第二纵向部分包括各向同性蚀刻。
4.根据权利要求1或3所述的形成通路孔(9)的方法，其特征在于，打开所述通路孔 (9)的步骤包括各向异性蚀刻。
5.根据权利要求4所述的形成通路孔(9)的方法，其特征在于，所述各向异性蚀刻包括离子研磨，由此入射到所述基板(3)上的离子或其它带电粒子的一部分通过所述开口部 (24)并且促成所述各向异性蚀刻。
6.根据权利要求1或2所述的形成通路孔(9)的方法，其特征在于，所述基板C3)包括多层结构(8)，所述多层结构(8)包括形成在所述基板(3)的上端(4)的不同材料的两个或更多个单独层，并且蚀刻出所述通路孔(9)的第二纵向部分(1 的步骤包括对所述多层结构(8)进行各向同性蚀刻。
7.根据权利要求6所述的形成通路孔(9)的方法，其特征在于，所述基板C3)包括多层结构(8)，所述多层结构(8)包括形成在所述基板(3)的上端(4)的不同材料的两个或更多个单独层，并且打开所述通路孔(9)的步骤包括对所述多层结构(8)进行各向异性蚀刻。
8.根据权利要求1至6中任一项所述的形成通路孔(9)的方法，其特征在于，所述基板 (3)包括蚀刻停止层(19)，利用所述蚀刻停止层(19)在纵向上停止蚀刻所述第二纵向部分 (12)，并且打开所述通路孔(9)的步骤包括对所述蚀刻停止层(19)进行蚀刻。
9.根据权利要求6至8中任一项所述的形成通路孔(9)的方法，其特征在于，在打开所述通路孔(9)的步骤之前，还包括利用薄膜(27)至少覆盖所述通路孔(9)的侧壁的步骤。
10.根据权利要求1所述的形成通路孔(9)的方法，其特征在于，蚀刻出所述通路孔 (9)的第一纵向部分的步骤包括以下步骤-在所述基板⑶的下端(5)形成具有倾斜侧壁(18)的凹部08)；以及-通过各向异性蚀刻形成所述缩颈03)的下倾斜侧壁(20)，其中，所述下倾斜侧壁 (20)是所述凹部08)和所述第一纵向部分(11)的倾斜侧壁(18)的复制，由此在所述下倾斜侧壁OO)和所述下端( 之间形成大致垂直的侧壁。
11.根据权利要求1至10中任一项所述的形成通路孔(9)的方法，其特征在于，当从所述上端(4)或所述下端( 观察时，所述通路孔(9)的横截面为细长形，优选为矩形。
12.—种形成通路(7)的方法，所述通路(7)从基板(3)的下端(5)至少部分通过所述基板C3)而通往所述基板(3)的上端G)，所述方法包括以下步骤-利用根据权利要求1至11中任一项所述的方法形成通路孔(9)；以及-利用导电材料至少部分填充所述通路孔(9)，从而提供通过所述通路孔(9)的导电路径。
13.一种形成气密腔(30)的方法，所述方法包括根据权利要求12所述的形成通路(7) 的方法，所述通路(7)提供所述气密腔(30)和所述基板(3)的下端( 之间的电连接，其中，使所述通路向至少部分放置在所述气密腔内的导电线(31)或焊盘开口，由此形成从所述下端( 到所述气密腔(30)的电连接。
14.一种用于电子器件的基板(3)，所述基板( 包括通路孔(9)，所述通路孔(9)从所述基板(3)的下端( 至少部分通过所述基板( 而通往所述基板(3)的上端，其中-所述基板(3)包括多层结构(8)，所述多层结构(8)包括形成在所述基板(3)的上端 (4)的不同材料的两个或更多个单独层； -所述通路孔贯穿所述多层结构(8)；-所述通路孔(9)至少部分填充有导电材料，从而提供通过所述通路孔(9)的导电路径，由此形成通路互连(7)； 其中-所述通路孔包括缩颈(23)，所述缩颈在所述通路孔(9)中形成开口部04)； -所述通路孔(9)从所述开口部04)开始朝着所述上端(4)加宽并且进入所述多层结构⑶；以及-所述通路孔以与所述开口部04)的宽度大致相对应的宽度向上打开。
15.根据权利要求14所述的基板(3)，其特征在于，从所述上端(4)或所述下端(5)观察到的所述通路孔(9)的横截面优选为矩形。
16.根据权利要求15所述的基板(3)，其特征在于，所述通路孔包括第一纵向部分 (11)，所述第一纵向部分(11)包括大致垂直的侧壁(16)和下倾斜侧壁(20)，其中，所述下倾斜侧壁OO)是所述缩颈03)的一部分，并且所述大致垂直的侧壁(16)从所述下端(5) 延伸至所述下倾斜侧壁OO)。
全文摘要
本发明提供一种形成通路孔(9)或通路(7)的方法，所述通路孔(9)或通路(7)从电子器件的基板(3)的下端(5)至少部分通过基板(3)而通往基板(3)的上端(4)。该方法包括以下步骤蚀刻出通路孔(9)的第一纵向部分(11)，以及蚀刻出通路孔(9)的第二纵向部分(12)；由此，第一纵向部分(11)和第二纵向部分(12)大致形成通路孔(9)，并且在通路孔(9)中形成缩颈(23)。缩颈(23)限定通路孔(9)的开口部(24)，并且该方法还包括以下步骤以缩颈(23)作为蚀刻掩模，通过蚀刻来打开通路孔(9)。通过利用导电材料至少部分填充通路孔来形成通路。还提供了用于电子器件的包括通路的基板。
文档编号H01L23/48GK102246299SQ200980150488
公开日2011年11月16日 申请日期2009年10月15日 优先权日2008年10月15日
发明者J·雷波, R·托尔斯隆德, 彼得·尼尔森 申请人:Aac微技术有限公司