专利名称：电阻记忆元件及其使用方法
技术领域：
本发明涉及电阻记忆元件及其使用方法，特别是涉及具备由氧化物半导体构成的元件体(素体)的电阻记忆元件及其使用方法。
背景技术：
电阻记忆元件具备具有电阻记忆特性的元件体，该元件体具有如下特性在初期状态下显示出例如比较高的电阻，但施加规定值以上的电压时，变化成低电阻状态，即使除去电压，也保持(记忆)该低电阻状态，另一方面，对处于低电阻状态的元件体在相反方向上施加规定值以上的电压时，恢复至高电阻状态，即使除去该电压，也保持(记忆)高电阻状态。这样的电阻记忆元件，通过在正方向以及反方向上分别施加阈值以上的电压，能够切换成低电阻状态和高电阻状态，通过切换，使电阻变化，从而能够对其进行记忆。通过利用这样的电阻切换特性，电阻记忆元件不仅作为所谓的电阻记忆元件、而且还能够作为切换元件使用。可以认为电阻记忆元件由于肖特基势垒的空乏层厚度的变化、或者电子在电极与由半导体构成的元件体的界面或体材料能级(〃> 々準位)上的俘获或释放等，超过势垒的电子的容易性发生变化，由此，变化成为高电阻状态和低电阻状态。电阻记忆元件中，需要在不同的极性电压下控制电阻(被称为双极性的)，基本上对肖特基势垒的前侧施加电压时，发生高电阻=>低电阻状态的切换，对反侧施加电压时，发生低电阻=>高电阻状态的切换。可以认为在整个电极界面上显示特性，稳定性优良。但是，课题之一在于电阻保持特性，具有如下课题可能是由于电阻切换而引起电子在界面或体材料能级上的俘获或释放，因此，特别是低电阻状态的稳定性变差，随着温度上升或时间经过电阻切换成高电阻状态。作为能够解决这样课题的技术，例如有在日本特开2006-3M447号公报(专利文献1)中记载的技术。在专利文献1中提出了改善电阻记忆特性的技术。即，在专利文献1中，具有用能够形成肖特基势垒的第一电极(例如Pt电极)和另一个第二电极夹持氧化物半导体(例如Nb = SrTiO3)的结构的电阻记忆元件中，采用Pt/Nb:SrTi03/绝缘膜/电极的结构。其中， 使上述绝缘膜作为抑制从氧化物半导体中的界面陷阱释放电子的势垒发挥作用，由此，抑制从界面上的电子的俘获或释放概率，其结果，实现了数据保持特性(电阻记忆效果)的改
口 ο但是，在专利文献1记载的技术中，通过引入绝缘层，预料到电阻变化率的降低和切换电压(switching voltage)的增大等弊端。因此，要求一种电阻记忆元件，其即使没有设置如上所述的绝缘层等，也与现有技术同等程度那样，电阻变化率大，得到优良的电阻记忆效果。现有技术文献专利文献
专利文献1 日本特开2006-3M447号公报
发明内容
本发明所要解决的问题本发明的目的在于，提供能够满足如上所述的要求的电阻记忆元件及其使用方法。解决问题的手段本发明的第一方面，首先面向一种电阻记忆元件，其具备元件体、和隔着元件体的至少一部分对置的至少一对电极，在一对电极之间施加第一方向的切换电压时，元件体中位于一对电极之间的至少一部分发生低电阻化，之后，即使除去第一方向的切换电压，位于一对电极之间的至少一部分也保持低电阻状态，另一方面，在一对电极之间施加与第一方向相反的第二方向的切换电压时，元件体中位于一对电极之间的至少一部分发生高电阻化，之后，即使除去第二方向的切换电压，位于一对电极之间的至少一部分也保持高电阻状态，为了解决上述的技术课题，其特征在于，具有如下结构。S卩，上述元件体，其特征在于，由具有通式=TihMxO2 (M为i^、Co、Ni以及Cu中的至少一种，且0. 005 ^ χ ^ 0. 05)表示的组成的氧化物半导体构成。上述氧化物半导体优选为多晶体。本发明的电阻记忆元件中，优选一对电极的至少一个是由与元件体消特基接触的材料构成的。本发明的电阻记忆元件，可以有效用于阻抗匹配。本发明的电阻记忆元件的第二方面，其特征在于，具备元件体、和以与元件体接触的方式设置的第一以及第二电极，第一电极由在与元件体的界面区域能形成可显示出整流性和电阻变化特性的肖特基势垒的材料构成，所述第二电极是由与所述第一电极相比对所述元件体更得到欧姆接触的材料构成的，元件体由具有通式TihMiA (M为i^e、C0、Ni以及 Cu中的至少一种，且0. 005 ^ χ ^ 0. 05)表示的组成的氧化物半导体构成。需要说明的是，上述“所述第二电极是由与所述第一电极相比对所述元件体更得到欧姆接触的材料构成的”是指，与第一电极对元件体的接触相比，由使第二电极对元件体的接触成为更近于欧姆特性的接触的材料构成第二电极。本发明还面向上述第二方面的电阻记忆元件的使用方法。本发明的电阻记忆元件的使用方法，其特征在于，包括通过在第一以及第二电极之间施加第一极性的第一电压脉冲而实现该电阻记忆元件的低电阻状态的步骤、和通过在第一以及第二电极之间施加与第一极性相反的第二极性的第二电压脉冲而实现该电阻记忆元件的高电阻状态的步骤。本发明的电阻记忆元件的使用方法，优选还具备如下步骤通过在第一以及第二电极之间施加至少一种中间电压脉冲，实现显示出上述低电阻状态与上述高电阻状态之间的电阻值的至少一种中间电阻状态，上述至少一种中间电压脉冲为上述第一极性或上述第二极性且具有上述第一电压脉冲和上述第二电压脉冲之间的能量。作为上述中间电压脉冲，对于选自脉冲宽度、脉冲振幅以及脉冲施加次数中的至少一种，优选使用具有上述第一电压脉冲与上述第二电压脉冲的中间值的脉冲。如上所述的优选使用方法，可以使用电阻记忆元件作为多值存储器。
发明效果根据本发明，得到电阻变化率大、并且具有优良的电阻记忆效果的电阻记忆元件。 其理由可推测如下。本发明人推测从肖特基势垒型的电阻切换特性出发，使在界面和体材料能级上的电子的俘获或释放稳定化，对于电阻切换特性以及电阻记忆特性的改善非常重要，在 TiO2中添加过渡金属，由此，如果在TiA的能带隙内形成能级，则能够使特性得到改善并且
稳定化。实际上，由添加有过渡金属的TW2的扩散反射测定，能够确定由能带隙内形成的能级引起的吸收，可以认为，所形成的能级影响电子的俘获或释放，从而能够改善低电阻状态的电阻保持特性。其结果可以认为，得到优良的电阻记忆效果。本发明的电阻记忆元件中，构成元件体的氧化物半导体为多晶体时，能够使电阻记忆效果、特别是低电阻状态的电阻保持特性进一步提高。这认为是多晶体中的晶界起作用。即，设置晶界这样的俘获电子的不连续结构，使电子的俘获或氧缺陷(酸素欠損)等容易产生，推测这对于低电阻状态的电阻随时间而发生高电阻化有效。本发明的电阻记忆元件中，一对电极的至少一个由与元件体消特基接触的材料构成时，更显著地显示出上述电阻变化率增大的效果。本发明的电阻记忆元件用于阻抗匹配时，能够以低耗电实现大的阻抗变化。本发明的电阻记忆元件的使用方法中，实施如下步骤通过对第一以及第二电极之间施加第一极性的第一电压脉冲而实现该电阻记忆元件的低电阻状态的步骤、和通过对第一以及第二电极之间施加与第一极性相反的第二极性的第二电压脉冲而实现该电阻记忆元件的高电阻状态的步骤，除此之外，如果还实施如下步骤，即通过对第一以及第二电极之间施加至少一种中间电压脉冲，实现显示出低电阻状态与高电阻状态之间的电阻值的至少一种中间电阻状态，则在实现优良的记忆特性的同时，能够实现该电阻记忆元件提供的电阻值的多值化，所述中间电压脉冲具有第一极性或第二极性且具有第一电压脉冲和第二电压脉冲之间的能量。该情况下，本发明的电阻记忆元件，如上所述，由于实现大电阻变化率，进而记忆特性良好，因此使用该元件时，能够稳定地实现多种电阻状态(多值)，可以作为例如多值存储装置、或者模拟内存装置使用。由此，本发明的电阻记忆元件的使用方法中，如上所述，如果进行多值化，则在相同尺寸的单元中能够保持多种电阻状态，因此，作为存储器使用的情况下，可以在相同单元尺寸中增大记忆容量。另外，由于通过改变所施加的电压脉冲的宽度或振幅等，可以连续地使电阻值变化而并不是离散的值，因此，也能够在模拟的用途中使用。
图1是图解地表示本发明的一个实施方式的电阻记忆元件的截面图。图2是表示在实验例1中求出的、本发明的范围内的试样14的电阻记忆元件的电流-电压特性的图。图3是表示在实验例1中求出的、本发明的范围外的试样32的电阻记忆元件在室温下的电阻保持特性的图。
图4是表示在实验例1中求出的、本发明的范围外的试样32的电阻记忆元件的低电阻状态的电阻保持特性的图。图5是表示在实验例1中求出的、本发明的范围内的试样14的电阻记忆元件的电阻保持特性的图。图6是表示在实验例2中求出的、本发明的范围外的试样32的电阻记忆元件的阻抗频率特性的图。图7是表示在实验例2中求出的、本发明的范围内的试样14的电阻记忆元件的阻抗频率特性的图。图8是表示在实验例3中对电阻记忆元件施加电压脉冲的第一施加方式的图。图9是表示以图8所示的方式施加电压脉冲时的电阻记忆元件的电阻变化的状态的图。图10是表示在实验例3中对电阻记忆元件施加电压脉冲的第二施加方式的图。图11是表示以图10所示的方式施加电压脉冲时的电阻记忆元件的电阻变化的状态的图。图12是表示在实验例4中对电阻记忆元件施加电压脉冲的第一施加方式的图。图13是表示以图12所示的方式施加电压脉冲时的电阻记忆元件的电阻变化的状态的图。图14是表示在实验例4中对电阻记忆元件施加电压脉冲的第二施加方式的图。图15是以图14所示的方式施加电压脉冲时的电阻记忆元件的电阻变化的状态的图。
具体实施例方式参照图1，电阻记忆元件1具备元件体2、和隔着元件体2的至少一部分对置的至少一对电极3和4。该实施方式中，具有电阻记忆元件1在基板状的下部电极4上形成薄膜状的元件体2、而且在其上形成薄膜状的上部电极3的电容器结构。电阻记忆元件1，在一对电极3和4之间施加第一方向的切换电压时，元件体2中位于一对电极3和4之间的至少一部分发生低电阻化，之后，即使除去该第一方向的切换电压，也保持元件体2的低电阻状态，另一方面，在一对电极3和4之间施加与第一方向相反的第二方向的切换电压时，元件体2中位于一对电极3和4之间的至少一部分发生高电阻化，之后，即使除去第二方向的切换电压，也保持元件体2的高电阻状态。元件体2由具有通式=TihMxO2 (M为i^、Co、Ni以及Cu中的至少一种过渡金属，且 0. 005 ^ χ ^ 0. 05)表示的组成的氧化物半导体构成。作为元件体2的薄膜，可以使用例如具有规定组成的靶，利用PLD (脉冲激光沉积， Pulse Laser D印osition)法而形成。在此，作为激光，使用ArF或KrF受激准分子激光等， 但并不限定于这些。作为成膜时的激光条件，可以为能量0. 1 3J/cm2、频率1 10Hz、温度400 700°C、真空度0. I1Torr IX KT5Torr (O2流动)。作为成膜法，除此以外，还可以应用 MOCVD (金属有机气相沉积，Metal Organic Chemical Vapor D印osition)法、RF 溅射法、MOD (金属有机沉积，Metal Organic deposition)法。另外，上述靶具有与要得到的元件体2同样的通式=TihMxO2(M为Fe、Co、Ni以及Cu中的至少一种，且0. 005 ^ χ ^ 0. 05)表示的组成，例如通过固相反应法制作。即，作为原料，使用高纯度的T^2粉末，并且根据需要使用Co304、Fe203、Ni0以及CuO的各粉末，进行称量以达到规定组成后，在玛瑙研钵中加入乙醇充分进行混合。使其干燥后，添加粘合剂， 使用高压机(high-pressure press)以及模具进行煅烧后，成形。将所得到的成形物脱脂后，采用1100°C 1200°C的温度在大气中煅烧4小时，由此，可以得到靶。上部电极3由在与元件体2的界面区域可形成能够显示出整流性和电阻变化特性的肖特基势垒的材料构成。因此，作为上部电极3的材料，有利地使用功函数比作为元件体 2的主成分的TiO2系材料大的、例如Pt。需要说明的是，只要是能形成肖特基结的材料，则也可以是Au、Ag、Pd等贵金属、SrRuO3等显示金属传导的氧化物、PED0T:PSS等有机导电体、 氮化物导电体等，并不限于Pt。下部电极4由与上部电极3相比对于元件体2更得到欧姆接触的材料构成即可， 优选由得到欧姆接触(才一 $ 7々接合)的材料构成。另外，优选使用功函数比作为元件体2的主成分的TiO2系材料小的材料或者同等程度的材料。作为一例，下部电极4由 Nb = SrTiO3构成。另外，通过装置形成工序，即使使用功函数大的金属，也能够得到接近于欧姆接触的接触，因此，除Nb SrTiO3以外，还可以使用例如Ti、Al、In、Zn、TiN以及贵金属电极等。它们分别以单体形式使用，或者例如以在本发明的元件体上形成作为欧姆电极的Ti 电极、在其上形成用于防止Ti电极氧化的Pt电极的结构来使用。如上所述，在优选的实施方式中，在上部电极3上形成肖特基势垒，下部电极4使用得到欧姆特性或接近欧姆特性的电极，也可以在上部电极3以及下部电极4的任一个上形成肖特基势垒。另外，电阻记忆元件1也可以是在作为元件体2的TW2系薄膜上并列形成二个电极3和4的平面型(1 > 一 t型)结构，而不形成图示的实施方式的电容器结构。另外，元件体2可以通过体材料(bulk body)提供，而不是薄膜。另外，本发明中，通过控制制膜时的氧分压来控制电子，根据工序条件、方法，如果需要，则添加作为供体发挥作用的元素，从而能够控制载体浓度。下面，对于为了考察由本发明的电阻记忆元件带来的效果而实施的实验例进行说明。[实验例1]通过固相反应法制作通式=TihMxO2 (M为Cr、Mn、Co、Fe、Ni以及Cu中的任意一种) 表示的陶瓷靶(直径20mm、厚度5mm)。作为原料，使用高纯度的Ti02、Mn3O4, Cr2O3> Co3O4, Fe203> NiO以及CuO的各粉末，进行称量以达到表1所示的规定组成后，在玛瑙研钵中加入乙醇，充分进行混合。接着，使其干燥后，添加粘合剂，使用高压机以及模具进行煅烧后，以达到直径约20mm、厚度约5mm的方式进行成形。将该成形体脱脂后，在1100°C的温度、大气中煅烧4小时，得到靶。另一方面，作为要形成与作为元件体的TW2系薄膜得到接近欧姆接触的下部电极的材料，准备掺杂NbO. 5原子％的SrTiO3(IOO)单晶基板(Furuuchi Chemical制)。接着，使用上述靶，在上述基板上通过PLD法制作作为元件体的膜厚约IOOnm的 TihMiA薄膜。在此，作为激光器，使用Lambda Physics制「CompexllO」ArF受激准分子激光器，将所产生的激光集光，入射到靶中，制作薄膜。对于成膜时的激光的条件，使能量为lj/cm2、频率为10Hz、温度为600°C、真空度为0. ITorr (O2流动)。需要说明的是，用荧光X射线测定等进行如上所述制作的薄膜的组成分析，结果确认，在所有的试样中，薄膜与用于其制作的靶实质上为相同组成。接着，在上述薄膜上使用金属掩模，通过DC溅射法形成由直径300 μ m的Pt构成的上部电极。对于由此得到的试样中的电阻记忆元件1，如图1所示，在下部电极4上形成由 ^i-Ga构成的引出电极5，使W探针6与该引出电极5接触的同时，在引出电极5与上部电极3之间连接电流电压产生器7，评价电流-电压特性，并且评价室温以及100°C下的电阻保持特性。作为电流电压产生器7，使用Advantest公司制造的“R6M6A”电流电压产生器。需要说明的是，表1中试样32为比较例。试样1 31中，具有Pt/Ti02/Nb SrTiO3/ In-Ga的结构，但作为试样32，制作具有Pt/Nb SrTiO3An-Ga的结构而不存在TW2系薄膜的试样。因此，试样1 31中，评价在Pt与TW2的界面处的特性，试样32中，评价在Pt与 NbiSrTiO3的界面处的特性。电流-电压特性评价中，如-X(V)今OV今Y (V)今OV今-X(V) (X以及Y为任意的
电压值)所示，清除对电阻记忆元件施加的电压，同时测定电阻记忆元件中流过的电流。另外，如图2所示，对于电流-电压特性，将从低电阻状态切换为高电阻状态的极性下得到最大变化的电压作为“估计电压”，并基于电阻变化率[%]=(高电阻状态的电阻值-低电阻状态的电阻值)/低电阻状态的电阻值XlOO的式子计算出该“估计电压”下的电阻变化率。其结果示于表1的“电阻变化率” 项下。需要说明的是，图2所示的电流-电压特性为表1的试样14。另外，作为电阻记忆效果的指标的电阻保持特性评价中，在切换为高电阻状态以及低电阻状态的各状态后，在2V的电压下每10秒测定电阻10小时，在室温以及100°C下分别测定电阻的时间变化，评价电阻的稳定性。更具体而言，对于试样32如图3所示，从电阻值以及时间的对数图(Log vs. Log)中引出直线，将低电阻状态的电阻值与高电阻状态的电阻值一致的时间定义为电阻保持时间，求出该电阻保持时间。其结果示于表1的“电阻保持时间”项下。图3中，“LRS”表示低电阻状态，“HRS”表示高电阻状态，“RT”表示室温。另外，后述的图4中，“100C”表示100°C。这些也适用于其他的附图以及表1。另外，如上所述求出的电阻保持时间是用于查看电阻记忆效果的倾向的评价因素，而不表示实际的电阻记忆效果时间，但在进行相对比较的方面，可以认为是充分的评价因素。需要说明的是，关于上述室温下的电阻保持时间，仅对试样14和试样32进行评价。另外，关于上述100°c下的电阻保持时间，仅对上述电阻变化率显示出1000%以上的试样进行评价。[表 1]
权利要求
1.一种电阻记忆元件，其具备元件体和隔着所述元件体的至少一部分对置的至少一对电极，在所述一对电极之间施加第一方向的切换电压时，在所述元件体中位于所述一对电极之间的至少一部分发生低电阻化，之后，即使除去所述第一方向的切换电压，位于所述一对电极之间的至少一部分也保持低电阻状态，另一方面，在所述一对电极之间施加与第一方向相反的第二方向的切换电压时，在所述元件体中位于所述一对电极之间的至少一部分发生高电阻化，之后，即使除去所述第二方向的切换电压，位于所述一对电极之间的至少一部分也保持高电阻状态，其中，所述元件体是由具有通式TihMiA所示组成的氧化物半导体构成的，所述通式中，M为 Fe, Co, Ni以及Cu中的至少一种，且满足0. 005 ^ χ ^ 0. 05。
2.根据权利要求1所述的电阻记忆元件，其中，所述氧化物半导体为多晶体。
3.根据权利要求1或2所述的电阻记忆元件，其中，所述一对电极的至少一个是由与所述元件体消特基接触的材料构成的。
4.根据权利要求1 3中任一项所述的电阻记忆元件，其用于阻抗匹配。
5.一种电阻记忆元件，其具备元件体以及以与所述元件体接触的方式设置的第一和第二电极，所述第一电极是由在与所述元件体的界面区域能形成可显示出整流性和电阻变化特性的肖特基势垒的材料构成的，所述第二电极是由与所述第一电极相比对所述元件体更得到欧姆接触的材料构成的，所述元件体是由具有通式TihMiA所示组成的氧化物半导体构成的，所述通式中，M为 Fe, Co, Ni以及Cu中的至少一种，且满足0. 005 ^ χ ^ 0. 05。
6.一种权利要求5所述的电阻记忆元件的使用方法，其中，包括通过在所述第一及第二电极之间施加第一极性的第一电压脉冲而实现该电阻记忆元件的低电阻状态的步骤、和通过在所述第一及第二电极之间施加与所述第一极性相反的第二极性的第二电压脉冲而实现该电阻记忆元件的高电阻状态的步骤。
7.根据权利要求6所述的电阻记忆元件的使用方法，其中，还包括如下步骤通过在所述第一及第二电极之间施加至少一种中间电压脉冲，实现显示出所述低电阻状态与所述高电阻状态之间的电阻值的至少一种中间电阻状态，所述中间电压脉冲为所述第一极性或所述第二极性且具有所述第一电压脉冲和所述第二电压脉冲之间的能量。
8.根据权利要求7所述的电阻记忆元件的使用方法，其中，对于选自脉冲宽度、脉冲振幅以及脉冲施加次数中的至少一种而言，所述中间电压脉冲具有所述第一电压脉冲与所述第二电压脉冲的中间值。
9.根据权利要求7或8所述的电阻记忆元件的使用方法，其中，作为多值存储器使用。
全文摘要
提供电阻变化率大、并且具有优良的记忆效果的电阻记忆元件。具备元件体(2)、和隔着元件体(2)的至少一部分对置的至少一对电极(3、4)的电阻记忆元件(1)，元件体(2)由具有通式Ti1-xMxO2(M为Fe、Co、Ni以及Cu中的至少一种，且0.005≤x≤0.05)表示的组成的氧化物半导体构成。第一电极(3)由在与元件体(2)的界面区域能形成可显示出整流性和电阻变化特性的肖特基势垒的材料构成，第二电极(4)是由与第一电极(3)比较对于元件体(2)更得到欧姆接触的材料构成的。
文档编号H01L27/10GK102326253SQ200980157169
公开日2012年1月18日 申请日期2009年9月8日 优先权日2009年2月20日
发明者广濑左京 申请人:株式会社村田制作所