半导体器件及其制造方法

专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其形成方法、具体地涉及一种在应用于具有焊盘的 半导体器件及其制造技术时有效的技术。
背景技术：
日本专利待审公开号2007-103593 (专利文献1)描述一种能够为包括不同种类金 属膜的层积膜形成键合焊盘的保护膜的开口而不削减保护膜并且能够在在水溶液中浸入 金属膜的步骤(比如划片步骤)中避免金属膜溶解的技术。具体而言，在包括铝膜和设置 于铝膜上的防反射膜如Ti膜和TiN膜的传导膜之上形成保护膜。然后在保护膜中形成保 护膜开口，该开口去除下层中的防反射膜并且暴露铝膜。这时，在沉积保护膜之前进行去除 防反射膜的蚀刻步骤，从而保护膜的去除区域位于防反射膜的去除区域以内。日本专利待审公开号2006-303452 (专利文献2)描述一种提高制造半导体器件 的方法的产量的技术，该半导体器件包括键合焊盘，该键合焊盘包括接线层，该接线层包括 铝。具体而言，在半导体衬底之上形成包括铝膜的最上层接线，并且在最上层接线之上形成 防反射膜。然后通过蚀刻来去除部分防反射膜。此后形成钝化膜，该钝化膜覆盖防反射膜和 最上层接线的顶部的如下部分，在该部分未形成防反射膜并且该部分具有使最上层接线的 其它部分暴露的开口。另外，将半导体衬底划分成多个半导体芯片。通过这样的步骤，在开 口中不再暴露防反射膜，并且可以阻止由于最上层接线与防反射膜之间的电解反应(cell reaction)所致的最上层接线的洗脱。

发明内容
在半导体芯片中，在半导体衬底之上形成半导体元件，比如MISFET，并且在半导体 元件的上层中形成接线层。然后，键合焊盘(称为焊盘)形成于接线层的最上层中。这样 配置的半导体芯片例如装配于布线板之上，并且形成于布线板上的端子和形成于半导体芯 片中的焊盘例如由包括金接线的键合接线连接。然后，装配于布线板之上的半导体芯片由 树脂材料密封。在半导体芯片中，形成表面保护膜(钝化膜)以便覆盖最上层中的接线层，并且通 过在部分表面钝化膜中形成开口来形成从开口暴露的焊盘。焊盘例如包括铝膜和防反射膜 的层积膜，并且去除从开口暴露的防反射膜以便减少焊盘与键合接线之间的接触电阻。由 于这一点，在从表面保护膜的开口暴露的焊盘的表面暴露铝膜，并且另一方面在由表面保 护膜覆盖的部分焊盘顶部之上形成防反射膜。这意味着在形成于表面保护膜中的开口的底 部去除防反射膜，然而在开口的侧表面暴露防反射膜。
形成树脂构件以便覆盖这样配置的焊盘，并且防止水等渗透进包括焊盘的半导体 芯片的内部。然而近年来，从环境保护的观点开始使用无卤素的构件作为树脂构件。具体 而言，规定对电气/电子设备废弃物的收集和回收，并且另外WEEE(电气和电子设备废弃 物)官方要求将包括基于溴的阻燃剂的塑料定义为将从单独回收的废弃物去除的物质。由 于这一点，越来越需要使用无卤素的构件作为树脂构件，该树脂构件是用于密封半导体芯 片的封装材料。本发明的发明人已经发现由于如上文所述使用无卤素的构件作为封装材料 以密封半导体芯片而存在此前未曾显现的新问题。在半导体芯片由树脂密封之后进行产品 组装步骤，然后完成半导体器件作为产品。此后，进行在高温度(85°C至130°C )和高湿度 (85% )环境之下向半导体器件施加电压的电压施加测试以保证半导体器件的可靠性。此时如果使用无卤素的构件作为树脂构件以密封半导体芯片，则半导体芯片的缺 陷显现。具体而言，焊盘由铝膜和作为防反射膜的氮化钛膜(TiN膜)的层积膜配置，并且 在形成于表面保护膜中的开口的底部去除氮化钛膜并且暴露铝膜。另一方面，在由表面保 护膜覆盖的区域中形成铝膜和氮化钛膜的层积膜。由于这一点，因而在形成于表面保护膜 中的开口的侧表面暴露作为防反射膜的氮化钛膜。这样配置的焊盘由树脂构件密封，然而在高温度和高湿度的环境中的电压施加测 试中，水通过树脂构件渗透进焊盘之上的开口。如果发生这一点，则在开口的侧表面暴露的 氮化钛膜与已经渗透进的水进行化学反应并且形成氧化钛膜。氧化钛膜的体积大于氮化钛 膜的体积，因此，增加在开口的侧表面暴露的防反射膜的体积。如果增加防反射膜的体积， 则向形成于防反射膜之上的表面保护膜施加过量应力，并且如果应力增加并且超过临界 点，则在表面保护膜中出现裂缝。如果在表面保护膜中出现裂缝，则大量的水通过裂缝到达 形成于表面保护膜的下层中的铝膜，并且引起铝膜的腐蚀问题。如果这样的现象出现，则半 导体器件的可靠性降低，并且另外出现半导体芯片的缺陷问题。由于上述机制而出现裂缝的问题在半导体芯片由未使用无卤素的构件的常规树 脂构件密封时尚未显现。然而，本发明的发明人最近已经发现在半导体芯片由使用无卤素 的构件的树脂构件密封并且对于这一配置在高温度和高湿度条件之下进行电压施加测试 时显现由于上述机制而在表面保护膜中出现裂缝的现象。本发明已经鉴于上述境况而加以实现并且提供一种即使在无卤素的构件用作树 脂构件以密封半导体芯片时仍然能够阻止裂缝出现于表面保护膜中并且提高半导体器件 的可靠性的技术。本发明的其它目的和新特征将从本说明书和附图的描述中变得清楚。下文简要地说明在本申请中公开的本发明之中的典型发明的概况。根据一个典型实施例的一种半导体器件的例子包括(a)焊盘，形成于半导体衬 底的上层中；(b)第一表面保护膜，第一开口在焊盘之上形成于第一表面保护膜中；(C)第 二表面保护膜，第二开口在焊盘之上形成于第二表面保护膜中，并且第二表面保护膜形成 于焊盘和第一表面保护膜之上；以及(d)树脂构件，形成于包括第二开口的内部的第二表 面保护膜之上。然后，焊盘具有(al)第一传导膜；以及(a2)防反射膜，形成于第一传导膜 之上。这时，在第一开口的内区域中包括第二开口，并且在第一开口的内区域中去除防反射 膜。另外，树脂构件包括无卤素的构件在另一典型半导体器件的例子中，一种半导体衬底具有接线形成区域和防护环形成区域。在接线形成区域中形成(al)第一焊盘，形成于半导体衬底的上层中；(bl)第一表 面护膜，第一开口在焊盘之上形成于第一表面保护膜中；以及(Cl)第二表面保护膜，第二 开口在第一焊盘之上形成于第二表面保护膜中，并且第二表面保护膜形成于第一焊盘和第 一表面保护膜之上。另外，第一焊盘具有(all)第一传导膜；以及(al2)防反射膜，形成于 第一传导膜之上。在第一开口的内区域中包括第二开口。在第一开口的内区域中去除防反 射膜。在防护环形成区域中形成(a2)第二焊盘，形成于半导体衬底的上层中；(b2)第一 表面保护膜，第三开口在第二焊盘之上形成于第一表面保护膜中；以及(c2)第二表面保护 膜，第三开口嵌入于第二表面保护膜中，并且第二表面保护膜形成于第二焊盘和第一表面 保护膜之上。另外，第二焊盘具有(a21)第一传导膜；以及(a22)防反射膜，形成于第一传 导膜之上。另外，在第三开口的内区域中去除防反射膜。另一典型半导体器件的例子包括(a)焊盘，形成于半导体衬底的上层中；(b)第 一表面保护膜，第一开口在焊盘之上形成于第一表面保护膜中；以及(c)第二表面保护膜， 第二开口在焊盘之上形成于第二表面保护膜中，并且第二表面保护膜形成于焊盘和第一表 面保护膜之上。另外，焊盘具有(al)第一传导膜；以及(a2)防反射膜，形成于第一传导膜 之上。在第一开口的内区域中包括第二开口，并且在第一开口的内区域中去除防反射膜。在 焊盘中存在探针接触到的探针接触区域和接线连接到的接线连接区域。形成第一开口和第 二开口以便从探针接触区域向接线连接区域延伸。另外，第二开口在接线连接区域中的尺 寸小于第二开口在探针接触区域中的尺寸。根据一个典型实施例的一种制造半导体器件的方法的例子包括以下步骤(a)在 半导体衬底的上层中形成第一传导膜；(b)在第一传导膜之上形成防反射膜；并且(C)通过 图案化第一传导膜和防反射膜来形成焊盘。然后，该方法包括以下步骤(d)形成第一表面 保护膜以便覆盖焊盘；(e)通过图案化第一表面保护膜在第一表面保护膜中形成暴露部分 焊盘的第一开口 ；并且(f)去除从第一开口暴露的防反射膜。另外，该方法包括以下步骤 (g)在包括第一开口的内部的第一表面保护膜之上形成第二表面保护膜；并且(h)通过图 案化第二表面保护膜在第二表面保护膜中形成暴露部分焊盘并且包括在第一开口中的第 二开口。此后，该方法还包括以下步骤(i)形成树脂构件以便覆盖第二开口形成于其中的 第二表面保护膜。这里，在步骤(i)中形成的树脂构件为无卤素的构件。另一制造半导体器件的典型方法的例子包括以下步骤(a)在半导体衬底的上层 中形成第一传导膜；(b)在第一传导膜之上形成防反射膜；(c)通过图案化第一传导膜和防 反射膜来形成焊盘；(d)形成第一表面保护膜以便覆盖焊盘；(e)通过图案化第一表面保护 膜在第一表面保护膜中形成暴露部分焊盘的第一开口 ； (f)去除从第一开口暴露的防反射 膜；(g)在包括第一开口的内部的第一表面保护膜之上形成第二表面保护膜；(h)通过图案 化第二表面保护膜在第二表面保护膜中形成暴露部分焊盘并且包括在第一开口中的第二 开口 ；并且(i)蚀刻从第二开口暴露的焊盘的表面。另一制造半导体器件的典型方法的例子包括以下步骤(a)在半导体衬底的区域 中形成第一传导膜，半导体衬底具有接线形成于其中的接线形成区域和防护环形成于其中 的防护环形成区域；(b)在第一传导膜之上形成防反射膜；(c)通过图案化第一传导膜和防 反射膜在接线形成区域中形成第一焊盘并且在防护环形成区域中形成第二焊盘；(d)形成 第一表面保护膜以便覆盖第一焊盘和第二焊盘；(e)通过图案化第一表面保护膜在第一表面保护膜中形成暴露部分第一焊盘的第一开口和暴露部分第二焊盘的第三开口 ；(f)去除 从第一开口暴露的防反射膜和从第三开口暴露的防反射膜；(g)在包括第一开口的内部和 第三开口的内部的第一表面保护膜之上形成第二表面保护膜；并且(h)通过图案化第二表 面保护膜在第二表面保护膜中形成暴露第一焊盘并且包括在第一开口中的第二开口，并且 同时保留嵌入于第二表面保护膜中的第三开口。另一制造半导体器件的典型方法的例子包括以下步骤(a)在半导体衬底的上层 中形成第一传导膜；(b)在第一传导膜之上形成防反射膜；(c)通过图案化第一传导膜和防 反射膜来形成焊盘；(d)形成第一表面保护膜以便覆盖焊盘；(e)通过图案化第一表面保护 膜在第一表面保护膜中形成暴露部分焊盘的第一开口 ；(f)去除从第一开口暴露的防反射 膜；(g)在包括第一开口的内部的第一表面保护膜之上形成第二表面保护膜；并且(h)通过 图案化第二表面保护膜在第二表面保护膜中形成暴露部分焊盘并且包括在第一开口中的 第二开口。另外，在焊盘中存在探针接触到的探针接触区域和接线连接到的接线连接区域。 形成第一开口和第二开口以便从探针接触区域向接线连接区域延伸。第二开口在接线连接 区域中的尺寸小于第二开口在探针接触区域中的尺寸。下文简要地说明在本申请中公开的本发明之中的典型发明所获得的效果。有可能提高半导体器件的可靠性。


图1是示出了包括在常规半导体芯片中形成的焊盘的区域的截面图；图2是示出了焊盘形成区域的附近部分的截面图、也是用于说明现有技术的问题 的图；图3是示出了焊盘形成区域的附近部分的截面图、也是用于说明现有技术的问题 的图；图4是示出了焊盘形成区域的附近部分的截面图、也是用于说明现有技术的问题 的图；图5是示出了第一实施例中的半导体芯片的布局配置的图；图6是示出了第一实施例中的焊盘配置的图；图7是示出了第一实施例中的半导体器件的截面图；图8是示出了在第一实施例中的半导体芯片中形成的焊盘形成区域的附近部分 的截面图；图9是示出了第一实施例中的半导体器件的制造步骤的截面图；图10是示出了在图9之后的半导体器件的制造步骤的截面图；图11是示出了在图10之后的半导体器件的制造步骤的截面图；图12是示出了在图11之后的半导体器件的制造步骤的截面图；图13是示出了在图12之后的半导体器件的制造步骤的截面图；图14是示出了在图13之后的半导体器件的制造步骤的截面图；图15是示出了在图14之后的半导体器件的制造步骤的截面图；图16是示出了在图15之后的半导体器件的制造步骤的截面图；图17是示出了在图16之后的半导体器件的制造步骤的透视图18是示出了在图17之后的半导体器件的制造步骤的透视图；图19是示出了在图18之后的半导体器件的制造步骤的截面图；图20是示出了在图19之后的半导体器件的制造步骤的截面图；图21是示出了在图20之后的半导体器件的制造步骤的截面图；图22是示出了图21中的焊盘形成区域的附近部分的截面图；图23是示出了在图22之后的半导体器件的制造步骤的截面图；图24是示出了在图23之后的半导体器件的制造步骤的截面图；图25是示出了在图24之后的半导体器件的制造步骤的截面图；图26是示出了第二实施例中的半导体器件的截面图；图27是示出了第二实施例中的半导体器件的制造步骤的截面图；图28是用于说明现有技术的问题的图；图29是用于说明第三实施例中的半导体器件的优点的图；图30是示出了第三实施例中的半导体器件的制造步骤的截面图；图31是示出了在图30之后的半导体器件的制造步骤的截面图；图32是示出了在图31之后的半导体器件的制造步骤的截面图；图33是示出了在图32之后的半导体器件的制造步骤的截面图；图34是示出了第四实施例中的半导体芯片的布局配置的图；图35是沿着图34中的B-B线切割的截面图；图36是示出了第四实施例中的半导体器件的制造步骤的截面图；图37是示出了在图36之后的半导体器件的制造步骤的截面图；图38是示出了在图37之后的半导体器件的制造步骤的截面图；图39是示出了在图38之后的半导体器件的制造步骤的截面图；图40是示出了在图39之后的半导体器件的制造步骤的截面图；图41是示出了在图40之后的半导体器件的制造步骤的截面图；图42是示出了第五实施例中的半导体器件的截面图；图43是示出了第五实施例的修改例子中的半导体器件的截面图；图44是示出了第六实施例中的焊盘配置的图；并且图45是示出了第七实施例中的半导体器件的截面图。
具体实施方式
如果必要，则为求便利而将以下实施例划分成多个章节或者实施例来进行说明。 除了具体清楚示出的情况之外，它们并非互不相关，并且一个实施例与另一实施例的一些 或者全部具有比如修改、细节和补充说明这样的关系。在以下实施例中，在提及要素数目(包括数目、数值、数量、范围等)等时，除了具 体清楚规定它们以及它们在理论上清楚地限于具体数目的情况之外，它们可以不限于具体 数目而是可以大于或者小于具体数目。另外在以下实施例中无需赘言要素(包括要素步骤等)除了具体清楚规定它以 及从理论观点认为它明显不可或缺的情况等之外未必不可或缺。类似地，在以下实施例中，在提及要素等的形状、位置关系等时，除了具体清楚规定以及从理论观点认为显然并非如此的情况之外，应当包括与该形状基本上相似或者类似 的形状等。这一陈述也适用于上述数值和范围。在用于说明实施例的所有附图中，作为原则，向相同构件附加相同符号，并且省略 其重复说明。为了使附图易于理解，即使它为平面图也可以附加影线。(第一实施例)在说明第一实施例中的半导体器件之前，参照

本发明的发明人所发现的 新问题。图1是示出了包括在常规半导体芯片中形成的焊盘的区域的截面图。在图1中， 在未示意示出的半导体衬底之上形成半导体元件，比如MISFET (金属绝缘体半导体场效应 晶体管)，并且在MISFET之上形成多层布线。图1示出了多层接线的最上层的附近部分。 在图1中，塞PLGl形成于层间绝缘膜ILl中，并且接线WL形成于塞PLGl形成于其中的层 间绝缘膜ILl之上。接线WL与塞PLGl电耦合。然后，在接线WL形成于其之上的层间绝缘 膜ILl之上形成层间绝缘膜IL2，并且塞PLG2形成于层间绝缘膜IL2中。塞PLG2与接线 WL电耦合。然后，在塞PLG2形成于其中的层间绝缘膜IL2之上形成最上层接线TWL。最上 层接线TWL与塞PLG2电耦合并且例如包括氮化钛膜TN、铝膜AL和防反射膜AR的层积膜。 这时，防反射膜AR例如包括氮化钛膜。在这样配置的最上层接线TWL之上形成例如包括氧化硅膜的表面保护膜PASl和 例如包括氮化硅膜的表面保护膜PAS2。然后形成开口 OPl，该开口穿透表面保护膜PASl和 表面保护膜PAS2并且到达最上层接线TWL。在开口 OPl中去除作为最上层接线TWL的组成 的防反射膜AR。也就是说，在形成于表面保护膜PASl和表面保护膜PAS2中的开口 OPl的 底部暴露构成最上层接线WL的铝膜AL。在最上层接线TWL中，使铝膜AL暴露的开口 OPl 的底部形成焊盘PD。例如由金接线制成的接线W连接到焊盘PD，并且为了减少焊盘PD与接线W之间的 接触电阻，在焊盘PD形成区域中去除最上层接线TWL的防反射膜AR。形成树脂MR以便覆 盖开口 OPl的内部(包括接线W连接到的焊盘PD)和表面保护膜PAS2的表面。对于如上文所述配置的半导体器件，在完成产品之后进行在高温度(85°C至 130°C)和高湿度(85%)环境中向半导体器件施加电压的电压施加测试以便保证半导体器 件的可靠性。这时，已经变得清楚具有图1中所示结构的常规半导体器件具有问题。说明这一问题。图2是示出了焊盘PD形成区域的附近部分的截面图。在图2中， 在最上层接线TWL的开口 OPl的底部暴露的区域形成焊盘PD。在焊盘PD中去除防反射膜 AR，并且暴露防反射膜AR的下层中形成的铝膜AL。另一方面，在开口 OPl之外，表面保护膜 PASl和表面保护膜PAS2覆盖最上层接线TWL的表面。在这一覆盖区域中，防反射膜AR未 被去除并且仍然保留。也就是说，在防反射膜AR在开口 OPl以外保留于表面保护膜PASl的 下层中之时，它在使开口 OPl的底部暴露的开口 OPl以内被去除。由于这一点，在开口 OPl 的侧表面暴露防反射膜AR的侧表面。在这一状态下，表面保护膜PAS2的顶部(包括开口 OPl的内部)由树脂MR覆盖。在这一状态下，当在高温度和高湿度环境中对半导体器件进行电压施加测试时， 在半导体器件以外存在的水经由树脂MR渗透进半导体器件的内部。具体而言，由树脂MR 密封的开口 OPl的内部为凹形，因此，已经通过树脂MR渗透进的水可能在开口 OPl的拐角部分聚集。如果水在开口 OPl的拐角部分聚集，则在开口 OPl的侧表面暴露的防反射膜AR 因而与水直接接触。防反射膜AR例如包括氮化钛膜，因此在开口 OPl的侧表面暴露的氮化 钛膜与已经渗透进的水进行化学反应，并且形成氧化钛膜Τ0Χ。氧化钛膜TOX的体积大于 氮化钛膜的体积，因此在开口 OPl的侧表面暴露的防反射膜AR体积膨胀(出现很小的裂缝 CK)。另外如图4中所示，随着化学反应从氮化钛膜进行到氧化钛膜，防反射膜AR体积进一 步膨胀。因此，向形成于防反射膜AR之上的表面保护膜施加过量应力，并且当应力超过临 界点时，跨表面保护膜PASl和表面保护膜PAS2出现大裂缝CK。当大裂缝CK如上文所述跨表面保护膜PASl和表面保护膜PAS2出现时，水也渗透 进原来由表面保护膜PASl和表面保护膜PAS2覆盖的最上层接线TWL。由于这一点，构成最 上层接线TWL的铝膜AL的腐蚀加剧从而导致半导体芯片的缺陷。另外，可能出现防反射膜 AR从表面保护膜PAS剥落这样的缺陷。可以认为半导体芯片的缺陷由于上述机制而出现，然而在其中在树脂MR中未使 用无卤素的构件的常规结构中尚未显现这样的问题。然而，本发明的发明人最近已经发现 当在树脂MR中使用无卤素的构件时，上述机制所致的半导体芯片缺陷显现。也就是说，如 果树脂的材料改变成无卤素的构件，则上述机制所致的半导体芯片缺陷变得易于出现。近年来，从环境保护的观点开始使用无卤素的构件作为树脂MR。具体而言，规定对 电气/电子设备废弃物的收集和回收，并且另外WEEE官方要求将包括基于溴的阻燃剂的塑 料定义为将从单独回收的废弃物去除的物质。由于这一点，越来越需要使用无卤素的构件 作为树脂构件，该树脂构件是用于密封半导体芯片的封装材料。由于这一点，可以认为从现 在起更频繁地使用包括无卤素的构件的树脂MR作为树脂以密封半导体器件。当频繁地使 用无卤素的构件作为树脂MR时，预计不能忽略上文提到的机制所致的半导体芯片缺陷。由于这一点，本第一实施例提供一种即使在使用无卤素的构件作为树脂MR以密 封半导体芯片时仍然能够减轻上述机制所致的半导体芯片缺陷的技术。具体而言，在本第 一实施例中，设计焊盘的结构使得即使使用无卤素的构件作为树脂MR，半导体芯片的缺陷 仍然未变得更糟。下文参照

其中可以了解上文提到的设计的本第一实施例的技术 概念。图5是示出了本第一实施例中的半导体芯片CHP的平面布局配置的图。在图5中， 半导体芯片CHP具有矩形形状，并且沿着半导体芯片CHP的四条边形成多个焊盘PD。在半 导体芯片CHP以内布置内部电路区域ICA。内部电路区域ICA经由I/O区域(未示意地示 出)从焊盘PD接收电源或者信号。I/O区域布置于内部电路区域ICA内或者布置于焊盘 PD之下的区域中。在内部电路区域ICA的外围上以环形形式布置参考电源接线Vss和电源 接线Vdd。图6是图5中的焊盘PD的放大图。开口 0P2暴露焊盘PD的表面。另外存在在电 特性检查中探针接触到的探针接触区域PRO和在接线键合步骤中接线连接到的接线连接 区域PDR。另外，焊盘PD由最上层接线形成并且由相同层中的接线朝向内部电路区域ICA 电華禹合。图7是示出了本第一实施例中的半导体器件的截面图。如图7中所示，在本第一 实施例中的半导体器件中，半导体芯片CHP装配于布线板WB之上。然后，形成于半导体芯 片CHP中的焊盘PD和形成于布线板WB之上的端子TE由接线W连接。形成于布线板WB的表面(主表面)上的端子TE与形成于布线板WB的背侧上的焊球SB电耦合。形成于布线 板WB的背侧上的焊球SB是作为外部连接端子来工作的构件，并且形成于半导体芯片CHP 中的焊球SB和焊盘PD经由接线W和端子TE来电耦合。然后，形成于半导体芯片CHP中的 焊盘PD经由形成于半导体芯片CHP以内的多层接线来与半导体元件(比如形成于半导体 衬底之上的MISFET)电耦合。由于这一点，形成于半导体芯片CHP以内的集成电路与焊盘 PD连接，并且另外焊盘PD经由接线W和端子TE来与形成于接线板WB的背侧上的焊球(外 部连接端子)连接，因此形成于半导体芯片CHP以内的集成电路与作为外部连接端子的焊 球SB连接。由于这一点，使得有可能从连接到外部连接端子的外部设备控制形成于半导体 芯片CHP以内的集成电路。在本第一实施例中，使用无卤素的构件作为布线板WB的材料。由于考虑环境保护 观点，所以如文上所述使用无卤素的构件作为布线板WB。这里，将用作布线板WB的无卤素 的构件定义为氯含量为重量百分比0. 09或者更少而溴含量为重量百分比0. 09或者更少， 并且氯和溴的总含量为重量百分比0. 15或者更少的材料。接着在布线板WB的装配半导体芯片的主表面这一侧上形成树脂MR以便密封半导 体芯片CHP。提供树脂MR以便保护半导体芯片CHP免受外部冲击和杂质渗透。由于近来环 境保护的重要性而使用无卤素构件作为构成树脂MR的材料。这时，构成树脂MR的无卤素 的构件的定义有些不同于构成布线板WB的无卤素的构件的定义。如上文所述，布线板WB 中使用的无卤素的构件是氯含量为重量百分比0. 09或者更少而溴含量为重量百分比0. 09 或者更少，并且氯和溴的总含量为重量百分比0. 15或者更少的材料。与这一点对照，将树 脂MR中使用的无卤素的构件定义为氯含量为重量百分比0. 09或者更少、溴含量为重量百 分比0. 09或者更少而锑含量为重量百分比0. 09或者更少的材料。在任一情况下，在本第 一实施例中的半导体器件中，使用无卤素的构件作为构成布线板WB的材料和构成树脂MR 的材料，也就是说，因而使用不污染环境的材料。也就是说，本说明书中使用的布线板WB和 树脂MR的材料是由上述WEEE官方要求规定的材料。接着参照图8说明半导体芯片CHP的焊盘PD的附近结构。图8是示出了半导体 芯片CHP的焊盘PD的附近结构的截面图和与图6中的A-A截面对应的截面图。首先在半 导体芯片CHP中，半导体元件如MISFET (包括逻辑ID和存储器)形成于板形半导体衬底之 上和半导体元件形成于其之上的半导体衬底之上，多层接线由层间绝缘膜形成。在图8中 示出了多层接线的最上层接线和在低一层的层中的接线。在图8中，在层间绝缘膜ILl中形成塞PLG1。层间绝缘膜ILl例如由氧化硅膜形 成，并且通过在形成于层间绝缘膜ILl中的接触孔中嵌入传导膜来形成塞PLG1。具体而 言，在接触孔的内壁上形成阻挡传导膜，比如钛膜和氮化钛膜，并且在阻挡传导膜之上嵌入 金属膜，比如钨膜和铝膜，因此形成塞PLGl。阻挡传导膜是具有所谓阻挡性质的膜，该性质 例如防止金属膜(该金属膜是将要在后续步骤中嵌入于接触孔中的膜的材料)扩散到硅 中。这样配置的塞PLGl经由下层中的接线来与半导体元件(比如形成于半导体衬底之上 的MISFET)电耦合。接着在塞PLGl形成于其中的层间绝缘膜ILl之上形成接线WL，并且形成层间绝 缘膜IL2以便覆盖接线WL。接线WL例如由钛/氮化钛膜、铝膜和钛/氮化钛膜的层积膜 形成。然后，层间绝缘膜IL2例如如同层间绝缘膜ILl 一样由氧化硅膜形成。在层间绝缘膜IL2中形成到达接线WL的塞PLG2，并且如同塞PLGl —样通过经由阻挡传导膜在接触孔 (通过孔)中嵌入金属膜来形成塞PLG2。在本实施例中示出了主要包括铝膜的接线结构作为例子，然而该结构不限于此。 例如，可以运用双大马士革结构的接线结构，该双大马士革结构包括铜作为它的主要成分。 在该情况下，只有在与最上层接线相同的层中的焊盘PD具有铝接线结构，然而，下层中的 所有接线具有双大马士革结构的接线结构，该双大马士革结构包括铜作为它的主要成分。 在双大马士革结构的接线结构情况下，接线槽和连接孔形成于层间绝缘膜ILl内。此后，包 括铜作为其主要成分的导体膜通过镀制方法形成于接线槽和连接孔中，并且通过CMP方法 等抛光接线槽以外和连接孔以外的传导膜。由于这一点，有可能形成双大马士革结构的接 线结构，其中接线WL和塞PLGl —体地形成于接线槽和连接孔中。也有可能形成阻挡金属 膜，该阻挡金属膜具有防止铜在层间绝缘膜ILl与传导膜之间扩散的功能。阻挡金属例如 包括氮化钽、钽或者由它们制成的层积膜之间扩散。此后，在塞PLG2形成于其中的层间绝缘膜IL2之上形成最上层接线TWL。最上层 接线TWL经由塞PLG2来与接线WL电耦合。这时，接线WL经由塞PLGl和下层接线来与半 导体元件连接，因此最上层接线TWL因而与半导体元件电耦合，因此，通过电耦合半导体元 件和包括最上层接线的多层接线在半导体芯片CHP中形成集成电路。最上层接线TWL例如由钛膜TN、形成于钛膜TN之上的铝膜AL和形成于铝膜AL之 上的防反射膜AR的层积膜形成。然后在最上层接线TWL之上形成表面保护膜(钝化膜) PASl，并且在表面保护膜PASl之上形成表面保护膜PAS2。表面保护膜PASl例如由氧化硅 膜形成，并且表面保护膜PAS2例如由氮化硅膜形成。接着说明通过打开最上层接线TWL的部分来形成的焊盘PD的配置。如图8中所 示，开口 OPl形成于最上层接线TWL之上形成的表面保护膜PASl中。也就是说，在表面保护 膜PASl中形成开口 OPl，该开口穿透表面钝化膜PASl并且在底部暴露最上层接线TWL。去 除在开口 OPl的底部暴露的防反射膜AR。由于这一点，在形成于表面保护膜PASl中的开口 OPl的底部暴露构成最上层接线TWL的铝膜AL。也就是说，在位于开口 OPl以内的底部去 除构成部分最上层接线TWL的防反射膜AR并且暴露铝膜AL。另一方面，在开口 OPl以外， 防反射膜AR保留于表面保护膜PASl的下层中。由于这一点，在开口 OPl的作为开口 OPl 的外部与内部之间边界的侧表面因而暴露防反射膜AR的侧表面。此后，在表面保护膜PASl之上形成表面保护膜PAS2，并且在表面保护膜PAS2中形 成开口 0P2。形成开口 0P2以便包含于开口 OPl中。也就是说，开口 0P2的尺寸小于开口 OPl的尺寸，并且在开口 OPl以内形成部分表面保护膜PAS2。具体而言，形成于表面保护膜 PAS2中的开口 0P2小于形成于表面保护膜PASl中的开口 OPl，并且在开口 OPl中包括开口 0P2，因此开口 OPl的侧表面因而由表面保护膜PAS2覆盖。然后，在形成于表面保护膜PAS2 中的开口 0P2的底部暴露构成最上层接线TWL的铝膜AL并且形成由开口 0P2的尺寸限定 的焊盘PD。也就是说，在本第一实施例中，形成于表面保护膜PASl中的开口 OPl的直径不 同于形成于表面保护膜PAS中的开口 0P2的直径，因此仅暴露直径更小的开口 0P2的底部， 并且焊盘PD由在开口 0P2的底部暴露的最上层接线TWL形成。接线W连接到焊盘PD，表面保护膜PAS2的顶部(包括接线W连接到的焊盘PD的 顶部)由树脂MR密封。
这里，本第一实施例的特征在于使形成于表面钝化膜PASl中的开口 OPl的直径不 同于形成于表面保护膜PAS2中的开口 0P2的直径。另外，本第一实施例的具体特征在于使 开口 0P2的直径小于开口 OPl的直径并且形成开口 0P2以便包含于开口 OPl中。由于这一 点，有可能用开口 0P2形成于其中的表面保护膜PAS2覆盖在开口 OPl的侧表面暴露的防反 射膜AR的侧表面。也就是说，形成开口 0P2以便包含于开口 OPl中，因此，焊盘PD由开口 0P2限定，并且开口 OPl的侧表面由表面保护膜PAS2覆盖。因而有可能形成焊盘PD而不 暴露防反射膜AR的侧表面。由于这一点，开口 OPl的侧表面由表面保护膜PAS2覆盖而不 暴露在其侧表面形成的防反射膜AR。由于这一点，即使水渗透进使焊盘PD暴露的开口 0P2 的拐角部分，已经渗透进的水仍未到达开口 OPl的侧表面，因此水不可能与在开口 OPl的侧 表面形成的防反射膜AR直接接触。因而，有可能阻止作为防反射膜AR的氮化钛膜与水反 应以变成氧化钛膜。这意味着可以阻止防反射膜AR的体积增加并且可以阻止由于防反射 膜AR的体积增加而出现裂缝以及防反射膜AR从表面保护膜PASl的剥落。也就是说，本第一实施例的特征在于形成开口 0P2以便包含于开口 OPl中，换而言 之，形成开口 0P2使得防反射膜AR的侧表面和表面保护膜PASl的侧表面由表面保护膜PAS 覆盖。例如如图1中所示，当形成开口 0P2使得在表面保护膜PASl中打开的开口 OPl的 直径与在表面保护膜PAS2中打开的开口 0P2的直径相同并且它们相互准确重叠时，因而从 开口 OPl (尺寸与开口 0P2的尺寸相同)的侧表面暴露防反射膜AR的侧表面。在这一情况 下，如果水渗透进开口 OPl的拐角部分并且在那里聚集，则已经聚集的水因而与防反射膜 AR(氮化钛膜)直接接触。然后，水与构成防反射膜AR的氮化钛膜进行化学反应，并且氮化 钛膜变成氧化钛膜。氧化钛膜的体积大于氮化钛膜的体积，因此防反射膜AR体积膨胀。因 而可能出现从表面保护膜PASl向表面保护膜PAS2延伸的大裂缝或者由于防反射膜AR的 体积膨胀而使防反射膜AR从表面保护膜PASl剥落。与这一点对照，当配置使得如在本第一实施例中一样使形成于表面保护膜PAS2 中的开口 0P2小于形成于表面保护膜PASl中的开口 OPl并且在开口 OPl中包括开口 0P2 时，有可能用表面保护膜PAS2覆盖开口 OPl的侧表面。也就是说，有可能用表面保护膜 PAS2覆盖在开口 OPl的侧表面暴露的防反射膜AR的侧表面。由于这一点，有可能防止渗透 进开口 0P2的拐角部分的水与在开口 OPl的侧表面暴露的防反射膜AR直接接触，因此可以 阻止防反射膜AR由于化学反应而体积膨胀。因而可以阻止从表面保护膜PASl向表面保护 膜PAS2延伸的大裂缝出现以及由防反射膜AR的体积膨胀而使防反射膜AR从表面保护膜 PASl剥落。具体而言，这样的裂缝的出现和剥落的出现将在使用无卤素的构件作为树脂MR 的半导体器件中显现为半导体芯片的缺陷，然而本第一实施例1通过使将在焊盘PD中聚集 的水与防反射膜AR物理上进行分离而对于使用无卤素的构件作为树脂MR的产品也有效。在本第一实施例中，通过设计配置使得在形成于表面保护膜PASl中的开口 OPl中 包括形成于表面保护膜PAS2中的开口 0P2，可以将在焊盘PD中聚集的水与防反射膜AR物 理上进行分离，并且这样的配置由于表面保护膜PASl和表面保护膜PAS2的两层配置而可 以加以实现。也就是说，当表面保护膜形成为一层时不能形成另一开口，因此从开口的侧表 面暴露防反射膜，并且渗透进开口的拐角部分的水因而与防反射膜直接接触。由于这一点， 裂缝的出现或者剥落的出现带来问题。与这一点对照，在本第一实施例中，表面保护膜包括两层，也就是表面保护膜PASl和表面保护膜PAS2，因此有可能使将要形成于表面保护膜 PASl中的开口 OPl不同于将要形成于表面保护膜PAS2中的开口 0P2。也就是说，通过配置 表面保护膜PASl和表面保护膜PAS2这两层，可以增加使防反射膜AR暴露的开口 OPl的直 径，并且可以在开口 OPl中包括开口 0P2。如上文所述配置本第一实施例中的半导体器件，并且下文参照

其制造方法。首先，半导体元件如MISFET通过使用正常半导体制造技术形成于半导体衬底之 上。然后，多层接线形成于半导体元件形成于其之上的半导体衬底之上。图9示出了构成多 层接线的部分接线。说明接线的制造步骤。如图9中所示，例如通过CVD(化学气相沉积) 方法形成包括氧化硅膜的层间绝缘膜ILl。然后，通过使用光刻技术和蚀刻技术在层间绝缘 膜ILl中形成接触孔(通过孔)。此后，在包括接触孔的层间绝缘膜ILl之上形成例如包括 钛/氮化钛膜的阻挡传导膜和例如包括铝膜的金属膜，并且阻挡传导膜和金属膜嵌入于接 触孔中。接着，例如通过CMP(化学机械抛光)方法去除层间绝缘膜ILl之上形成的不必要 的阻挡传导膜和金属膜。由于这一点，可以形成嵌入于层间绝缘膜ILl中的塞PLG1。此后，在塞PLGl形成于其中的层间绝缘膜ILl之上形成钛/氮化钛膜、铝膜和钛 /氮化钛膜的层积膜。可以例如通过使用溅射方法来形成构成层积膜的钛/氮化钛膜和铝 膜。此后，通过使用光刻技术和蚀刻技术来图案化形成于层间绝缘膜ILl之上的层积膜。由 于这一点，与塞PLGl连接的接线WL可以形成于层间绝缘膜ILl之上。接着在接线WL形成于其之上的层间绝缘膜ILl之上形成层间绝缘膜IL2。层间绝 缘膜IL2例如由氧化硅膜形成并且可以例如通过CVD方法来形成。然后，通过使用光刻技 术和蚀刻技术在层间绝缘膜IL2中形成接触孔(通过孔)。此后，在包括接触孔内部的层间 绝缘膜IL2之上形成例如包括钛/氮化钛膜的阻挡传导膜和例如包括铝膜的金属膜，并且 阻挡传导膜和金属膜嵌入于接触孔中。接着，例如通过CMP (化学机械抛光)方法来去除形 成于层间绝缘膜IL2之上的不必要的阻挡传导膜和金属膜。由于这一点，塞PLG2可以形成 于层间绝缘膜IL2中。以这一方式形成图9中所示多层接线的部分。接着说明形成多层接 线的最上层接线的步骤。首先如图10中所示，在塞PLG2形成于其中的层间绝缘膜IL2之上形成氮化钛膜 TN。可以例如通过使用溅射方法形成氮化钛膜TN。然后在氮化钛膜TN之上形成铝膜AL。 也可以例如通过使用溅射方法来形成铝膜AL。然后在铝膜AL之上形成防反射膜AR。防反 射膜AR是为了防止形成于铝膜AL之上的抗蚀剂膜的曝光精确度下降而提供的膜，该曝光 精确度下降是在图案化反射率高的膜如铝膜时由从铝膜反射的光的散射所引起的。也就是 说，通过在铝膜之上形成防反射膜AR，有可能阻止来自铝膜的不期望反射并且保证抗蚀剂 膜的图案化的精确度。防反射膜例如由氮化钛膜形成并且可以例如通过溅射方法来形成。各膜的膜厚度例如如下氮化钛膜TN的厚度为75nm，铝膜AL的膜厚度为600至 2，OOOnm (优选为800nm至1，OOOnm)，并且作为防反射膜AR的氮化钛膜的膜厚度约为30至 IOOnm0此后如图11中所示，通过使用光刻技术和蚀刻技术图案化氮化钛膜TN、铝膜AL和 防反射膜AR。这时，抗蚀剂膜形成于防反射膜AR之上，并且经由掩模用曝光光照射抗蚀剂 膜，因此加工抗蚀剂膜。这时，防反射膜AR形成于抗蚀剂膜的下层中，因此可以阻止从位于更下层中的铝膜AL反射的光，因此提高抗蚀剂膜的加工精确度。因而有可能使用加工的抗 蚀剂膜作为掩模来进行氮化钛膜TN、铝膜AL和防反射膜AR的精确图案化并且形成包括氮 化钛膜TN、铝膜AL和防反射膜AR的最上层接线TWL。接着如图12中所示，在最上层接线TWL形成于其之上的层间绝缘膜IL2之上形成 表面保护膜PAS1。形成表面保护膜PASl以便覆盖最上层接线TWL。表面保护膜PASl例如 由氧化硅膜形成并且可以例如通过等离子体CVD方法来形成。表面保护膜PASl是为了保 护形成于半导体衬底以内的半导体元件和多层接线免受机械应力和杂质渗透而提供的膜。 表面保护膜PASl的膜厚度例如约为200nm。此后如图13中所示，通过使用光刻技术和蚀刻技术来图案化表面保护膜PASl。具 体而言，进行表面保护膜PASl的图案化，从而形成使最上层接线TWL的部分表面暴露的开 口 OPl。这时，使用包括CHF3、CF4, 02和々1·的蚀刻气体来进行包括氧化硅膜的表面保护膜 PASl的蚀刻。此后如图14中所示，通过进行蚀刻来去除从开口 OPl暴露的防反射膜AR。使用包 括Cl2和Ar的蚀刻气体来进行包括氮化钛膜的防反射膜AR的蚀刻。去除在开口 OPl的底 部暴露的防反射膜AR以便在后续步骤中在接线连接到最上层接线TWL时减少在包括金接 线的接线与最上层接线TWL之间的接触电阻。也就是说，如果未去除防反射膜AR，则氮化 硅膜与接线接触，因此增加接触电阻。由于这一点，去除防反射膜AR，并且使铝膜与接线接 触，因此减少接触电阻。另外，在使铝膜与接线直接接触时增加了接线的粘合。在去除作为防反射膜AR的氮化钛膜之后，进行使用包括H2O和O2的气体的防腐蚀 加工以便对暴露的铝膜AL的表面进行防腐蚀加工。由于这一点，薄氧化铝膜(未示意地示 出)形成于铝膜AL的表面上。接着如图15中所示，在开口 OPl形成于其中的表面保护膜PASl之上形成表面保 护膜PAS2。形成表面保护膜PAS2，从而开口 OPl嵌入于其中。表面保护膜PAS2例如由氮 化硅膜形成并且可以例如通过等离子体CVD方法来形成。类似于表面保护膜PAS1，表面保 护膜PAS2也是为了保护形成于半导体衬底以内的半导体元件和多层接线免受机械应力和 杂质渗透而提供的膜。表面保护膜PAS2的膜厚度例如约为500至1，500nm、优选地约为 600nmo此后如图16中所示，通过使用光刻技术和蚀刻技术在表面保护膜PAS2中形成开 口 0P2。这时，形成开口 0P2使得形成于表面保护膜PAS2中的开口 0P2的尺寸(直径)小 于形成于表面保护膜PASl中的开口 OPl的尺寸(直径)，并且在开口 OPl中包括开口 0P2。 因而，在开口 OPl的侧表面暴露的防反射膜AR由表面保护膜PAS2覆盖。在形成于表面保 护膜PAS2中的开口 0P2的底部暴露构成最上层接线TWL的铝膜AL，并且使铝膜AL暴露的 区域形成焊盘PD。使用包括CHF3、CF4, O2和Ar的蚀刻气体来进行开口 0P2形成于其中的 表面保护膜PAS2的蚀刻。以上述方式可以在多层接线的最上层中形成焊盘PD。另外，在形成开口 0P2之后进行使用包括H2O和O2的气体的防腐蚀加工以便对暴 露的铝膜AL的表面进行防腐蚀加工。由于这一点，薄氧化铝膜(未示意地示出)形成于铝 膜AL的表面上。未必需要进行上文在图14中说明的防腐蚀加工，然而希望无故障地进行 防腐蚀加工，因为在形成开口 0P2之后的后续步骤的时间期间长时间保留半导体晶片。此后进行半导体晶片的探针测试步骤。如在本实施例中一样，当在焊盘PD中提供接线连接区域PDR和探针接触区域时，多个探针迹线在探针测试时形成于探针接触区域 PRO中。这时，剥落铝膜AL的表面上的氧化铝膜。由于这一点，在探针接触区域PRO中，在 剥落的状态下暴露铝膜AL，因此铝膜AL受到从外界渗透进的水所导致的电化学反应的可 能性变高。另外，在探针接触区域PRO附近的氮化钛膜TN变得更可能受影响而引起异常氧 化。探针接触区域PRO的位置比接线连接区域PDR更接近内部电路区域ICA，因此采取如在 本实施例中一样的措施更有效。可以在其它实施例中类似地使用如下配置，其中接线连接 区域PDR和探针接触区域PRO形成于焊盘PD中。另外在本实施例中，通过接线键合来连接 半导体芯片CHP，因此希望在与半导体芯片CHP的端部(在半导体晶片的台架中对芯片区域 进行限定的划片线)接近的位置布置接线连接区域PDR。此后，在本第一实施例中，研磨半导体晶片WF的背侧。具体而言，如图17中所示， 使用研磨器GD来研磨半导体晶片WF的背侧。此后如图18中所示，使用划片器D来对半导 体晶片WF进行划片。由于这一点，可以获得多个如图19中所示半导体芯片CHP。在图19 中，示出了一个半导体芯片CHP，并且焊盘PD形成于半导体芯片CHP的主表面侧(元件形成 表面侧)上。接着如图20中所示，在布线板WB之上装配半导体芯片CHP。这时，在接线板WB的 芯片装配表面侧上形成端子TE。使用无卤素的构件作为布线板WB的材料。由于考虑环境 保护观点，所以使用无卤素的构件作为布线板WB。这里，将用作布线板WB的材料的无卤素 的构件定义为氯含量为重量百分比0. 09或者更少而溴含量为重量百分比0. 09或者更少， 并且氯和溴的总含量为重量百分比0. 15或者更少的材料。然后如图21中所示，形成于半导体芯片CHP中的焊盘PD和形成于布线板WB之上 的端子TE用包括金接线的接线W连接。具体而言，如图22中所示，接线W连接到在形成于 表面保护膜PAS2中的开口 0P2的底部暴露的焊盘PD。这时，在焊盘PD的表面上去除防反 射膜AR并且暴露铝膜AL，因此铝膜AL与接线W直接接触，并且有可能减少在焊盘PD与接 线W之间的接触电阻。此后如图23中所示，半导体芯片CHP和接线W由树脂MR密封以便由其覆盖。提 供树脂MR以便保护半导体芯片CHP免受来自外界的冲击和杂质渗透。由于近来环境保护 的重要性而使用无卤素的构件作为构成树脂MR的材料。将用作树脂MR的材料的无卤素的 构件定义为氯含量为重量百分比0. 09或者更少、溴含量为重量百分比0. 09或者更少而锑 含量为重量百分比0. 09或者更少的材料。此后如图24中所示，在布线板WB的背侧(在芯片装配表面的相反侧上的表面) 上形成适于作为外部连接端子的焊球SB。然后如图25中所示，可以通过将布线板WB划片 成个别工件来制造如图7中所示本第一实施例中的半导体器件。要求这样完成的封装(半导体器件)通常在宽的温度范围中操作，因为在各种温 度条件之下使用它。由于这一点，在完成产品之后，进行在高温度(85°C至130°C )和高湿 度(85%)环境中向半导体器件施加电压的电压施加测试以便保证半导体器件的可靠性。这时，如图8中所示，在本第一实施例1中，配置使得形成于表面保护膜PAS2中的 开口 0P2小于形成于表面保护膜PASl中的开口 OPl并且在开口 OPl中包括开口 0P2。由于 这一点，有可能用表面保护膜PAS2覆盖开口 OPl的侧表面。也就是说，有可能覆盖用表面 保护膜PAS2覆盖在开口 OPl的侧表面暴露的防反射膜AR的侧表面。由于这一点，在电压施加测试中有可能防止渗透进开口 0P2的拐角部分的水与作为开口 OPl的侧表面暴露的防 反射膜AR直接接触，因此可以阻止由防反射膜AR的化学反应引起的体积膨胀。因而可以 阻止出现从表面保护膜PASl向表面保护膜PAS2延伸的大裂缝以及由于防反射膜AR的体 积膨胀而使防反射膜AR从表面保护膜PASl剥落。具体而言，这样的裂缝的出现和剥落的 出现将在使用无卤素的构件作为树脂MR的半导体器件中显现为半导体芯片的缺陷，然而 根据本第一实施例1，通过将在焊盘PD中聚集的水与防反射膜AR物理上进行分离也可以在 使用无卤素的构件作为树脂MR的产品中获得更明显的效果以有效地防止出现裂缝和出现 剥落。(第二实施例)在上述第一实施例中，开口 OPl形成于表面保护膜PASl中，并且在去除在开口 OPl 的底部暴露的防反射膜AR之后，开口 0P2形成于表面保护膜PAS2中。然后，通过在表面保 护膜PAS2中形成开口 0P2形成焊盘PD，其中在开口 0P2的底部暴露铝膜AL。这时，通过去 除从开口 OPl暴露的防反射膜AR并且进一步进行防腐蚀加工来清洁在焊盘PD形成区域中 暴露的铝膜AL的表面。然而在本第二实施例中，此后，在具有清洁的表面的铝膜AL之上形成表面保护膜 PAS2，并且开口 0P2形成于表面保护膜PAS2中。这时，从开口 0P2暴露铝膜AL，然而在铝膜 AL的表面上在清洁表面之后形成表面保护膜PAS2，然后铝膜AL因而由开口 0P2暴露。在上 述第一实施例中，在形成开口 0P2之后暴露的铝膜AL的表面未受到清洁加工。也就是说， 在一次清洁的铝膜AL的表面上形成表面保护膜PAS2，并且在表面保护膜PAS2中形成开口 0P2，然后再次暴露铝膜AL的表面。在这一情况下，在清洁的铝膜AL的表面上形成表面保 护膜PAS2，因此有可能在铝膜AL的表面上形成受影响的层。如果这样的受影响的层形成于 铝膜AL的表面上，则有可能使在构成焊盘PD的铝膜AL与构成接线的金接线之间的接触强 度和接触电阻退化。由于这一点，在本第二实施例中，在清洁的铝膜AL之上形成表面保护膜PAS2，并 且在开口 0P2形成于表面保护膜PAS2中之后，铝膜AL的表面被蚀刻并且再次受到清洁加 工。具体而言，进行在图16中说明的防腐蚀加工之前蚀刻暴露的铝膜AL的表面。图26是示出了本第二实施例中的半导体芯片CHP的焊盘PD的附近结构的截面 图。图26中所示半导体芯片CHP的结构与图8中所示上述第一实施例中的半导体芯片CHP 的结构基本上相同。在图26中所示半导体芯片CHP与图8中所示半导体芯片CHP之间的 不同点在于蚀刻从开口 0P2暴露的焊盘PD的表面并且在图26中形成槽WD，然而在图8中 在焊盘PD的表面中未形成槽。也就是说，在本第二实施例中，如图26中所示，槽WD形成于 焊盘PD的表面中。这归因于在开口 0P2形成于表面保护膜PAS2之后蚀刻在开口 0P2的底 部暴露的铝膜AL的表面。也就是说，在本第二实施例中，在铝膜AL的表面上形成表面保护 膜PAS2，因此有可能在铝膜AL的表面上形成受影响的层。由于这一点，在开口 0P2形成于 表面保护膜PAS2中之后，有可能在从开口 0P2暴露的铝膜AL的表面上形成受影响的层。由 于这一点，从开口 0P2暴露的铝膜AL受到蚀刻加工，因此去除在铝膜AL的表面上形成的受 影响的层。由于蚀刻加工，在从开口 0P2暴露的铝膜AL的表面上形成槽WD。如上文所述， 在本第二实施例中，可以清洁从开口 0P2暴露的铝膜AL的表面，因此有可能增加接触强度 并且实现在构成焊盘PD的铝膜AL与构成接线W的金接线之间的接触电阻的减少。
如上文所述配置本第二实施例中的半导体器件，并且下文说明其制造方法。本第 二实施例中的半导体器件的制造步骤与上述第一实施例中的半导体器件的制造步骤基本 上相同。也就是说，图9至图16中的步骤与上述第一实施例中的步骤相同。继上文提到的 步骤之后，在本第二实施例中，如图27中所示，从形成于表面保护膜PAS2中的开口 0P2暴 露的铝膜AL的表面受到蚀刻加工。具体而言，使用包括Cl2和Ar的蚀刻气体来蚀刻铝膜 AL的表面，然后使用包括H2O和O2的气体来进行防腐蚀加工。由于这一点，蚀刻从开口 0P2 暴露的铝膜AL的表面，并且可以去除形成于铝膜AL的表面上的受影响的层。由于这一点， 槽WD形成于从开口 0P2暴露的铝膜AL的表面中。后续步骤与上述第一实施例中的步骤相 同。以上述方式有可能制造本第二实施例中的半导体器件。更希望在铝膜AL的表面中形成槽WD之后进行在上述第一实施例中图16中说明 的防腐蚀加工。(第三实施例)在上述第一实施例中，如图8中所示，形成开口 0P2使得在开口 OPl中包括开口 0P2并且使暴露防反射膜AR的开口 OPl的侧表面由表面保护膜PAS2覆盖。由于这样的配 置，在上述第一实施例中，在电压施加测试中可以获得如下明显效果可以防止渗透进开口 0P2的拐角部分的水与在开口 OPl的侧表面暴露的防反射膜AR直接接触，并且可以阻止 出现从表面保护膜PASl向表面保护膜PAS2延伸的大裂缝以及防反射膜AR从表面保护膜 PASl剥落。在第三实施例中说明来可以通过进一步设计和改进如下配置来表现的另一效果， 在该配置中形成开口 0P2使得在开口 OPl中包括开口 0P2并且使暴露防反射膜AR的开口 OPl的侧表面由表面保护膜PAS2覆盖。在说明本第三实施例中的半导体器件的特征之前首先说明已经带来该技术概念 的背景技术。在近来的半导体芯片中，随着集成度的提高和半导体特征的改进，每单位面积 的焊盘数目增加，并且还减少各个别焊盘的面积。由于这一点，在通过最新工艺来形成的半 导体芯片中，在接线键合步骤中，接线未连接到焊盘的中心部分而是从该中心部分偏移的 可能性与常规产品相比变得更高。如果从焊盘的中心部分偏移地连接接线，则不仅在焊盘 上而且在形成于焊盘周围的表面保护膜上搁置(strand)接线的可能性变高。如果形成搁 置于表面保护膜上的接线，则出现如下问题由于接线键合的影响而在表面保护膜中出现 裂缝，并且破坏表面保护膜。参照附图具体说明这一问题。图28是示出了接线搁置于在常规结构中表面保护 膜上的状态的截面图。在图28中，打开最上层接线TWL的顶部的部分，因此形成焊盘PD。 也就是说，在最上层接线TWL之上形成表面保护膜PASl和表面保护膜PAS2，并且在表面保 护膜PASl和表面保护膜PAS2中形成开口 OPl。然后，在开口 OPl的底部暴露的最上层接线 TWL形成焊盘PD。这时，表面保护膜PASl的膜厚度小于焊盘PD的厚度，并且在最上层接线 TffL与层间绝缘膜IL2之间的台阶差异的覆盖也退化。因而，形成于表面保护膜PASl之上 的表面保护膜PAS2的覆盖也由于作为衬背的表面保护膜PASl的覆盖而退化。考虑如下情况，其中在这一状态下进行接线键合步骤，并且部分接线从焊盘PD的 中心部分偏移并且搁置于表面保护膜PAS2上。近年来，有朝着更精细的半导体器件并且也 朝着焊盘PD的更小面积的趋势。由于这一点，在接线连接到焊盘PD时，变得更可能在表面保护膜PAS2上搁置接线。另外，在接线连接到焊盘PD之后进行通过超声振动的粘合，因此 接线并非总是形成于焊盘PD的中心并且接线可能在粘合期间偏移。在这一情况下，接线搁 置于表面保护膜PAS2上，在键合时向表面保护膜PASl和表面保护膜PAS2施加影响。具体 而言，向表面保护膜PASl和表面保护膜PAS2施加竖直方向上的压力，并且同时也向其施加 水平方向上的压力。这时，由于水平方向上的压力而向最上层接线TWL与层间绝缘膜IL2 之间的台阶差异部分施加引起水平偏移的应力。在这一情况下，表面保护膜PASl和表面保 护膜PAS2的总膜厚度小于焊盘PD的厚度，并且台阶差异部分的覆盖退化，因此对在水平方 向上向台阶差异部分施加的应力的抵抗性低，并且以集中方式向低抵抗性的台阶差异部分 施加应力。由于这一点，在覆盖台阶差异部分的表面保护膜PASl和表面保护膜PAS2中出 现裂缝CK。如果在表面保护膜PASl和表面保护膜PAS2中出现裂缝CK，则破坏了表面保护 膜PASl和表面保护膜PAS2，并且半导体芯片CHP变得有缺陷。由于这一点，在本第三实施例中设计表面保护膜PASl和表面保护膜PAS2的配置， 由此提供如下半导体器件，其中即使在部分接线搁置于表面保护膜PAS2上时仍然不太可 能出现裂缝。下文说明本第三实施例中的半导体器件的特征配置。图29是示出了本第三实施例中的半导体芯片CHP的焊盘PD的附近结构的截面 图。在图29中，本第三实施例的第一特征点在于表面保护膜HDP的膜厚度增加。具体而言， 表面保护膜HDP的膜厚度等于或者大于焊盘PD (最上层接线TWL)的膜厚度，例如约700至 1，OOOnm。由于这一点，表面保护膜HDP和表面保护膜PAS2的总膜厚度大于焊盘PD (最上 层接线TWL)的厚度。另外，表面保护膜HDP的膜厚度大于表面保护膜PAS2的膜厚度。图29示出了如下例子，其中未形成上述第一和第二实施例中描述的表面保护膜 PASl，然而也可以有可能在形成表面保护膜HDP之前形成表面保护膜PASl。在该情况下，有 可能通过使表面保护膜HDP的膜厚度大于表面保护膜PASl的膜厚度来获得优良覆盖性质。鉴于上述，如图29中所示，即使部分接线搁置于表面保护膜PAS2之上，仍然有可 能阻止在覆盖最上层接线TWL与层间绝缘膜IL2之间的台阶差异部分的表面保护膜HDP和 表面保护膜PAS2中出现裂缝。这是因为在表面保护膜HDP与表面保护膜PAS2的总膜厚度 充分地大时即使部分接线搁置于表面保护膜PAS2上仍然有可能放松在水平方向上作用的 应力。这是因为可以认为在表面保护膜HDP和表面保护膜PAS2的总膜厚度增加时在部分 接线W搁置于表面保护膜PAS2上时施加的力的方向变得更接近垂直方向，因此在水平方向 上作用的力分量变得更小。由于这一点，引起表面保护膜HDP和表面保护膜PAS2的水平偏 移的应力放松，因此裂缝更为不太可能出现于覆盖最上层接线TWL与层间绝缘膜IL2之间 的台阶差异部分的表面保护膜HDP和表面保护膜PAS2中。具体而言，如果表面保护膜HDP 和表面保护膜PAS2的总膜厚度增加至1，OOOnm或者更多，则有可能充分阻止裂缝的出现。此后，阻止裂缝出现这一能力的第二特征点在于表面保护膜HDP使用通过高密度 等离子体CVD方法来形成的氧化硅膜。这里所指的高密度等离子体CVD方法是一种使用密 度比在例如形成表面保护膜PAS2的等离子体CVD方法中使用的等离子体密度更高的等离 子体的方法。具体而言，高密度等离子体CVD方法是一种通过已经通过使用高频电场/磁 场转变成高密度等离子体的气体的化学反应来沉积膜的方法，并且高密度等离子体生成方 法包括感应耦合等离子体(ICP)方法和电子回旋加速器共振(ECR)方法。通过高密度等离子体CVD方法来形成的膜具有覆盖优良的性质。由于这一点，通过用高密度等离子体CVD方法形成的氧化硅膜形成表面保护膜HDP，有可能使最上层接线 TffL与层间绝缘膜IL2之间的台阶差异部分的覆盖性质优良。例如，表面保护膜HDP的覆 盖性质优于表面保护膜PAS2的覆盖性质并且在表面保护膜HDP和表面保护膜PAS2的覆盖 性质之中最优。由于这一点，有可能增加对在水平方向上向最上层接线TWL与层间绝缘膜 IL2之间的台阶差异部分施加的应力的抵抗性，因此即使在部分接线W搁置于表面保护膜 PAS2上时仍然有可能阻止在最上层接线TWL与层间绝缘膜IL2之间的台阶差异部分中出现 裂缝。接着，阻止裂缝出现这一能力的第三特征点在于形成开口 0P2使得使形成于表面 保护膜PAS2中的开口 0P2的尺寸(直径)小于形成于表面保护膜HDP中的开口 OPl的尺 寸(直径)并且在开口 OPl中包括开口 0P2。由于这一点，开口 OPl的侧表面由表面保护膜 PAS2覆盖，另外有可能使焊盘PD与表面保护膜HDP之间的边界成为表面保护膜PAS2的台 阶这一形式。由于这一点，在部分接线W搁置于表面保护膜PAS2上时，有可能分散向表面 保护膜PAS2和表面保护膜HDP施加的应力。由于这一点，有可能阻止由于应力的聚集引起 的裂缝的出现。从上述第一实施例的观点来看，可以认为第三特征点在于防止渗透进开口 0P2的 拐角部分的水与在开口 OPl的侧表面暴露的防反射膜AR直接接触的如下配置，其中在电压 施加测试中可以阻止出现从表面保护膜PASl向表面保护膜PAS2延伸的大裂缝以及防反射 膜AR从表面保护膜PASl剥落。另外从上述第三实施例的观点来看，可以认为第三特征点 在于其中在部分接线W搁置于表面保护膜PAS2上时，可以分散向表面保护膜PAS2和表面 保护膜HDP施加的应力这样的配置以及其中可以阻止由于应力的聚集而出现裂缝这样的 配置。如上文所述，可以认为第三特征点在于从不同观点来看表现另一效果的配置。然后 在本第三实施例中，配置使得即使部分接线W搁置于表面保护膜PAS2上仍然可以通过改进 第三特征点的配置并且向其添加第一特征点和第二特征点来充分阻止裂缝的出现。如上文所述配置本第三实施例中的半导体器件，并且下文说明其制造方法。图9 至图11中的步骤与上述第一实施例中的步骤相同。接着如图30中所示，在最上层接线TWL形成于其之上的层间绝缘膜IL2之上形成 表面保护膜HDP。形成表面保护膜HDP以便覆盖最上层接线TWL。表面保护膜HDP例如由 氧化硅膜形成并且可以例如通过高密度等离子体CVD方法来形成。表面保护膜HDP是为了 保护形成于半导体衬底以内的半导体元件和多层接线免受机械应力和杂质渗透而提供的 膜。这时，表面保护膜HDP的膜厚度大于最上层接线TWL的膜厚度，另外通过高密度等离子 体CVD方法来形成表面保护膜HDP，因此在最上接线层TWL与层间绝缘膜IL2之间的台阶差 异部分的覆盖性质优良。也可以有可能在形成表面保护膜HDP之前，如在上述第一和第二 实施例中一样形成表面保护膜PAS1。此后，如图31中所示，通过使用光刻技术和蚀刻技术来图案化表面保护膜HDP。 具体而言，进行表面保护膜HDP的图案化使得形成暴露最上层接线TWL的部分表面的开口 OPl。这时，使用包括CHF3、CF4、O2和Ar的蚀刻气体来进行包括氧化硅膜的表面保护膜HDP 的蚀刻。此后，通过进行蚀刻来去除从开口 OPl暴露的防反射膜AR。使用包括Cl2和Ar的 蚀刻气体来进行包括氮化钛膜的防反射膜AR的蚀刻。去除在开口 OPl的底部暴露的防反射膜AR以便在后续步骤中在接线连接到最上层接线TWL时减少在包括金接线的接线与最上 层接线TWL之间的接触电阻。也就是说，如果未去除防反射膜AR，则氮化硅膜与接线接触， 因此增加接触电阻。由于这一点，去除防反射膜AR，并且使铝膜与接线接触，因此减少接触 电阻。另外为了对在去除作为防反射膜AR的氮化钛膜之后暴露的铝膜AL的表面进行防腐 蚀处理，进行使用包括H2O和O2的气体的防腐蚀加工。接着如图32中所示，在开口 OPl形成于其中的表面保护膜HDP之上形成表面保护 膜PAS2。形成表面保护膜PAS2使得开口 OPl嵌入于其中。表面保护膜PAS2例如由氮化 硅膜形成并且可以例如通过等离子体CVD方法来形成。类似于表面保护膜HDP，表面保护 膜PAS2也是为了保护形成于半导体衬底以内的半导体元件和多层接线免受机械应力和杂 质渗透而提供的膜。这时，表面保护膜HDP和表面保护膜PAS2的总膜厚度大于铝膜AL的 厚度，例如1，OOOnm或者更多。此后，如图33中所示，通过使用光刻技术和蚀刻技术在表面保护膜PAS2中形成开 口 0P2。这时，形成开口 0P2使得形成于表面保护膜PAS2中的开口 0P2的尺寸(直径)小 于形成于表面保护膜HDP中的开口 OPl的尺寸(直径)并且在开口 OPl中包括开口 0P2。 由于这一点，在开口 OPl的侧表面暴露的防反射膜AR由表面保护膜PAS2覆盖。在形成于 表面保护膜PAS2中的开口 0P2的底部暴露构成最上层接线TWL的铝膜AL，并且使铝膜AL 暴露的区域形成焊盘PD。使用包括CHF3、CF4, O2和Ar的蚀刻气体来进行开口 0P2形成于 其中的表面保护膜PAS2的蚀刻。以上述方式，可以在多层接线的最上层中形成焊盘PD。后 续步骤与上述第一实施例中的步骤相同。以上述方式有可能制造本第三实施例中的半导体 器件。也有可能将本第三实施例中与上述第一和第二实施例中公开的技术进行组合并 且可以获得更明显的效果。(第四实施例)在上述第一至第三实施例中说明焊盘PD附近的配置，然而在第四实施例中说明 防护环附近的配置。首先说明防护环的配置。图34是示出了半导体芯片CHP的平面布局 配置的图。图34与上述第一实施例中的图5中所示平面布局图基本上相同，然而沿着半导 体芯片CHP的外围区域形成防护环GR。然后在由防护环GR环绕的内区域中形成焊盘PD。 沿着半导体芯片CHP的四条边形成焊盘PD。也就是说，沿着半导体芯片CHP的四条边形成 多个焊盘PD，并且形成防护环GR以便环绕焊盘PD的外部。提供防护环GR以便防止杂质或 者水从外界渗透进半导体芯片CHP的内区域并且充当阻挡壁。也就是说，在由防护环GR环 绕的半导体芯片CHP的内区域中形成包括焊盘PD的集成电路，并且在集成电路形成于其中 的外区域中形成防护环GR以防止杂质(外来材料)或者水渗透进集成电路形成于其中的 区域。通过如上文所述在半导体芯片CHP中提供防护环GR，有可能保护形成于半导体芯片 CHP中的集成电路并且提高集成电路的可靠性。接着具体说明防护环GR的结构。图35是沿着图34中的B-B线切割的截面图。在 图35中，在半导体衬底IS之上形成例如包括氧化硅膜的层间绝缘膜ILA，并且塞PLGA形成 于层间绝缘膜ILA中。然后，在塞PLGA形成于其中的层间绝缘膜ILA之上形成由与接线层 的材料相同的材料形成的防护环GR1。防护环GRl在形成其它接线层的相同步骤中形成并 且例如由钛/氮化钛膜、铝膜和钛/氮化钛膜的层积膜形成。此后，在防护环GRl形成于其中的层间绝缘膜ILA之上形成例如包括氧化硅膜的层间绝缘膜ILB，并且形成塞PLGB，该塞 穿透层间绝缘膜ILB并且到达防护环GR1。另外，在塞PLGB形成于其中的层间绝缘膜ILB 之上形成防护环GR2，并且在防护环GR2形成于其之上的层间绝缘膜ILB之上形成例如包括 氧化硅膜的层间绝缘膜ILC。然后在层间绝缘膜ILC中形成塞PLGC，并且塞PLGC与防护环 GR2电耦合。类似地，在塞PLGC形成于其中的层间绝缘膜ILC之上形成防护环GR3，并且形 成例如包括氧化硅膜的层间绝缘膜ILl以便覆盖防护环GR3。在层间绝缘膜ILl中形成塞 PLG1，并且塞PLGl与防护环GR3连接。在塞PLGl形成于其中的层间绝缘膜ILl之上形成 防护环GR4，并且在防护环GR4形成于其之上的层间绝缘膜ILl之上形成例如包括氧化硅膜 的层间绝缘膜IL2。在层间绝缘膜IL2中形成塞PLG2，并且塞PLG2和防护环GR4连接。然 后，在塞PLG2形成于其中的层间绝缘膜IL2之上形成防护环TGR。防护环TGR是如下膜， 该模形成于与最上接线层的层相同的层中并且类似于最上层接线包括氮化钛膜TN、铝膜 AL和防反射膜AR的层积膜。防反射膜AR例如由氮化钛膜形成。如上文所述，防护环具有 如下结构，其中形成于半导体衬底IS之上的塞PLG通过形成于最上层中的防护环TGR而连 接。也就是说，形成于半导体衬底IS之上的塞PLGl到防护环GR1、塞PLGB、防护环GR2、塞 PLGC、防护环GR3、塞PLG1、防护环GR4、塞PLG2和防护环TGR相连接，因此形成阻挡壁。由 于这一点，有可能防止杂质渗透进半导体芯片的内区域。接着说明防护环TGR的顶部配置。在防护环TGR之上形成例如包括氧化硅膜的表 面保护膜PAS1，并且开口 0P3形成于表面保护膜PASl中。去除从开口 0P3暴露的防反射膜 AR。然后在开口 0P3形成于其中的表面保护膜PASl之上形成例如包括氮化硅膜的表面保 护膜PAS2。形成表面保护膜PAS2使得开口 0P3嵌入于其中并且防护环TGR由表面保护膜 PAS2覆盖。 这样配置的防护环的特征在于开口 0P3形成于防护环TGR的顶部上形成的表面保 护膜PASl中，然而无开口形成于开口 0P3形成于其中的表面保护膜PASl之上形成的表面 保护膜PAS2中，并且防护环TGR由表面保护膜PAS2覆盖。由于这一点，有可能充分防止杂 质渗透形成于防护环TGR的顶部上的表面保护膜PASl和表面保护膜PAS2。例如，可以将在表面保护膜PASl与表面保护膜PAS2之间的边界表面设想为杂质 渗透路径，然而根据本第四实施例，在表面保护膜PASl中，开口 0P3形成于防护环TGR之 上，因此划分表面保护膜PASl。然后，在开口 0P3形成于其中的表面保护膜PASl之上因而 形成表面保护膜PAS2，然而由于存在开口 0P3，在表面保护膜PASl与表面保护膜PAS2之间 的边界表面由开口 0P3划分。这意味着划分经由表面保护膜PASl与表面保护膜PAS2之间 的边界表面的杂质渗透路径。由于这一点，在本第四实施例中，有可能阻止杂质渗透表面保 护膜PASl与表面保护膜PAS2之间的边界表面。如上文所述配置本第四实施例中的防护环，并且下文参照

其制造方法。 具体而言，对其中形成有焊盘PD的焊盘形成区域以及其中形成有防护环GR的防护环形成 区域进行比较来说明制造本第四实施例中的半导体器件的方法。首先通过图9至图11中所示步骤形成如图36中所示结构。具体而言，最上层接 线TWL形成于焊盘形成区域中，并且防护环TGR形成于防护环形成区域中。这时，在相同步 骤中形成最上层接线TWL和防护环TGR。接着如图37中所示，表面保护膜PASl形成于层间绝缘膜IL2之上以便覆盖最上层接线TWL和防护环TGR。也就是说，在焊盘形成区域中，在最上层接线TWL形成于其之上 的层间绝缘膜IL2之上形成表面保护膜PAS1，并且在防护环形成区域中，在防护环TGR形成 于其之上的层间绝缘膜IL2之上形成表面保护膜PAS1。表面保护膜PASl例如由氧化硅膜 形成并且可以例如通过等离子体CVD方法来形成。表面保护膜PASl是为了保护形成于半 导体衬底以内的半导体元件和多层接线免受机械应力和杂质渗透而提供的膜。此后，如图38中所示，通过使用光刻技术和蚀刻技术来图案化表面保护膜PAS1。 具体而言，进行表面保护膜PASl的图案化使得使最上层接线TWL的部分表面暴露的开口 OPl形成于焊盘形成区域中并且使得使防护环TGR的部分表面暴露的开口 0P3形成于防护 环形成区域中。这时，使用包括CHF3、CF4, O2和Ar的蚀刻气体来进行包括氧化硅膜的表面 保护膜PASl的蚀刻。此后，如图39中所示，在焊盘形成区域中通过进行蚀刻来去除从开口 OPl暴露的 防反射膜AR。类似地，也在防护环形成区域中通过进行蚀刻来去除从开口 0P3暴露的防反 射膜AR。使用包括Cl2和Ar的蚀刻气体来进行包括氮化钛膜的防反射膜AR的蚀刻。另外， 为了对在去除作为防反射膜AR的氮化钛膜之后暴露的铝膜AL的表面进行防腐蚀加工，进 行使用包括H2O和O2的气体的防腐蚀加工。接着如图40中所示，在焊盘形成区域中形成有开口 OPl并且在防护环形成区域中 形成有开口 0P3的表面保护膜PASl之上形成表面保护膜PAS2。形成表面保护膜PAS2使得 开口 OPl和0P3嵌入于其中。表面保护膜PAS2例如由氮化硅膜形成并且可以例如通过等 离子体CVD方法来形成。类似于表面保护膜PASl，表面保护膜PAS2是为了保护形成于半导 体衬底以内的半导体元件和多层接线免受机械应力和杂质渗透而提供的膜。
此后，如图41中所示，通过使用光刻技术和蚀刻技术在形成于焊盘形成区域中的 表面保护膜PAS2中形成开口 0P2。另一方面，无开口形成于防护环形成区域中形成的表面 保护膜PAS2中。这时，在焊盘形成区域中，形成开口 0P2使得形成于表面保护膜PAS2中的 开口 0P2的尺寸(直径)小于形成于表面保护膜PASl中的开口 OPl的尺寸(直径)并且 在开口 OPl中包括开口 0P2。因而，在开口 OPl的侧表面暴露的防反射膜AR由表面保护膜 PAS2覆盖。在形成于表面保护膜PAS2中的开口 0P2的底部暴露构成最上层接线TWL的铝 膜AL，并且使铝膜AL暴露的区域形成焊盘PD。使用包括CHF3、CF4, O2和Ar的蚀刻气体来 进行开口 0P2形成于其中的表面保护膜PAS2的蚀刻。另一方面，在防护环形成区域中，保持开口 0P3嵌入于其中的表面保护膜PAS2保 留原样。由于这一点，在防护环形成区域中，开口 0P3形成于防护环TGR的顶部上形成的表 面保护膜PASl中，然而在开口 0P3形成于其中的表面保护膜PASl之上形成的表面保护膜 PAS2中未形成开口，并且防护环TGR由表面保护膜PAS2覆盖。由于这一点，有可能充分防 止杂质渗透形成于防护环TGR的顶部上的表面保护膜PASl和表面保护膜PAS2。例如，可以 将在表面保护膜PASl与表面保护膜PAS2之间的边界表面设想为杂质渗透路径，然而根据 本第四实施例，在表面保护膜PASl中，开口 0P3形成于防护环TGR之上，因此划分表面保护 膜PAS1。然后在开口 0P3形成于其中的表面保护膜PASl之上因而形成表面保护膜PAS2， 然而由于存在开口 0P3，在表面保护膜PASl与表面保护膜PAS2之间的边界表面由开口 0P3 划分。这意味着划分经由表面保护膜PASl与表面保护膜PAS2之间的边界表面的杂质渗透 路径。由于这一点，在本第四实施例中，有可能阻止杂质渗透在表面保护膜PASl与表面保护膜PAS2之间的边界表面。以上述方式，有可能形成焊盘形成区域中的焊盘PD和防护环 形成区域中的防护环结构。随后的步骤与上述第一实施例中的步骤相同。以上述方式，有 可能制造本第四实施例中的半导体器件。本第四实施例包括两个步骤、也就是在形成于焊盘形成区域中的表面保护膜PASl 中形成开口 OPl的步骤和在表面保护膜PAS2中形成开口 0P2的步骤。如上文所述，由于存 在形成表面保护膜PASl和表面保护膜PAS2这两个步骤，有可能设计如图35中所示如下配 置，其中开口 0P3形成于防护环TGR的顶部上形成的表面保护膜PASl中并且无开口形成于 开口 0P3形成于其中的表面保护膜PASl之上形成的表面保护膜PAS2中并且防护环TGR由 表面保护膜PAS2覆盖。例如，与图1中所示常规结构一样，在通过将表面保护膜PASl和表面保护膜PAS2 一起加工来形成开口 OPl时，加工表面保护膜PASl和表面保护膜PAS2的步骤仅为一个步 骤。在这一情况下，如果无开口形成于防护环形成区域中，则因而形成表面保护膜PASl和 表面保护膜PAS2以便覆盖防护环TGR。然后，无开口形成于表面保护膜PASl中，因此在防 护环TGR之上未划分在表面保护膜PASl与表面保护膜PAS2之间的边界表面。由于这一 点，利用这一结构，杂质经由在表面保护膜PASl与表面保护膜PAS2之间的边界表面渗透进 半导体芯片的内区域的概率变高。然而，如果在防护环形成区域中也形成穿透表面保护膜 PASl和表面保护膜PAS2的开口，则变得更有可能的是杂质经过开口渗透进内部。与这一点对照，本第四实施例包括两个步骤、也就是在形成于焊盘形成区域中的 表面保护膜PASl中形成开口 OPl的步骤和在表面保护膜PAS2中形成开口 0P2的步骤。在 本第四实施例中，通过利用两个步骤的存在，有可能设计如下配置，其中开口 0P3形成于防 护环TGR的顶部上形成的表面保护膜PASl中，并且无开口形成于开口 0P3形成于其中的表 面保护膜PASl之上形成的表面保护膜PAS2中并且防护环TGR由表面保护膜PAS2覆盖。由 于这一点，根据本第四实施例，有可能有效阻止杂质经由在表面保护膜PASl与表面保护膜 PAS2之间的边界表面渗透，因为在防护环TGR之上划分了在表面保护膜PASl与表面保护膜 PAS2之间的边界表面。也有可能将本第四实施例中公开的技术与上述第一至第三实施例进行组合，并且 可以获得更明显效果。(第五实施例)图42是示出了第五实施例中的半导体器件的截面图。在本第五实施例中，防护环 形成区域中的防反射膜AR和表面保护膜PASl未被去除而是保留，并且开口 0P3未形成于 表面保护膜PASl中。然后，表面保护膜PAS2具有开口 0P4形成于防护环TGR之上这样的 结构。在正常制造步骤中，在划片步骤中将半导体晶片划片成多个个别半导体芯片CHP。 这时，在划片包括氮化硅膜的表面保护膜PAS2时，在表面保护膜PAS2中出现应力并且有可 能在内部电路区域ICA之上的表面保护膜PAS2中出现问题，比如出现裂缝。由于这一点， 有可能通过在表面保护膜PAS2中提供开口 0P4来防止来自半导体芯片CHP的端部的应力 向内部电路区域ICA的顶部传播。开口 0P4形成于防护环TGR之上，并且这意味着形成开 口 0P4以便环绕整个内部电路区域ICA。这里通过这样做，有可能防止防护环TGR之上的防反射膜AR(氮化钛膜)被氧化，尽管开口 0P3未形成于防反射膜AR和表面保护膜PASl中。也就是说，希望在整个防护环 TGR之上形成表面保护膜PASl。接着说明制造本第五实施例中的半导体器件的方法。图36和37中的制造步骤与 上述四个实施例中的制造步骤相同。然后在图38和图39中的步骤中，防反射膜AR和表面 保护膜PASl未被蚀刻并且被原样保留。此后，如图40中所示，形成表面保护膜PAS2，并且 可以在图41中形成开口 0P2的相同步骤中形成开口 0P4。也有可能组合第五实施例中的图42中说明的技术与上述第一至第三实施例并且 可以获得更明显效果。接着，图43是示出了作为本第五实施例的修改例子的半导体器件的截面图。在修 改例子中，防护环形成区域的结构与上述第四实施例中的结构相同，并且使防护环形成区 域与半导体芯片CHP的端部之间的表面保护膜PAS2的结构类似于如图43中所示结构。也 就是说，如图43中所示，在防护环形成区域与半导体芯片CHP的端部(划片线)之间形成 表面保护膜PAS1，并且在其之上的表面保护膜PAS2中形成开口 0P4。利用这样的结构，有 可能有效防止在划片步骤中在表面保护膜PAS2中出现裂缝并且阻止杂质在防护环形成区 域中经由在表面保护膜PASl与表面保护膜PAS2之间的边界表面渗透。可以用与上述图42 中所示制造步骤相同的方式进行制造修改例子中的半导体器件的方法。在这一修改例子中，在表面保护膜PASl之下无接线接结构，比如防护环TGR，因此 开口 0P3也可以形成于表面保护膜PASl中。在该情况下，在表面保护膜PAS2中的开口 0P4 的位置可以在表面保护膜PASl中的开口 0P3以内或者以外。下文示出该情况下的制造步 骤。直至图36和图37中的制造步骤为止的制造步骤与上述第四实施例中的制造步骤相同。 然后在图38和图39中的步骤中蚀刻表面保护膜PASl并且形成开口 0P3。此后，如图40中 所示，形成表面保护膜PAS2，并且在与如图41中所示形成开口 0P2的步骤相同的步骤中可 以形成开口 0P4。也有可能将示出了修改例子的图43中说明的技术与上述第一至第四实施例进行 组合，并且可以获得更明显效果。(第六实施例)在第六实施例中说明如下例子，其中使焊盘PD的表面区域的与探针接触的探针 接触区域中形成的开口的尺寸不同于接线连接到的接线连接区域中形成的开口的尺寸。图6是示出了上述第一实施例中说明的焊盘PD的表面区域的例子的图。如图6中 所示，在焊盘PD的表面区域中存在在电特性检查时探针接触到的探针接触区域PRO和在接 线键合步骤中接线连接到的接线连接区域PDR。对于这样的焊盘PD，形成如上述第一至第 四实施例中所示开口 OPl和0P2 (参照图8、图26或者图29)。这时，在探针接触区域PRO中 暴露的开口 0P2的尺寸(直径)与在接线连接区域PDR中暴露的开口 0P2的尺寸(直径) 相同。这里由于本发明的发明人的讨论结果已经最新发现在图29中从最上层接线TWL 的端部到开口 0P2中的侧表面的距离X (最上层接线TWL由表面保护膜PASl和表面保护膜 PAS2覆盖的区域的长度)与在部分接线W搁置于表面保护膜PASl上时出现的裂缝(如上 述第三实施例中说明的那样)之间有相关性。具体而言，已经发现，距离X越长，就更多地 趋于阻止裂缝的出现。
因此，基于这一了解，本发明的发明人已经设计焊盘PD的配置。下文说明已经设 计的本第六实施例中的焊盘PD的配置。将在本第六实施例中说明的技术不限于上述第三 实施例(图29)中说明的结构，而是也可以应用于其它实施例(例如图8或者图26)。图44是示出了本第六实施例中的焊盘PD的表面区域的图。在图44中，在焊盘PD 的表面区域中，如图6中一样存在探针接触区域PRO和接线连接区域PDR。然后，本第六实 施例的特征在于使接线连接区域PDR中暴露的开口 0P2的尺寸(直径)小于探针接触区域 PRO中暴露的开口 0P2的尺寸(直径)。也就是说，本第六实施例的特征在于使接线连接区 域PDR的曝光面积小于探针接触区域PRO的曝光面积。由于这一点，在接线连接区域PDR中，图29中所示距离X变得更大。换而言之，使 在接线连接区域PDR中从开口 OPl到开口 0P2的长度大于在探针接触区域PRO中从开口 OPl到开口 0P2的长度。也就是说，使接线连接区域PDR中的表面保护膜PAS2与铝膜AL接 触的面积小于探针接触区域PRO中的表面保护膜PAS2与铝膜AL接触的面积。因而，即使 部分接线W从接线连接区域PDR凸出并且搁置于表面保护膜PAS2上，仍然有可能阻止裂缝 的出现。由于这一点，可以设想使探针接触区域PRO的曝光面积以及接线连接区域PDR的 曝光面积一样更小。然而，有必要在探针接触区域PDO中使探针可靠地接触到焊盘PD以便 进行可靠性高的电特性检查。也就是说，如果使探针接触区域PRO的曝光面积小于所需，则 使探针的接触面积更小并且有可能不能进行可靠性高的电特性检查。由于这一点，在本第 六实施例中，仅使接线连接区域PDR的曝光面积尽可能小而保持探针接触区域PRO的尺寸 相同。由于这一点，可以获得如下明显效果有可能阻止由于接线W的位置偏移而出现裂缝 并且保证使用探针的电特性检查的可靠性。如上文所述配置本第六实施例中的半导体器件，并且其制造方法与制造上述第一 至第五实施例中的半导体器件的方法基本上相同。不同点在于加工和有些改变开口 OPl和 开口 0P2的图案化，从而焊盘PD中的接线连接区域PDR的曝光面积小于焊盘PD中的探针 接触区域PRO的曝光面积。以上述方式，有可能制造本第六实施例中的半导体器件。(第七实施例)第七实施例与上述第一至第六实施例不同在于防反射绝缘膜ARI形成于防反射 膜AR(氮化钛膜)的表面上。下文通过比较说明与上述第一实施例的不同点。图45示出了本第七实施例中的半导体器件。防反射绝缘膜ARI例如包括氮氧化 硅膜(SiON)并且如防反射膜AR —样在形成抗蚀剂掩模时包括防反射功能。这样的防反射绝缘膜ARI在作为防反射膜AR的氮化钛膜形成得薄(例如30nm或 者更薄)时表现它的效果。当使氮化钛膜AR薄时，优点在于即使在它与水有化学反应并且 形成氧化钛膜TOX时体积的膨胀的量仍然为小。然而，如果将防反射膜AR制作得薄，则有 可能在将抗蚀剂材料涂敷到防反射膜AR上并且该材料渗透进防反射膜AR并且到达它的衬 背、也就是铝膜AL时不利地影响铝膜AL的表面。由于这一点，将防反射绝缘膜ARI形成为 具有防止抗蚀剂材料渗透的功能以及防止反射的功能的膜。由于这一点，可以进一步提高 半导体器件的可靠性。防反射绝缘膜ARI的膜厚度约为30至50nm，并且希望将防反射膜绝 缘膜ARI形成得更厚，从而其膜厚度大于防反射膜AR的膜厚度。另外，也可以有可能仅形成防反射绝缘膜ARI而不形成防反射膜AR。在该情况下，有不再形成氧化钛膜TOX的效果。另外，在本第七实施例中，作为防反射绝缘膜ARI的材料，示出了氮氧化硅膜作为 例子，然而防反射绝缘膜ARI可以由其它材料如氮碳化硅膜(SiCN)形成，只要它们具有上 文提到的功能。可以在图10中形成防反射膜AR时在防反射膜AR之上形成防反射绝缘膜ARI。此 后，如图14中所示，去除从开口 OPl暴露的防反射绝缘膜ARI和和防反射膜AR。后续步骤 与上述第一实施例中的步骤相同，因此省略它们的说明。也有可能将本第七实施例中与上述第一至第六实施例中公开的技术进行组合，并 且可以获得更明显效果。如上文所述，基于具体实施例说明由本发明的发明人创造的本发明，然而本发明 不限于实施例，并且显然也可以由各种修改例子而不脱离本发明的主旨范围。也可以有可 能组合上述第一至第七实施例。例如在第一至第七实施例中公开了其中接线连接到焊盘PD的例子，然而可以形 成包括金或者焊料的块电极。在该情况下，块电极形成于接线连接区域PDR中。另外，鉴于 相对于内部电路区域ICA的电阻延迟，就使用块电极的封装这一方面而言，希望使得接线 连接区域PDR更接近内部电路区域ICA。也就是说，在形成块电极时，图6和图44中所示接 线连接区域PDR和探针接触区域PRO的位置相反。另外，公开了氮化硅膜作为表面保护膜PAS2，然而作为另一材料，表面保护膜 PAS2可以由氮氧化硅膜形成。另外，显然本第一至第七实施例中公开的本发明即使在不使用无卤素材料时仍然 表现它的效果。本发明广泛地使用于制造半导体器件的制造业中。
3权利要求
一种半导体器件，包括(a)焊盘，形成于半导体衬底的上层中；(b)第一表面保护膜，第一开口在所述焊盘之上形成于所述第一表面保护膜中；(c)第二表面保护膜，第二开口在所述焊盘之上形成于所述第二表面保护膜中，并且所述第二表面保护膜形成于所述焊盘和所述第一表面保护膜之上；以及(d)树脂构件，形成于包括所述第二开口的内部的所述第二表面保护膜之上，其中所述焊盘具有(a1)第一传导膜；以及(a2)防反射膜，形成于所述第一传导膜之上，其中在所述第一开口的内区域中包括所述第二开口，其中在所述第一开口的所述内区域中去除所述防反射膜，并且其中所述树脂构件包括无卤素的构件。
2.根据权利要求1所述的半导体器件，其中从所述第一开口的侧表面暴露的所述防反射膜的侧表面由所述第二表面保护膜覆盖。
3.根据权利要求1所述的半导体器件，其中所述无卤素的构件具有重量百分比为0. 09或者更少的氯含量、重量百分比为 0. 09或者更少的溴含量和重量百分比为0. 09或者更少的锑含量。
4.根据权利要求1所述的半导体器件，其中所述第一传导膜为铝膜，并且所述防反射膜为氮化钛膜。
5.根据权利要求1所述的半导体器件，其中所述第一表面保护膜为氧化硅膜，并且所述第二表面保护膜为氮化硅膜。
6.根据权利要求1所述的半导体器件，其中所述半导体衬底装配于具有端子的布线板之上。
7.根据权利要求6所述的半导体器件，其中所述焊盘和所述端子由键合接线连接。
8.根据权利要求6所述的半导体器件， 其中所述布线板包括无卤素的构件。
9.根据权利要求8所述的半导体器件，其中构成所述布线板的所述无卤素的构件具有 重量百分比为0. 09或者更少的氯含量和重量百分比为0. 09或者更少的溴含量，并且氯和 溴的总含量为重量百分比0. 15或者更少。
10.一种半导体器件，包括(a)焊盘，形成于半导体衬底的上层中；(b)第一绝缘膜，第一开口在所述焊盘之上形成于所述第一绝缘膜中；以及(c)表面保护膜，第二开口在所述焊盘之上形成于所述表面保护膜中，并且所述表面保 护膜形成于所述焊盘和所述第一绝缘膜之上，其中所述焊盘具有 (al)第一传导膜；以及 (a2)防反射膜，形成于所述第一传导膜之上，其中在所述第一开口的内区域中包括所述第二开口， 其中在所述第一开口的所述内区域中去除所述防反射膜， 其中所述第一绝缘膜和所述表面保护膜是通过等离子体CVD方法形成的膜，并且 其中通过使用密度比在形成所述表面保护膜时的等离子体密度更高的等离子体来形 成所述第一绝缘膜。
11.根据权利要求10所述的半导体器件，其中所述第一绝缘膜是所述第一绝缘膜和所述表面保护膜之中覆盖性质最优的膜。
12.根据权利要求10所述的半导体器件，其中所述第一绝缘膜和所述表面保护膜的总膜厚度大于所述第一传导膜的膜厚度。
13.根据权利要求10所述的半导体器件，还包括在包括所述第二开口的内部的所述表 面保护膜之上形成的树脂构件，其中所述树脂构件包括无卤素的构件。
14.一种半导体器件，其中半导体衬底具有接线形成区域和防护环形成区域，其中在所述接线形成区域中形成有(al)第一焊盘，形成于所述半导体衬底的上层中；(bl)第一表面护膜，第一开口在所述焊盘之上形成于所述第一表面保护膜中；以及 (cl)第二表面保护膜，第二开口在所述第一焊盘之上形成于所述第二表面保护膜中， 并且所述第二表面保护膜形成于所述第一焊盘和所述第一表面保护膜之上， 其中所述第一焊盘具有 (all)第一传导膜；以及 (al2)防反射膜，形成于所述第一传导膜之上， 其中在所述第一开口的内区域中包括所述第二开口， 其中在所述第一开口的所述内区域中去除所述防反射膜， 其中在所述防护环形成区域中形成有 (a2)第二焊盘，形成于所述半导体衬底的上层中；(b2)所述第一表面保护膜，第三开口在所述第二焊盘之上形成于所述第一表面保护膜 中；以及(c2)所述第二表面保护膜，所述第三开口嵌入于所述第二表面保护膜中，并且所述第 二表面保护膜形成于所述第二焊盘和所述第一表面保护膜之上， 其中所述第二焊盘具有 (a21)所述第一传导膜；以及(a22)所述防反射膜，形成于所述第一传导膜之上，并且 其中在所述第三开口的内区域中去除所述防反射膜。
15.根据权利要求14所述的半导体器件，还包括树脂构件，形成于包括所述第二开口 的内部的所述第二表面保护膜之上，其中所述树脂构件包括无卤素的构件。
16.根据权利要求14所述的半导体器件，其中在所述第二表面保护膜中提供第四开口以便在所述防护环形成区域与所述半导体衬底的端部之间的区域中环绕所述防护环形成区域。
17.一种半导体器件，包括(a)焊盘，形成于半导体衬底的上层中；(b)第一表面保护膜，第一开口在所述焊盘之上形成于所述第一表面保护膜中；以及(c)第二表面保护膜，第二开口在所述焊盘之上形成于所述第二表面保护膜中，并且所 述第二表面保护膜形成于所述焊盘和所述第一表面保护膜之上，其中所述焊盘具有(al)第一传导膜；以及(a2)防反射膜，形成于所述第一传导膜之上，其中在所述第一开口的内区域中包括所述第二开口，其中在所述第一开口的所述内区域中去除所述防反射膜，其中在所述焊盘中存在探针接触到的探针接触区域和接线连接到的接线连接区域， 其中形成所述第一开口和所述第二开口以便从所述探针接触区域向所述接线连接区 域延伸，并且其中所述第二开口在所述接线连接区域中的尺寸小于所述第二开口在所述探针接触 区域中的尺寸。
18.根据权利要求17所述的半导体器件，包括树脂构件，形成于包括所述第二开口的 内部的所述第二表面保护膜之上，其中所述树脂构件包括无卤素的构件。
19.根据权利要求17所述的半导体器件，其中所述探针接触区域是与所述接线连接区域相比更远离所述半导体衬底的端部的 区域。
20.根据权利要求17所述的半导体器件，其中防反射膜绝缘膜形成于所述防反射膜与所述第一表面保护膜之间。
21.一种半导体器件，其中半导体衬底具有接线形成区域和防护环形成区域，其中在所述接线形成区域中形成有(al)第一焊盘，形成于所述半导体衬底的上层中；(bl)第一表面保护膜，其中第一开口在所述第一焊盘之上形成于所述第一表面保护膜 中；以及(cl)第二表面保护膜，其中第二开口在所述第一焊盘之上形成于所述第二表面保护膜 中，并且所述第二表面保护膜形成于所述第一焊盘和所述第一表面保护膜之上， 其中所述第一焊盘具有 (all)第一传导膜；以及 (al2)防反射膜，形成于所述第一传导膜之上， 其中在所述第一开口的内区域中包括所述第二开口， 其中在所述第一开口的所述内区域中去除所述防反射膜， 其中在所述防护环形成区域中形成有 (a2)第二焊盘，形成于所述半导体衬底的上层中；(b2)所述第一表面保护膜，形成于所述第二焊盘之上；以及(c2)所述第二表面保护膜，形成于所述第一表面保护膜之上并且具有第四开口，其中所述第二焊盘具有(a21)所述第一传导膜；以及(a22)所述防反射膜，形成于所述第一传导膜之上。
22.一种制造半导体器件的方法，包括以下步骤(a)在半导体衬底的上层中形成第一传导膜；(b)在所述第一传导膜之上形成防反射膜；(c)通过图案化所述第一传导膜和所述防反射膜来形成焊盘；(d)形成第一表面保护膜以便覆盖所述焊盘；(e)通过图案化所述第一表面保护膜在所述第一表面保护膜中形成暴露部分所述焊盘 的第一开口；(f)去除从所述第一开口暴露的所述防反射膜；(g)在包括所述第一开口的内部的所述第一表面保护膜之上形成第二表面保护膜；(h)通过图案化所述第二表面保护膜在所述第二表面保护膜中形成暴露部分所述焊盘 并且包括在所述第一开口中的第二开口 ；并且(i)形成树脂构件以便覆盖所述第二开口形成于其中的所述第二表面保护膜， 其中在所述步骤(i)中形成的所述树脂构件为无卤素的构件。
23.一种制造半导体器件的方法，包括以下步骤(a)在半导体衬底的上层中形成第一传导膜；(b)在所述第一传导膜之上形成防反射膜；(c)通过图案化所述第一传导膜和所述防反射膜来形成焊盘；(d)形成第一绝缘膜以便覆盖所述焊盘；(e)通过图案化所述第一绝缘膜在所述第一绝缘膜中形成暴露部分所述焊盘的第一开Π ；(f)去除从所述第一开口暴露的所述防反射膜；(g)在包括所述第一开口的内部的所述第一绝缘膜之上形成表面保护膜；并且(h)通过图案化所述表面保护膜在所述表面保护膜中形成暴露部分所述焊盘并且包括 在所述第一开口中的第二开口，其中在所述(d)步骤中通过等离子体CVD方法形成所述第一绝缘膜， 其中所述(g)步骤是用于通过等离子体CVD方法来形成所述表面保护膜的制造半导体 器件的方法，并且其中使用密度比在所述步骤(g)中用于形成所述表面保护膜的等离子体密度更高的 等离子体来形成所述(d)步骤中形成的所述第一绝缘膜。
24.一种制造半导体器件的方法，包括以下步骤(a)在半导体衬底的上层中形成第一传导膜；(b)在所述第一传导膜之上形成防反射膜；(c)通过图案化所述第一传导膜和所述防反射膜来形成焊盘；(d)形成第一表面保护膜以便覆盖所述焊盘；(e)通过图案化所述第一表面保护膜在所述第一表面保护膜中形成暴露部分所述焊盘 的第一开口；(f)去除从所述第一开口暴露的所述防反射膜； (g)在包括所述第一开口的内部的所述第一表面保护膜之上形成第二表面保护膜；(h)通过图案化所述第二表面保护膜在所述第二表面保护膜中形成暴露部分所述焊盘 并且包括在所述第一开口中的第二开口 ；并且(i)蚀刻从所述第二开口暴露的所述焊盘的表面。
25.一种制造半导体器件的方法，包括以下步骤(a)在半导体衬底的区域中形成第一传导膜，所述半导体衬底具有接线形成于其中的 接线形成区域和防护环形成于其中的防护环形成区域；(b)在所述第一传导膜之上形成防反射膜；(c)通过图案化所述第一传导膜和所述防反射膜在所述接线形成区域中形成第一焊盘 并且在所述防护环形成区域中形成第二焊盘；(d)形成第一表面保护膜以便覆盖所述第一焊盘和所述第二焊盘；(e)通过图案化所述第一表面保护膜在所述第一表面保护膜中形成暴露部分所述第一 焊盘的第一开口和暴露部分所述第二焊盘的第三开口；(f)去除从所述第一开口暴露的所述防反射膜和从所述第三开口暴露的所述防反射膜；(g)在包括所述第一开口的内部和所述第三开口的内部的所述第一表面保护膜之上形 成第二表面保护膜；并且(h)通过图案化所述第二表面保护膜在所述第二表面保护膜中形成暴露所述第一焊盘 并且包括在所述第一开口中的第二开口，并且同时保留嵌入于所述第二表面保护膜中的所 述第三开口。
26.—种制造半导体器件的方法，包括以下步骤(a)在半导体衬底的上层中形成第一传导膜；(b)在所述第一传导膜之上形成防反射膜；(c)通过图案化所述第一传导膜和所述防反射膜来形成焊盘；(d)形成第一表面保护膜以便覆盖所述焊盘；(e)通过图案化所述第一表面保护膜在所述第一表面保护膜中形成暴露部分所述焊盘 的第一开口；(f)去除从所述第一开口暴露的所述防反射膜；(g)在包括所述第一开口的内部的所述第一表面保护膜之上形成第二表面保护膜；并且(h)通过图案化所述第二表面保护膜在所述第二表面保护膜中形成暴露部分所述焊盘 并且包括在所述第一开口中的第二开口，其中在所述焊盘中存在探针接触到的探针接触区域和接线连接到的接线连接区域， 其中形成所述第一开口和所述第二开口以便从所述探针接触区域向所述接线连接区 域延伸，并且其中所述第二开口在所述接线连接区域中的尺寸小于所述第二开口在所述探针接触区域中的尺寸。
27.根据权利要求26所述的制造半导体器件的方法，其中所述探针接触区域是与所述接线连接区域相比更远离划片线的区域。
28.根据权利要求26所述的制造半导体器件的方法，具有在所述步骤(b)和所述步骤 (c)之间在所述防反射膜之上形成防反射绝缘膜的步骤，其中在所述(f)步骤中去除从所述第一开口暴露的所述防反射膜绝缘膜和所述防反 射膜。
全文摘要
本发明提供了一种能够即使在水从半导体器件以外渗透进焊盘之上的开口时仍然阻止在开口的侧表面暴露的氮化钛膜转变成氧化钛膜并且因此提高半导体器件的可靠性的技术和一种能够阻止在焊盘的表面保护膜中出现裂缝并且提高半导体器件的可靠性的技术。形成开口使得开口的直径小于另一开口的直径并且在另一开口中包括该开口。由于这一点，有可能用该开口形成于其中的表面保护膜覆盖在另一开口的侧表面暴露的防反射膜的侧表面。由于这一点，有可能形成焊盘而不暴露防反射膜的侧表面。
文档编号H01L21/56GK101894815SQ201010167589
公开日2010年11月24日 申请日期2010年4月26日 优先权日2009年5月20日
发明者本间琢朗, 高田佳史 申请人:瑞萨电子株式会社