专利名称：Mtp器件的单元结构的制作方法
技术领域：
本发明涉及一种NVM(Non Volatile Memory，非易失性存储器)，特别是涉及一种 MTP (Multi-Time Programmable，可多次编程)的 NVM 器件。
背景技术：
请参阅图1，这是一种现有的MTP器件的单元结构。其中包括选择晶体管10、编程晶体管20和擦除晶体管30，分别位于η阱14、η阱Μ、η阱34中。选择晶体管10的源极 11作为漏端BL，选择晶体管10的栅极12作为选择端SG，选择晶体管10的漏极13与编程晶体管20的源极21相连接。编程晶体管20的栅极与擦除晶体管30的栅极为同一个浮栅 (floating poly) 22。编程晶体管20的漏极23、η阱14、η阱24三者相连接，并作为编程端WL。擦除晶体管30为NM0S，擦除晶体管30的源极31和漏极33连接在一起作为擦除端 EG。请参阅图2，作为一种替换方案，擦除晶体管30也可以是PM0S。此时，擦除晶体管 30的源极31、漏极33、η阱34三者连接在一起作为擦除端EG。请参阅图3，这是图1所示MTP器件单元结构的版图示意图。为节约面积，η阱14 与η阱对通常为同一个η阱。η阱34为独立的一个η阱。选择晶体管10的源极11、漏极 13 ；编程晶体管20的源极21、漏极23均为同一个ρ型有源区。擦除晶体管30的源极31、 漏极33为同一个ρ型有源区。图中空白区域为ρ阱42，填充横线的区域为接触孔用于制造电极 BL、SG、WL、EG。请参阅图4，这是图3中A-A向剖视示意图。多晶硅浮栅22下方的两块空白区域分别是编程晶体管20的栅氧化层、擦除晶体管30的栅氧化层。η阱M位于两个场区43之间的的区域为P型有源区，对应于图2中的选择晶体管10的源极11、漏极13 ；编程晶体管 20的源极21、漏极23四者共用的ρ型有源区。η阱34位于两个场区43之间的区域为ρ型有源区，对应于图2中的擦除晶体管30的源极31、漏极33两者共用的ρ型有源区。编程晶体管20所在的η阱M与擦除晶体管30所在的η阱34之间有场区43隔离。场区(field oxide layer)通常是以场氧隔离(L0⑶S)工艺或浅槽隔离(STI)工艺制造的介质层，如二氧化硅等，用于隔离有源区。由图3可以看出，无论图1还是图2所示的MTP器件的单元结构都至少需要两个 η阱M和34。η阱M与11阱34之间的距离是关键尺寸cl。η阱34与相邻的另一个MTP 器件单元结构中的η阱24(未图示)之间的距离是关键尺寸c2。上述MTP器件单元结构的擦除方法可以采用FN(R)Wler-Nordheim tunneling，福勒-诺德海姆隧穿)机制等。以FN机制进行擦除，是经由在擦除晶体管30中通过栅氧化层的福勒-诺德海姆隧穿来实现的。向擦除端EG施加擦除电压，同时维持编程端WL接地。 通常擦除晶体管30比编程晶体管20小得多，由于编程晶体管20中大得多的电容，浮栅22 电势被维持为接近地电压。因此，使得大部分电势通过擦除晶体管30的栅氧化层，从而导致福勒-诺德海姆隧穿。随后电子从浮栅22被移除，即完成了 MTP器件的单元结构的存储数据的擦除。在擦除晶体管30的栅氧化层厚度一定的前提下，该栅氧化层两端的电压差(一端为擦除电压，另一端为浮栅22的接近地电压)越大对应的隧穿场强也就越大，福勒-诺德海姆隧穿的隧穿电流也越大，擦除速度就越快。为了取得更快的擦除速度，希望擦除电压越大越好。但增大擦除电压很容易造成穿通(punch through) 0为了避免穿通，需要增大η阱之间的间距(即增大关键尺寸cl和c2)，这又会增加MTP器件存储单元的面积。
发明内容
本发明所要解决的技术问题是提供一种MTP器件的单元结构，一方面有利于提高擦除电压，另一方面又能显著缩小MTP器件存储单元的面积。为解决上述技术问题，本发明MTP器件的单元结构包括选择晶体管、编程晶体管和擦除电容；所述选择晶体管和编程晶体管位于同一个η阱中；所述选择晶体管的源极作为漏端，选择晶体管的栅极作为选择端，选择晶体管的漏极与编程晶体管的源极相连接；所述编程晶体管的栅极延伸出去成为浮栅，该浮栅作为擦除电容的下极板，编程晶体管的漏极与所述η阱相连接作为编程端；擦除电容的上极板为金属，擦除电容的上极板作为擦除端。本发明MTP器件的单元结构仅有一个η阱，该η阱同时制造选择晶体管和编程晶体管。而将现有的擦除晶体管替换为擦除电容，从而略去了另一个η阱，因此可以显著缩小版图面积。新增加的擦除电容中以金属和浮栅分别作为擦除电容的上、下极板，可以显著提高擦除电压，从而提高擦除速度，减少误编程。
图1是现有的一种MTP器件的单元结构的电路示意图；图2是现有的另一种MTP器件的单元结构的电路示意图；图3是图1对应的版图示意图；图4是图1中A-A剖面示意图；图5是本发明MTP器件的单元结构的电路示意图；图6是图5对应的版图示意图；图7是图6中A-A剖面示意图。图中附图标记说明10为选择晶体管；11为选择晶体管的源极；12为选择晶体管的栅极；13为选择晶体管的漏极；14为选择晶体管所在η阱；20为编程晶体管；21为编程晶体管的源极；22为浮栅；23为编程晶体管的漏极；24为编程晶体管所在η阱；30为擦除晶体管；31为擦除晶体管的源极；33为擦除晶体管的漏极；34为擦除晶体管所在η阱；41为硅衬底；42为ρ阱； 43为场区；50为擦除电容；51为金属上极板；52为介质；BL为漏端；SG为选择端；WL为编程端；EG为擦除端。
具体实施例方式请参阅图5，本发明MTP器件的单元结构包括选择晶体管10、编程晶体管20和擦除电容50。其中选择晶体管10和编程晶体管20位于同一个11阱对中。选择晶体管10的源极11作为漏端BL，选择晶体管10的栅极12作为选择端SG，选择晶体管10的漏极13与编程晶体管20的源极21相连接。编程晶体管20的栅极22向外延伸成为浮栅，该浮栅22 作为擦除电容50的下极板。编程晶体管20的漏极23与η阱M相连接作为编程端WL。擦除电容50的上极板51为金属，擦除电容50的金属上极板51作为擦除端EG。擦除电容50的金属上极板51例如为硅化钨(WSi)，厚度为1000 3000 A。上极板51和下极板22之间具有介质52，该介质52例如为二氧化硅，厚度为200 300 A。请参阅图6和图7，这是本发明MTP器件的单元结构的版图示意图和剖面示意图。 其中只有一个η阱M。该η阱M与相邻的另一个MTP器件单元结构中的η阱M (未图示) 之间的距离是关键尺寸c3。选择晶体管10的源极11、漏极13 ；编程晶体管20的源极21、 漏极23均为同一个ρ型有源区。擦除电容50的下极板为编程晶体管20的栅极22延伸出来的浮栅，上极板为金属上极板51。图中空白区域为ρ阱42，填充横线的区域为接触孔用于制造电极BL、SG、WL、EG。由图6可以看出，本发明MTP器件的单元结构利用新增加的擦除电容50取代了传统的擦除晶体管30，因此只需一个η阱Μ，这显然有助于缩小MTP器件的单元结构的版图面积。擦除电容50是一个由金属和多晶硅形成的电容。在进行擦除操作时，擦除端EG(即金属上极板51)接擦除电压。该擦除电压承受的部位为金属上极板51与多晶硅浮栅22之间的介质层52和编程晶体管20的栅氧化层。这样的改进在器件的应用上，与对比背景资料中的器件结构相比，存在明显优势一、在与背景资料中的器件结构在相同的擦除电压下， 为了防止N阱之间的穿通，仅需要c3 —个η阱之间的间距要求，而背景资料中的结构需要 cl和c2两个η阱之间的间距要求，简单看单这块面积就缩小了一半；二、在某些应用场合， 为了提高器件的擦除速度与效率，需要提高擦除电压，这样势必需要拉大η阱之间的间距， 本发明的结构显然可以在较低的面积损失下，实现这个过程。这便在有效降低了 MTP器件的单元结构的面积的同时，提高了擦除速度及擦除效率，避免了擦除电压过低可能引发的误编程问题。
权利要求
1.一种MTP器件的单元结构，其特征是，包括选择晶体管、编程晶体管和擦除电容；所述选择晶体管和编程晶体管位于同一个η阱中；所述选择晶体管的源极作为漏端，选择晶体管的栅极作为选择端，选择晶体管的漏极与编程晶体管的源极相连接；所述编程晶体管的栅极延伸出去成为浮栅，该浮栅作为擦除电容的下极板，编程晶体管的漏极与所述η阱相连接作为编程端；擦除电容的上极板为金属，擦除电容的上极板作为擦除端。
2.根据权利要求1所述的MTP器件的单元结构，其特征是，所述擦除电容的上极板和下极板之间具有介质层。
3.根据权利要求2所述的MTP器件的单元结构，其特征是，所述擦除电容的金属上极板为硅化钨。
4.根据权利要求2所述的MTP器件的单元结构，其特征是，所述擦除电容的上极板和下极板之间的介质层为二氧化硅。
5.根据权利要求2所述的MTP器件的单元结构，其特征是，所述擦除电容的金属上极板的厚度为1000 3000 Α。
6.根据权利要求2所述的MTP器件的单元结构，其特征是，述擦除电容的上极板和下极板之间的介质层的厚度为200 300 A。
全文摘要
本发明公开了一种MTP器件的单元结构，包括选择晶体管、编程晶体管和擦除电容；所述选择晶体管和编程晶体管位于同一个n阱中；所述选择晶体管的源极作为漏端，选择晶体管的栅极作为选择端，选择晶体管的漏极与编程晶体管的源极相连接；所述编程晶体管的栅极延伸出去成为浮栅，该浮栅作为擦除电容的下极板，编程晶体管的漏极与所述n阱相连接作为编程端；擦除电容的上极板为金属，擦除电容的上极板作为擦除端。本发明可以显著缩小MTP器件的单元结构的版图面积，并显著提高擦除电压，从而提高擦除速度，减少误编程。
文档编号H01L29/41GK102376719SQ20101025156
公开日2012年3月14日 申请日期2010年8月12日 优先权日2010年8月12日
发明者胡晓明 申请人:上海华虹Nec电子有限公司