专利名称：集成式发光二极管列阵芯片及其制造方法
技术领域：
本发明涉及集成式发光二极管列阵芯片及其制造方法，属于半导体照明领域。
背景技术：
发光二极管(LED)是一种将电能转化为光能的发光器件，广泛用于指示，显示，装饰，照明等诸多领域，成为我们生活的必不可少的一部分。用于以上应用的发光二极管，由发光二极管芯片经过封装工艺，实现其应用功能。发光二极管器件的核心为发光二极管芯片。封装工艺过程中，发光二极管芯片，通过光学、力学、热学及电学设计，变成一种易于使用的器件，此器件能够更合理有效地利用于应用需要。本发明涉及一种新式的基于GaN基结构的发光二极管芯片的设计及制造方法。传统单个发光单元的发光二极管芯片的常规结构包括一个在通电后产生光辐射的半导体发光结构，一个将电流均勻扩展至整个芯片并透光的透明电极层以及此半导体结构与外界电源相连的一组PN电极。图1为一个传统氮化物发光二极管的结构示意图。包括一个生长在衬底101上的 N型氮化物层102，P型氮化物层103，在P型氮化物层103表面有P型欧姆接触电极层105 ； 在欧姆接触电极层105表面有与外界电源连接的P打线盘106 ；在N型氮化物层有N打线盘 104。传统的单一发光二极管芯片在用于照明方面时，其主要的缺陷为发光强度不足和光电转换效率低。为了弥补以上缺陷，在应用时通常会将多个发光二极管芯片组合使用。传统的使用方式是在应用端将多个封装好的发光二极管灯在外加的基板上通过电线连接组成列阵，或在封装时将多个发光二极管芯片在封装支架上固定组成列阵再用焊线的方式连接。例如，目前专利《LED列阵路灯》(公开号CN 101649976A)，其专利特点是将封装好的 LED灯按照一定形式排列组成列阵。以上方法或需要外加基板和导线连接或需要额外的焊线步骤，即芯片本身是独立的，需要外加其他辅助部件才能实现列阵组合。且以上传统方法使用的芯片都是独立的，还存在亮度不均、或焊线过程中造成芯片损失、使用过程中因连线造成的电能损失等问题。本专利将在芯片制造时利用芯片制造工艺手段将多个发光结构集成在一片LED 芯片内的方法，制造芯片时在一个芯片内集成多个发光结构。
发明内容
为了解决上述技术问题，本发明直接在一颗45mil或更大尺寸的芯片内，通过外延生长、掩膜+蚀刻、绝缘物质填充、掩膜+腐蚀等技术形成多个发光结构。然后根据任意的设计需要直接在芯片制造过程中将芯片内的各个发光结构使用金属蒸镀+掩膜腐蚀的方式连接，形成矩阵形式的集成发光二极管列阵芯片。本发明的集成式发光二极管列阵芯片，其结构自下而上依次为衬底和发光结构；
其中，发光结构数目可以为2、4、9、12、16、25个，各发光结构共用所述衬底，在发
光结构的表面具有绝缘层，各发光结构之间具有沟槽，沟槽填充有透明绝缘物质，每个发光结构电串联、并联或者桥式整流连接。所述沟槽宽为10 20um，深度为3 5um，所述发光结构相当于一颗传统的单一的封装前的LED芯片，自下而上具有衬底、非掺杂氮化镓、N型氮化镓、量子阱、P型氮化镓、 ITO电流扩展层、SiO2保护层和金属电极。集成式发光二极管列阵芯片，采取如下步骤来实现(1)采用电子束蒸发的方法在已经生长好的外延结构上蒸镀ITO电流扩展层；(2)在外延结构上使用掩膜划分出各个集成式发光二极管列阵芯片的外圈轮廓及内部的各个发光结构轮廓；在集成式发光二极管列阵芯片中含有2 ％个发光结构；其中，外延结构自下而上依次具有的结构如下衬底、非掺杂氮化镓、N型氮化镓、量子阱和P 型氮化镓。(3)根据设计好的图形，使用干法蚀刻在各个集成芯片间蚀刻出宽为20 30um， 深度为1 3um的芯片分割道，用于将各集成式发光二极管列阵芯片切割分离，同时将各发光结构的N型氮化镓接口蚀刻成型，蚀刻深度为1 3um。(4)再进行二次蚀刻，将各个发光结构之间相连的导电物质去除，务必保证将沟槽内的氮化镓或其他可导电的物质全部去除，暴露出衬底，所述沟槽宽为10 20um，深度为3 5um。(5)使用绝缘物质覆盖整个外延表面并填充各发光结构之间的空隙；所述绝缘物质为Si02。(6)在绝缘层上按照设计好的图形，以掩膜成型的方法开出P型氮化镓及N型氮化镓的连接位置的窗口。(7)使用金属蒸镀及掩膜成型的方法，按照设计好的图形，在各个集成芯片内，使用金属导体将各发光结构的P、N型接口按设计要求连接，连接方式为串联、并联或桥式整流，并在芯片两端做出PN金属电极用于与外部电路连接。(8)经研磨剪薄，剪薄后剩余厚度为80um，再使用激光切割的方式将各集成式发光二极管列阵芯片切割分离。与传统芯片相比，本发明的优点为1.与传统LED芯片比较，因其集成了多个发光结构，每个发光结构相当于一颗传统LED芯片，因此发光强度提高了 9 10倍。2.与传统的大功率芯片相比，集成式发光二极管列阵芯片仍然保留小电流驱动， 且其电流在每个发光结构内独立扩展，因此比传统大功率芯片电流扩展更佳，且其发热量更少，因此光电转换效率比传统大功率芯片高8% 10%。3.集成式发光二极管列阵芯片在芯片制造端就完成了集成组合工作，这样在后面的封装工序中只需要在集成式芯片两端的PN打线盘上焊线即可，与传统多芯片封装技术相比，节省了大量的焊线工作及焊线消耗的原材料。因此，使用此技术可以简化封装工艺， 节省封装成本。4.集成式发光二极管列阵芯片的输入电流仍然使用20mA 50mA的小电流驱动， 可以与传统的小功率发光二极管驱动电路直接连接，且可以与其他的小功率发光二极管共用直流电源，这样在驱动电路设计及封装设计上比350mA驱动得传统大功率芯片更加灵活、方便。5.集成式发光二极管列阵芯片内部电路可以是多发光结构串连，从外部看来具有较大的电阻，因此只需连接一个整流器和一组常规电阻就可以直接连接在220V或IlOV 民用电路上，不需要连接变压器，以上特点可以使其更灵活地应用于各种电路设计中，且消除了因变压器带来的电能损耗，进一步提高了光电转换效率。6.集成式发光二极管列阵芯片内部的发光结构如果使用二极管的桥式整流连接即可在一个芯片内实现整流作用，即可省掉整流器，可以在连接电阻后直接连接在民用交流电上。本发明可以以现有所有结构的LED外延片为基础，按照本发明公布的步骤制造集成式LED芯片。
图1 常规氮化镓LED芯片剖面结构示意图。图2.集成式发光二极管列阵芯片平面结构示意图。图3.集成式发光二极管列阵芯片平面结构示意图。图4.集成式发光二极管列阵芯片剖面结构示意图。其中101为衬底，102为N型氮化镓，103为P型氮化镓，104为N打线盘，105为 P型欧姆接触电极层，106为P打线盘，201为发光区，202为沟槽，203为金属导线，204为覆
盖沟槽及芯片表面的绝缘层。
具体实施例方式以下结合附图，对本发明实施例作进一步说明。以下各实施例是在生长好的外延片基础上，外延结构如下衬底、非掺杂氮化镓、N 型氮化镓、量子阱和P型氮化镓。实施例1集成式发光二极管列阵芯片的制造方法包括以下步骤1、采用电子束蒸发的方法在氮化镓外延片的P型氮化镓外延层上蒸镀ITO电流扩展层105，蒸镀环境温度为230 250°C，厚度在1000~4000入,然后在适当环境中退火， 温度为250 700°C，时间为10 60分钟，以形成透明P型欧姆接触层，之后按照参考图 2设计的图形使用光刻胶作为掩膜，保留预先设计好的透明电极层部分，使用化学湿法腐蚀的方法，使用ITO腐蚀液FeC13+HCl，在40°C，浸泡5分钟，去除其余部分的ITO电流扩展层。2、采用ICP干法蚀刻，将生长好的外延片，按照预先设计的图形，每2个发光结构为一个集成单元，蚀刻出集成芯片的外轮廓及平台，平台的深度为1.3um，相邻2个平台之间的间距为30um，即相邻2个集成芯片间分割道宽度为30um。3、采用ICP干法蚀刻技术，在每个发光结构之间刻出宽20um，深5um的沟槽。4、采用PECVD方法在250°C的温度下沉积SiO2,使其覆盖在整个外延表面。5、使用光刻胶作为掩膜，使用化学湿法腐蚀的方式，使用BOE溶液，在室温下浸泡2. 5分钟，将PN打线盘位置及各单元的PN接口位置的绝缘层SW2腐蚀去除6、使用电子束蒸发的方法，在真空室温环境下蒸镀Cr、Pt、Au，作为PN打线盘和各 PN接口间的金属。7、上述制备完成的外延片，经研磨剪薄(剪薄后剩余厚度为80um)之后，使用激光切割及机械裂片的方式，按照设计沿着各个集成芯片间预留的切割道将整个外延片切割成为集成有2个发光结构的独立芯片。实施例2集成式发光二极管列阵芯片的制造方法包括以下步骤1、采用电子束蒸发的方法在氮化镓外延片的P型氮化镓外延层上蒸镀ITO电流扩展层105，蒸镀环境温度为230 250°C，厚度在1000~4000入，然后在适当环境中退火， 温度为250 700°C，时间为10 60分钟，以形成透明P型欧姆接触层，之后按照参考图 2设计的图形使用光刻胶作为掩膜，保留预先设计好的透明电极层部分，使用化学湿法腐蚀的方法，使用ITO腐蚀液FeC13+HCl，在40°C，浸泡5分钟，去除其余部分的ITO电流扩展层。2、采用ICP干法蚀刻，将生长好的外延片，按照预先设计的图形，每25个发光结构为一个集成单元，蚀刻出集成芯片的外轮廓及平台，平台的深度为1.3um，相邻2个平台之间的间距为30um，即相邻2个集成芯片间分割道宽度为30um。3、采用ICP干法蚀刻技术，在每个发光结构之间刻出宽20um，深5um的沟槽。4、采用PECVD方法在250°C的温度下沉积SiO2,使其覆盖在整个外延表面。5、按照参考图2使用光刻胶作为掩膜，使用化学湿法腐蚀的方式，使用BOE溶液， 在室温下浸泡2. 5分钟，将PN打线盘位置及各单元的PN接口位置的绝缘层SiO2腐蚀去除6、使用电子束蒸发的方法，在真空室温环境下蒸镀Cr、Pt、Au，作为PN打线盘和各 PN接口间的金属。7、上述制备完成的外延片，经研磨剪薄(剪薄后剩余厚度为80um)之后，使用激光切割及机械裂片的方式，按照设计沿着各个集成芯片间预留的切割道将整个外延片切割成为集成有25个发光结构的独立芯片。实施例3集成式发光二极管列阵芯片的制造方法包括以下步骤1、采用电子束蒸发的方法在氮化镓外延片的P型氮化镓外延层上蒸镀ITO电流扩展层105，蒸镀环境温度为230 250°C，厚度在1000~4000人，然后在适当环境中退火， 温度为250 700°C，时间为10 60分钟，以形成透明P型欧姆接触层，之后按照参考图 2设计的图形使用光刻胶作为掩膜，保留预先设计好的透明电极层部分，使用化学湿法腐蚀的方法，使用ITO腐蚀液FeC13+HCl，在40°C，浸泡5分钟，去除其余部分的ITO电流扩展层。2、采用ICP干法蚀刻，将生长好的外延片，按照预先设计的图形，每9个发光结构为一个集成单元，蚀刻出集成芯片的外轮廓及平台，平台的深度为1.3um，相邻2个平台之间的间距为30um，即相邻2个集成芯片间分割道宽度为30um。3、采用ICP干法蚀刻技术，在每个发光结构之间刻出宽20um，深5um的沟槽。4、采用PECVD方法在250V的温度下沉积SiO2,使其覆盖在整个外延表面。
5、按照参考图2使用光刻胶作为掩膜，使用化学湿法腐蚀的方式，使用BOE溶液， 在室温下浸泡2. 5分钟，将PN打线盘位置及各单元的PN接口位置的绝缘层SiO2腐蚀去除6、使用电子束蒸发的方法，在真空室温环境下蒸镀Cr、Pt、Au，作为PN打线盘和各 PN接口间的金属。7、上述制备完成的外延片，经研磨剪薄(剪薄后剩余厚度为80um)之后，使用激光切割及机械裂片的方式，按照设计沿着各个集成芯片间预留的切割道将整个外延片切割成为集成有9个发光结构的独立芯片。实施例4一种基于氮化镓基的集成式发光二极管列阵芯片(集成16个单元)的结构和制造方法包括以下过程1、采用电子束蒸发的方法在氮化镓外延片的P型氮化镓外延层上蒸镀ITO电流扩展层105，蒸镀环境温度为230 250°C，厚度在1000~4000入，然后在适当环境中退火， 温度为250 700°C，时间为10 60分钟，以形成透明P型欧姆接触层，之后按照参考图 2设计的图形使用光刻胶作为掩膜，保留预先设计好的透明电极层部分，使用化学湿法腐蚀的方法，使用ITO腐蚀液=FeCl3加HCl，在40°C，浸泡5分钟，去除其余部分的ITO电流扩展层。2、采用ICP干法蚀刻，将生长好的外延片，按照预先设计的图形，每16个发光结构为一个集成单元，蚀刻出集成芯片的外轮廓及平台，平台的深度为1.3um，相邻2个平台之间的间距为20um，即相邻2个集成芯片间分割道宽度为20um。3、采用ICP干法蚀刻技术，在每个发光结构之间刻出宽10um，深3um的沟槽。4、采用PECVD在250°C，沉积SiO2,使其覆盖在整个外延表面。5、按照参考图2使用光刻胶作为掩膜，使用化学湿法腐蚀的方式，使用BOE溶液， 在室温下浸泡2. 5分钟，将PN打线盘位置及各单元的PN接口位置的绝缘层Si02腐蚀去除6、使用电子束蒸发的方法，在真空室温环境下蒸镀Cr、Pt、Au，作为PN打线盘和各 PN接口间的金属。7、上述制备完成的外延片，经研磨剪薄(剪薄后剩余厚度为80um)之后，使用激光切割及机械裂片的方式，按照设计沿着各个集成芯片间预留的切割道将整个外延片切割成为集成有16个发光结构的独立芯片。实施例5—种集成式发光二极管列阵芯片的制造方法包括以下步骤1、采用电子束蒸发的方法在氮化镓外延片的P型氮化镓外延层上蒸镀ITO电流扩展层105，蒸镀环境温度为230 250°C，厚度在1000~4000入，然后在适当环境中退火，温度为250 700°C，时间为10 60分钟，以形成透明P型欧姆接触层，之后按照参考图2设计的图形使用光刻胶作为掩膜，保留预先设计好的透明电极层部分，使用化学湿法腐蚀的方法，使用ITO腐蚀液FeCl3+HCl，在40°C，浸泡5分钟，去除其余部分的ITO电流扩展层。2、采用ICP干法蚀刻，将生长好的外延片，按照预先设计的图形，每9个发光结构为一个集成单元，蚀刻出集成芯片的外轮廓及平台，平台的深度为1.3um，相邻2个平台之间的间距为25um，即相邻2个集成芯片间分割道宽度为25um。3、采用ICP干法蚀刻技术，在每个发光结构之间刻出宽15um，深4um的沟槽。
4、使用旋涂的方法，将液体SiA S0G(厚度为2000 4000A )涂在整个外延片表面，填充外延片表面的沟槽。5、涂敷SOG后的外延片在300-400°C烘箱内、氮气气氛下固化。6、按照参考图2使用光刻胶作为掩膜，使用化学湿法腐蚀的方式，使用BOE溶液， 在室温下浸泡2. 5分钟，将PN打线盘位置及各单元的PN接口位置的绝缘层Si02腐蚀去除7、使用电子束蒸发的方法，在真空室温环境下蒸镀Cr、Pt、Au，作为PN打线盘和各 PN接口间的金属。8、上述制备完成的外延片，经研磨剪薄(剪薄后剩余厚度为80um)之后，使用激光切割及机械裂片的方式，按照设计沿着各个集成芯片间预留的切割道将整个外延片切割成为集成有9个发光结构的独立芯片。
权利要求
1.集成式发光二极管列阵芯片，其特征在于，其结构自下而上依次为衬底和发光结构；其中，发光结构的数目为4、9、12、16或25个，各发光结构共用所述衬底，各发光结构之间具有沟槽，沟槽填充有透明绝缘物质，在透明绝缘物质上铺设金属导线将每个发光结构连接组成串联、并联或者桥式整流连接；所述沟槽宽为10 20um，深度为3 5um ；所述发光结构由非掺杂氮化镓、N型氮化镓、量子阱、P型氮化镓、ITO电流扩展层、S^2 保护层和金属电极组成。
2.集成式发光二极管列阵芯片的制作方法，采取如下步骤(1)采用电子束蒸发的方法在已经生长好的外延结构上蒸镀ITO电流扩展层；(2)使用掩膜划分出各个集成式发光二极管列阵芯片的外圈轮廓及内部的各个发光结构轮廓；在每个集成式发光二极管列阵芯片中含有2 25个发光结构；使用干法蚀刻在各个集成芯片间蚀刻出宽为20 30um，深度为1 3um的芯片分割道，用于将各集成式发光二极管列阵芯片切割分离，同时将各发光结构的N型氮化镓接口蚀刻成型，蚀刻深度为1 3 um ；(3)再进行二次蚀刻，将各个发光结构之间相连的导电物质去除，务必保证将沟槽内的氮化镓或其他可导电的物质全部去除，暴露出衬底，所述沟槽宽为10 20um，深度为3 5um ；(4)使用绝缘物质覆盖整个外延表面并填充各发光结构之间的空隙；所述绝缘物质为 SiO2 ；(5)在绝缘层上按照设计好的图形，以掩膜成型的方法开出P型氮化镓及N型氮化镓的连接位置的窗口；(6)使用金属蒸镀及掩膜成型的方法，按照设计好的图形，在各个集成芯片内，使用金属导体将各发光结构的P、N型接口按设计要求连接，连接方式为串联、并联或桥式整流，并在芯片两端做出P、N金属电极用于与外部电路连接；(7)使用激光切割的方式将各集成式发光二极管列阵芯片切割分离。
全文摘要
本发明涉及一种基于氮化镓基发光二极管的集成式发光二极管列阵芯片的制备方法。将9颗或12颗发光二极管单元，以矩阵方式排列，组成3乘3或3乘4矩阵，集成于一颗芯片内。在集成芯片内，通过蚀刻技术蚀刻到绝缘的蓝宝石衬底层将各单元之间的氮化镓层完全断开；使用绝缘物质填充各单元之间的空隙，并覆盖整个芯片；在绝缘层上打开各单元的电极接口，使用金属蒸镀的方式在各单元之间连接，将整个芯片内的各单元以串连形式组成电路，并在芯片两端做出P、N打线盘接口，用于封装时接入其他电路。使用以上方式制备的集成式芯片具备发光强度高、光电转换效率高、利于封装、利于驱动电路设计等优点。主要应用方向为照明领域。
文档编号H01L27/15GK102376735SQ201010253679
公开日2012年3月14日 申请日期2010年8月13日 优先权日2010年8月13日
发明者张帆, 武胜利, 肖志国, 郑远志, 阎小红, 陈向东 申请人:大连美明外延片科技有限公司