专利名称：用于半导体工艺的灰化处理方法
技术领域：
本发明涉及半导体制造工艺，更特别地，本发明涉及一种用于半导体工艺的灰化处理方法。
背景技术：
光刻工艺作为半导体工艺的重要过程之一，通常包括以下步骤在半导体晶片上旋涂光刻胶以形成光刻胶层；对该光刻胶层进行选择性曝光，并通过显影步骤使得曝光后的光刻胶层进一步形成光刻胶图案；以光刻胶层为掩膜，刻蚀半导体晶片；以及在完成刻蚀之后的灰化处理步骤。随着超大规模集成电路器件特征尺寸不断地等比例缩小，集成度不断地提高，对可以完整地将掩膜图形复制到衬底表面的刻蚀技术的要求也越来越高，不但要求刻蚀的均勻性好，而且要求刻蚀后形成的刻蚀结构具有较好的侧壁形状。为此，现有的刻蚀过程中常会产生一些附着于侧壁表面的聚合物，其可以在刻蚀过程中防止发生横向刻蚀，形成具有较好的侧壁形状的刻蚀结构。图1为现有的刻蚀后的器件剖面示意图。如图1所示，待刻蚀前端器件层结构包括形成有器件结构的衬底101，以及在该衬底101的表面自下而上依次生长的刻蚀停止层 104和待刻蚀的材料层105，材料层105的表面涂布有光刻胶(未示出)。其中，形成有器件结构的衬底101具有栅极102、环绕栅极102的侧墙103以及其他结构。利用刻蚀工艺刻蚀未被光刻胶保护的材料层形成刻蚀结构106a和106b。应当注意的是，在通常情况下， 刻蚀结构不应与覆盖前端器件层结构的刻蚀停止层104相接触，如刻蚀结构106a所示。但是，由于半导体技术的发展，同一晶片上的栅极之间的尺寸越来越小，因此可能导致形成的刻蚀结构与刻蚀停止层接触甚至产生重叠；或者，由于半导体工艺的关键尺寸越来越小，因此可能使得曝光的对准出现问题，从而也可能导致刻蚀结构发生偏离，例如，刻蚀结构的一侧或两侧与刻蚀停止层104相接触，即形成如图1所示的刻蚀结构106b。由于现有工艺的限制，发生偏离的刻蚀结构在通常情况下是无法避免的。半导体器件的刻蚀工艺结束后，在刻蚀结构的侧壁及底部会残留一定量的聚合物，如聚合物107a和107b。残留的聚合物是前述工艺生成的副产物，其中往往含有F离子 (氟离子)。虽然附着在侧壁上的聚合物能够形成抗腐蚀钝化膜，防止发生横向刻蚀，实现关键尺寸的控制；但是，在刻蚀后必须将这些聚合物连同光刻胶一起去除，否则会成为下一步工艺的污染源，并可能造成器件的短路或者断路，影响器件成品率和可靠性。现有的去除光刻胶及聚合物的方法主要是采用等离子体灰化处理方法。即在刻蚀完成后，使用包含氧自由基或氧离子的等离子体气体对前端器件层结构进行处理，以去除光刻胶和刻蚀结构内部的聚合物。但是，由于聚合物中残留有一定量的F离子，当利用常规的等离子体灰化处理方法对其进行处理时，由于常规的等离子体方法是各向同性的，因此，在去除刻蚀结构底部的聚合物的同时，等离子体气体会以与底部聚合物的去除速度相同的速度去除侧壁聚合物，使得F离子与等离子体气体快速结合从而破坏刻蚀结构的侧壁形状，尤其是在形成发生偏离的刻蚀结构(即，如图1所示的刻蚀结构106b)时侧壁形状的破坏会更加严重，甚至导致进一步损坏侧墙，进而导致工艺窗口的减小，造成形成的半导体器件的稳定性下降，最终影响电学性能。因此，有必要对现有的用于半导体工艺的灰化处理方法进行改进，以使其在清除光刻胶和聚合物的同时尽可能小的破坏侧壁形状，从而提高器件的成品率和可靠性。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式
部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了解决现有的灰化处理方法可能破坏侧壁形状的缺点，本发明提出一种用于半导体工艺的灰化处理方法，所述方法包括a)提供刻蚀后的前端器件层结构，所述刻蚀后的前端器件层结构具有待去除的聚合物；和b)对所述刻蚀后的前端器件层结构进行第一灰化处理以去除所述聚合物，其中， 所述第一灰化处理为直流灰化处理。进一步地，所述聚合物中含有F离子。进一步地，所述刻蚀后的前端器件层结构的表面具有接触孔或通孔。进一步地，所述直流灰化处理为通入第一等离子体气体；和向所述第一等离子体气体施加直流电。进一步地，所述直流灰化处理的压力为10 50mTorr。进一步地，所述直流灰化处理的直流电压为50 200V。进一步地，所述直流灰化处理的偏置功率为200 1000W。进一步地，所述直流灰化处理的源功率为0 200W。进一步地，所述第一等离子体气体包含选自02、队、吐或(X)2中的至少一种气体。进一步地，所述第一等离子体气体的流速为300 lOOOsccm。进一步地，所述直流灰化处理的时间为30 200s。进一步地，还包括以下步骤
c)通入第二等离子体气体，对所述刻蚀后的前端器件层结构进行第二灰化处理。进一步地，所述第二灰化处理的压力为50 200mTorr。进一步地，所述第二灰化处理的偏置功率为200 1000W。进一步地，所述第二灰化处理的源功率为200 500W。进一步地，所述第二等离子体气体包含选自02、队、吐或(X)2中的至少一种气体。进一步地，所述第二等离子体气体的流速为300 lOOOsccm。进一步地，所述第二灰化处理的时间为10 50s。综上所述，本发明的用于半导体工艺的灰化处理方法能够减少灰化过程中的横向作用，从而在保证对附着在刻蚀结构底部和侧壁的聚合物进行去除的同时，尽可能降低对
4刻蚀结构侧壁形状的影响，从而有效地保证了具有较好侧壁形状的刻蚀结构，进而保证了器件的成品率和可靠性；另外，本发明的用于半导体工艺的灰化处理方法是对传统的灰化处理方法进行的改进，不但保留了传统工艺的优点，而且能够有效地去除光刻胶和附着在刻蚀结构表面的聚合物；进一步地，本发明的用于半导体工艺的灰化处理方法简单易行，不需要耗费过多的人力和物力，可以以较低的生产成本获得性能改善的半导体器件结构。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，图1所示为现有的刻蚀后的器件剖面示意图；图2所示为根据本发明一个实施例的用于半导体工艺的灰化处理方法的流程图。
具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是一种用于半导体工艺的灰化处理方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。需要注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括” 时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。[优选的实施例]以下参考图2，详细说明根据本发明一个实施例的用于半导体工艺的灰化处理方法。首先，在步骤S201中，提供刻蚀后的前端器件层结构，所述刻蚀后的前端器件层结构具有待去除的聚合物。作为示例，刻蚀后的前端器件层结构包括刻蚀工艺前所形成的器件结构层，例如在衬底上形成的金属互连结构层等，其中衬底可以选择为单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)，还可以包括其他的材料，例如锑化铟、碲化铅、砷化铟、砷化镓或锑化镓等。前端器件层结构的表面形成有刻蚀停止层，材料可以选择为氮化硅，形成方式可以选择为CVD法。刻蚀停止层的表面形成有待刻蚀材料层，其可以是但不限于氧化硅、碳化硅、氮化硅、碳硅氧化合物、掺氮碳化硅中的一种或其组合。应当注意，本文所述的前端器件层结构并非是限制性的，而是还可以具有其他结构。作为示例，刻蚀后的前端器件层结构的表面还形成有刻蚀结构，该刻蚀结构可以是诸如接触孔、通孔、双镶嵌结构等的刻蚀结构。作为示例，所述刻蚀后的前端器件层结构位于处理室内，且所述处理室具有直流电极。处理室可以是刻蚀设备的工作室，也可以是沉积设备的工作室，还可以是灰化设备的工作室，只要其可以提供灰化处理时所需的电源、等离子体气体、腔室压力等即可。但在优选的情况下，刻蚀处理和灰化处理在同一处理室内进行，因此处理室一般是满足灰化处理条件的刻蚀设备的工作室。进一步地，为了降低等离子体气体对刻蚀结构的侧壁的损坏，在灰化处理过程中向处理室内通入直流电以进行直流灰化处理，因此，需要处理室具备直流电极。该直流电极通常位于处理室的设置电极的地方。作为示例，所述刻蚀后的前端器件层结构具有待去除的聚合物。所述聚合物位于刻蚀结构，诸如接触孔等的底部或侧壁的表面，其中，聚合物是前述工艺生成的副产物，其中往往含有F离子。除此之外，刻蚀后的前端器件层结构还具有待去除的光刻胶。所述光刻胶位于前述待刻蚀材料层的表面。这些聚合物和光刻胶都是需要被去除的，以防止其成为下一步工艺的污染源。然后，在步骤S202中，对刻蚀后的前端器件层结构进行第一灰化处理，所述第一灰化处理为直流灰化处理。具体地，所述直流灰化处理为通入第一等离子体气体；以及向该第一等离子体气体施加直流电。在通常情况下，为了充分利用现有工艺，优选O2作为第一等离子体气体，但除了 O2之外，还可以选择比较常见的队、H2或(X)2之一作为第一等离子体气体。此外，为了达到较好的灰化效果，通常设定第一等离子体气体的流速为300 lOOOsccm，例如，400SCCm、 600sccm、800sccm等，优选地为700sccm。其中，sccm是标准状态下，也就是1个大气压、25 摄氏度下每分钟1立方厘米(lml/min)的流量。作为示例，为了避免灰化过程对刻蚀结构的侧壁形状的影响，向处理室内加入直流电，其中，可以设定直流电压为50 200V，例如，80V、120V、160V等，优选地为100V ；并且，为了最大程度地降低等离子体气体在横向方向上的作用，将源功率调整为0 200W，例如，10W、20W、50W等，优选地为0W。作为示例，为了最大程度地发挥直流作用对刻蚀结构的影响，需要将直流灰化处理过程中的压力和源功率设定的尽可能小，因此，将压力调整为10 50豪托(mTorr)，例如，30mTorr、40mTorr等，优选地为20mTorr ；另外，将偏置功率调整为200 1000W，例如， 400W、700W、800W等，优选地为600W ；将灰化处理的时间设定为30 200s，例如，50s、100s、 170s 等。进一步地，所述直流灰化处理不但可以去除聚合物，还可以去除光刻胶。此外，需要注意的是，虽然本发明给出了各种参数的取值范围和优选取值，但是对于本领域技术人员来讲显而易见的是，由于前端器件层结构的尺寸、具体结构、前序工艺的处理方法、处理设备所能达到的精度、对最终形成的器件的精度要求等有所不同，会导致本领域技术人员在上述给出的各参数的取值范围之外选择其他适于不同生产线的各参数的新的取值范围。由于直流灰化是一种良好的各向异性的去除工艺，因此其能够增加等离子体气体在垂直方向上的速度，并且在最大化垂直方向上的去除程度的情况下尽量减少横向去除， 从而使得在消耗F离子以最小化对刻蚀结构的侧壁形状的影响的同时，去除聚合物和光刻胶。综上所述，本发明的用于半导体工艺的灰化处理方法能够减少灰化过程中的横向作用，从而在保证对附着在刻蚀结构底部和侧壁的聚合物进行去除的同时，尽可能降低对刻蚀结构侧壁形状的影响，从而有效地保证了具有较好侧壁形状的刻蚀结构，进而保证了器件的成品率和可靠性；另外，本发明的用于半导体工艺的灰化处理方法是对传统的灰化处理方法进行的改进，不但保留了传统工艺的优点，而且能够有效地去除光刻胶和附着在刻蚀结构表面的聚合物。但是，由于直流灰化的方向性较强，因此其对光刻胶和聚合物的去除速度较慢，因此为了尽量缩短灰化工艺的处理时间，提高生产效率，往往在直流灰化处理进行一段时间之后再进行第二灰化处理。因此，在优选的情况下，可以执行步骤S203，以对执行了前述直流灰化处理的前端器件层结构再执行第二灰化处理。作为示例，当直流灰化处理进行了一定时间，例如10 50s后，聚合物中的F离子基本被消耗干净，此时，再进行常规的灰化处理不但不会损坏侧壁形状，还能进一步提高灰化速度。因此在优选的情况下，由于聚合物中的F离子含量较少，在直流灰化处理进行了例如20s之后，可以进行常规的第二灰化处理。在优选的情况下，为了降低制造成本，节省制造时间，通常在执行前述直流灰化处理的处理室内进行第二灰化处理。在通常情况下，为了充分利用现有工艺，优选O2作为第二等离子体气体，但除了 & 之外，还可以选择队、H2或CO2之一作为第二等离子体气体。为了达到较好的灰化效果，通常设定第二等离子体气体的流速为300 lOOOsccm，例如，400sccm、600sccm、800sccm等， 优选地为700sCCm。其中，sccm是标准状态下，也就是1个大气压、25摄氏度下每分钟1立方厘米(lml/min)的流量。作为示例，为了最大程度地发挥直流作用对刻蚀结构的影响，和直流灰化对刻蚀结构底部的聚合物的去除作用，将处理室内的第一压力调整在50 200豪托(mTorr)之间，例如，IOOmTorrU50mTorr等，优选地为IOOmTorr ；将处理室内的第一偏置功率调整在 200 1000W之间，例如，300W、500W、800W等，优选地为600W ；将处理室内的第一源功率调整调整在200 500W之间，例如，100W、200W、400W等，优选地为350W。作为示例，将第二灰化处理的时间设定为10 50s，例如，20s，40s等，优选地为 30s。需要注意的是，根据生产线的不同，还可能会在执行第二灰化处理之前或之后对刻蚀结构底部的刻蚀停止层进行刻蚀。
7
[本发明的有益效果]综上所述，本发明的用于半导体工艺的灰化处理方法能够减少灰化过程中的横向作用，从而在保证对附着在刻蚀结构底部和侧壁的聚合物进行去除的同时，尽可能降低对刻蚀结构侧壁形状的影响，从而有效地保证了具有较好侧壁形状的刻蚀结构，进而保证了器件的成品率和可靠性；另外，本发明的用于半导体工艺的灰化处理方法是对传统的灰化处理方法进行的改进，不但保留了传统工艺的优点，而且能够有效地去除光刻胶和粘附在刻蚀结构表面的聚合物；进一步地，本发明的用于半导体工艺的灰化处理方法简单易行，不需要耗费过多的人力和物力，可以以较低的生产成本获得性能改善的半导体器件结构。[本发明的工业实用性]根据如上所述的实施方式制造的半导体器件可应用于多种集成电路(IC)中。 根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步 DRAM (SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式 DRAM)、射频电路或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
权利要求
1.一种用于半导体工艺的灰化处理方法，其特征在于，所述方法包括a)提供刻蚀后的前端器件层结构，所述刻蚀后的前端器件层结构具有待去除的聚合物；和b)对所述刻蚀后的前端器件层结构进行第一灰化处理以去除所述聚合物，其中，所述第一灰化处理为直流灰化处理。
2.根据权利要求1所述的灰化处理方法，其特征在于，所述聚合物中含有F离子。
3.根据权利要求1所述的灰化处理方法，其特征在于，所述刻蚀后的前端器件层结构的表面具有接触孔或通孔。
4.根据权利要求1所述的灰化处理方法，其特征在于，所述直流灰化处理为通入第一等离子体气体；和向所述第一等离子体气体施加直流电。
5.根据权利要求1或4所述的灰化处理方法，其特征在于，所述直流灰化处理的压力为 10 50mTorr。
6.根据权利要求1或4所述的灰化处理方法，其特征在于，所述直流灰化处理的直流电压为50 200V。
7.根据权利要求1或4所述的灰化处理方法，其特征在于，所述直流灰化处理的偏置功率为200 IOOOff0
8.根据权利要求1或4所述的灰化处理方法，其特征在于，所述直流灰化处理的源功率为0 200W。
9.根据权利要求4所述的灰化处理方法，其特征在于，所述第一等离子体气体包含选自02、N2、H2或CO2中的至少一种气体。
10.根据权利要求4所述的灰化处理方法，其特征在于，所述第一等离子体气体的流速为 300 lOOOsccm。
11.根据权利要求1或4所述的灰化处理方法，其特征在于，所述直流灰化处理的时间为 30 200s。
12.根据权利要求1所述的灰化处理方法，其特征在于，还包括以下步骤c)通入第二等离子体气体，对所述刻蚀后的前端器件层结构进行第二灰化处理。
13.根据权利要求12所述的灰化处理方法，其特征在于，所述第二灰化处理的压力为 50 ZOOm^rorr。
14.根据权利要求12所述的灰化处理方法，其特征在于，所述第二灰化处理的偏置功率为200 IOOOff0
15.根据权利要求12所述的灰化处理方法，其特征在于，所述第二灰化处理的源功率为 200 500W。
16.根据权利要求12所述的灰化处理方法，其特征在于，所述第二等离子体气体包含选自02、N2、H2或(X)2中的至少一种气体。
17.根据权利要求12所述的灰化处理方法，其特征在于，所述第二等离子体气体的流速为 300 lOOOsccm。
18.根据权利要求12所述的灰化处理方法，其特征在于，所述第二灰化处理的时间为 10 50s。
全文摘要
本发明涉及一种用于半导体工艺的灰化处理方法，所述方法包括a)提供刻蚀后的前端器件层结构，刻蚀后的前端器件层结构具有待去除的聚合物；和b)对刻蚀后的前端器件层结构进行第一灰化处理以去除聚合物，其中，第一灰化处理为直流灰化处理。本发明的用于半导体工艺的灰化处理方法能够减少灰化过程中的横向作用，从而在保证对附着在刻蚀结构底部和侧壁的聚合物进行去除的同时，尽可能降低对刻蚀结构侧壁形状的影响，从而有效地保证了具有较好侧壁形状的刻蚀结构，进而保证了器件的成品率和可靠性；另外，本发明的方法是对传统的灰化处理方法进行的改进，不但保留了传统工艺的优点，而且能够有效地去除光刻胶和附着在刻蚀结构表面的聚合物。
文档编号H01L21/311GK102376562SQ201010267550
公开日2012年3月14日 申请日期2010年8月24日 优先权日2010年8月24日
发明者孙武, 张世谋, 王新鹏 申请人:中芯国际集成电路制造(上海)有限公司