专利名称：一种半导体器件的制作方法
技术领域：
本发明涉及半导体器件制作领域，尤其涉及一种半导体器件的制作方法。
背景技术：
垂直双扩散金属氧化物半导体场效应晶体管(VDMOSFET，Vertical Double-Diffused Metal Oxide Semiconductor Field Effect Transistor),简禾尔 VDMOS 管，它的器件效率高，静态功耗小，而且，特殊的结构使它可以承受很高的击穿电压，能够提供较大的驱动电流和驱动电压，实现对高电压高功率器件的终端控制，在特种工业控制，电源管理，驱动电路等领域具有广泛的应用。现有技术中，VDMOS管的制作工艺与N型或P型金属氧化物半导体场效应晶体管 (M0S管)的制作工艺是彼此分立的，制作VDMOS管时，无法同时制作出N型或P型MOS管， 即无法将VDMOS和N型或P型MOS管制作在同一块半导体芯片上而集成逻辑运算控制电路， 因此，当VDMOS管应用于特种工业控制，电源管理，驱动电路等领域时，VDMOS管需要一个额外的互补金属半导体场效应管(CMOS，Complementary M0S)电路配合才能组成一个完整的电路系统，即需要VDMOS和CMOS两块芯片组成一个电路系统从而完成某种具体的功能。但是这样，将增加电路封装成本，同时由于需要额外的电气连接，降低了电路系统的可靠性。
发明内容
本发明的实施例提供一种半导体器件的制作方法，能够同时制作VDMOS和N型或 ρ Mmos 管。为达到上述目的，本发明的实施例采用如下技术方案一种半导体器件的制作方法，包括在衬底上形成阱区；形成有源区；在所述阱区之外的所述有源区形成隔离注入区；在所述阱区内的所述有源区形成N型或P型MOS管的源极和漏极，在所述隔离注入区内形成VDMOS管的源极。采用上述技术方案后，本发明实施例提供的半导体器件的制作方法，能够在所述阱区内形成N型或P型MOS管，在所述阱区之外形成VDMOS管，即能够同时制作VDMOS管和 N型或P型MOS管，将VDMOS和N型或P型MOS管集成在同一块芯片上，即可直接在一块芯片上形成VDMOS和CMOS的混合电路，不需额外的封装和连接，降低了电路的封装成本，提高了电路系统的可靠性；而且，由于可将VDMOS管和N型或P型MOS管集成在同一块芯片上， 将为MOS管集成电路提供更加丰富的电路形式和功能。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本发明实施例的制作方法的工艺流程图；图2为本发明实施例一的工艺流程图；图3为与图2所示的工艺流程图相对应的实施效果流程图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。如图1所示，本发明实施例提供的半导体器件的制作方法，包括下列步骤Sl 1，在衬底上形成阱区。其中，衬底通常采用但不限于硅晶圆衬底。为了同时形成VDMOS管和N型或P型 MOS管，本发明实施例中采用带有相同导电类型的外延层的浓掺杂硅衬底，例如，带有N型外延层的N型重掺杂衬底。通常来讲，衬底外延层之外的衬底底层为极重掺杂，电阻率非常低，一般在0. 001-0. 005欧姆每厘米，而外延层为重掺杂，掺杂浓度要低于衬底底层的掺杂浓度，电阻率在20-50欧姆每厘米。本发明实施例中，所制作的整个半导体器件将形成于衬底的外延层中。具体的，本步骤可分为以下几步，包括在衬底上沉积氧化层；在所述氧化层上刻出形成对应于阱区的注入窗口，以便界定出阱区；通过所述注入窗口进行掺杂，形成阱区。本步骤的具体实现方式可与现有技术相同，这里不再赘述。S12，形成有源区。具体的，需要通过光刻定义出有源区的区域，包括所述阱区的有源区和阱区之外的有源区，在非有源区的区域生长场隔离氧化层，通过场隔离氧化层界定出有源区，即在衬底上形成了有源区。本发明实施例中，N型或P型MOS管器件将形成于阱区之内的有源区中，VDMOS管器件将形成于阱区之外的有源区，两者通过阱区分隔开来，工作时不会互相影响。S13，在所述阱区之外的所述有源区形成隔离注入区。形成VDMOS管的导电沟道需要两次掺杂，并同时伴有相应的离子激活退火步骤， 即双扩散进程，第1次掺杂形成源漏之间的隔离区，第2次掺杂形成VDMOS的源极。本步骤中，进行VDMOS管的第一次掺杂，形成隔离注入区，隔离注入区的掺杂浓度较高，用于形成源漏之间的隔离区，保证器件的工作可以受栅极电压控制；接下来，形成多晶硅栅极，隔离注入区和多晶硅栅极重合的部分即为VDMOS管的导电沟道所在区域；之后还将进行第二次掺杂，在隔离注入区内形成VDMOS管的源极，亦即进行了双扩散。而隔离注入区之外的衬底背面部分，将作为VDMOS的漏极，在栅极不加电压的时候，隔离注入区能够将VDMOS的源极和漏极分开。S14，在所述阱区内的所述有源区形成N型或P型MOS管的源极和漏极，在所述隔离注入区内形成VDMOS管的源极。经过本步骤后，将在阱区之内形成N型或P型MOS管的源极和漏极，在阱区之外的有源区中形成VDMOS的源极。可以理解的，在本步骤之前，还包括在所述有源区和阱区形成器件栅极的步骤，通常为多晶硅栅极。接下来，本发明实施例提供的制作方法还包括形成接触孔，进行金属连线以及沉积保护层等步骤，最终形成成品半导体器件。需要注意的是，接下来所进行的工艺步骤均可采用现有技术完成，此处不再赘述。经过上述步骤，本发明实施例提供的半导体器件的制作方法，能够在所述阱区内形成N型或P型MOS管、在所述阱区外的有源区内形成VDMOS管，即能够同时制作VDMOS管和N型或P型MOS管，即可直接在一块芯片上形成VDMOS和CMOS的混合电路，不需额外的封装和连接，降低了电路的封装成本，提高了电路系统的可靠性；而且，由于可将VDMOS管和N 型或P型MOS管集成在同一块芯片上，将为MOS集成电路提供更加丰富的电路形式和功能。为了本领域的技术人员更好的理解本发明的技术方案，下面通过具体的实施例对本发明的技术方案进行详细描述，可以理解的是，以下的具体实施例只是为了描述本发明， 但本发明不限于此。实施例一本实施例的半导体器件的制作方法，可同时制作VDMOS和N型MOS管，结合图2和图3所示，包括下列步骤S21，在衬底上形成P阱区。本实施例中，衬底选用带有N型外延层的重掺杂N型硅片，外延层的掺杂浓度远远低于衬底底层掺杂浓度；其中，衬底底层为极重掺杂，电阻率非常低，约为0. 001-0. 005欧姆每厘米，而外延层为重掺杂，电阻率在20-50欧姆每厘米，本实施例所制作的半导体器件将形成于衬底的外延层中。其中，P阱区属于P型杂质轻掺杂的区域，掺杂浓度不高，方块电阻在 1000-3000ohm/ 口(欧姆每方块)，但面积较大，深度大概在6_8微米(um)，位于衬底外延层的表层。之后，N型MOS管将形成于P阱区中，而整个VDMOS管是做在衬底的P阱区以外的区域，即P阱区把VDMOS和N型MOS管分隔开来，防止两种器件工作的时候互相影响。具体的，本步骤可分为以下几步进行在衬底上沉积Si02层；进行光刻，在Si02层上刻出形成对应于P阱区的注入窗口，通过注入窗口进行离子注入，形成P阱区。S22，形成有源区。具体的，本步骤可分为以下几步进行沉积掩膜层；进行有源区光刻，刻蚀出隔离场氧化层窗口 ；生长隔离场氧化层，通过隔离场氧化层界定出有源区。
其中，隔离场氧化层用于进行器件隔离，并界定出P阱区之内的有源区和P阱区之外的有源区。S23，在P阱区之外的有源区形成P型隔离注入区。P型隔离注入区也是P型掺杂的区域，掺杂浓度较高，方块电阻在500-800ohm/ 口， 深度大概在2. 2-2. Sum0 P型隔离注入区用于用于形成VDMOS器件源漏之间的隔离区，保证器件的工作可以受栅极电压控制。另外，形成P型隔离注入区后，可进行高温退火，以趋进杂质离子达到合适的深度，消除可能的晶格损伤，改善晶格结构。S24，形成多晶硅栅极。具体的，在P阱区形成N型MOS管的多晶硅栅极，通过多晶硅栅极能够界定出P阱区之内的有源区的源区和漏区的位置；在P阱区之外的有源区形成VDMOS的多晶硅栅极，其中，P型隔离注入区和多晶硅栅极重合的部分即为VDMOS管的导电沟道所在区域。需要的注意的是，本步骤中，需要首先沉积栅极氧化层，之后沉积多晶硅层，然后通过刻蚀形成多晶硅栅极，多晶硅栅极与衬底之间设置有栅极氧化层。S25，进行源漏注入，在P阱区内的源区形成N型MOS管的N+源极，在P阱区内的漏区形成N型MOS管的N+漏极，在P型隔离注入区内形成VDMOS的N+源极。其中，N+源极和N+漏极为N型浓掺杂区域，方块电阻在100-200ohni/。通过本步骤的源漏注入，将形成基本的VDMOS管和N型MOS管结构，在P阱区形成N型MOS管，在P 阱区之外的有源区形成VDMOS管结构。进一步的，如图3所示，本实施例中还包括形成P+注入区的步骤，P+注入区为P型浓掺杂区域，方块电阻在100-200ohm/ 口，在整个半导体器件中，用于制作VDMOS和MOS的地线，起到电学保护的作用。接下来，本实施例还包括形成接触孔，进行金属连线以及沉积保护层等步骤，最终形成成品半导体器件。本实施例所制备的半导体器件，经过测试，VDMOS的漏极端最高击穿电压可达到 900V (伏)，具有巨大的应用空间。可以理解的是，虽然本实施例是以同时制作VDMOS和N型MOS管的制备方法为例进行描述的，在本发明的其他实施例中，同样可采用本发明实施例的工艺流程，但基于N型半导体器件与P型半导体器件的电学逻辑关系，对于各区域的导电类型进行对应调整，进而同时形成VDMOS和P型MOS管以及其他半导体器件。以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
权利要求
1.一种半导体器件的制作方法，其特征在于，包括 在衬底上形成阱区；形成有源区；在所述阱区之外的所述有源区形成隔离注入区；在所述阱区内的所述有源区形成N型或P型金属氧化物半导体场效应管的源极和漏极，在所述隔离注入区内形成垂直双扩散金属氧化物半导体场效应管的源极。
2.根据权利要求1所述的方法，其特征在于，所述衬底为带有N型外延层的N型硅片， 所述半导体器件将形成于所述外延层中。
3.根据权利要求2所述的方法，其特征在于，所述阱区为P型阱区。
4.根据权利要求3所述的方法，其特征在于，所述阱区的深度为6至8微米。
5.根据权利要求2所述的方法，其特征在于，所述隔离注入区为P型隔离注入区。
6.根据权利要求5所述的方法，其特征在于，所述隔离注入区的深度为2.2至2. 8微米。
7.根据权利要求1至6任一项所述的方法，其特征在于，所述在阱区之外的所述有源区形成隔离注入区后，还包括进行退火的步骤。
全文摘要
本发明的实施例提供了一种半导体器件的制作方法，涉及半导体器件制作领域，为能够同时制作垂直双扩散金属氧化物半导体场效应管和N型或P型金属氧化物半导体场效应管而发明。所述制作方法，包括在衬底上形成阱区；形成有源区；在所述阱区之外的所述有源区形成隔离注入区；在所述阱区内的所述有源区形成N型或P型金属氧化物半导体场效应管的源极和漏极，在所述隔离注入区内形成垂直双扩散金属氧化物半导体场效应管的源极。本发明可用于集成电路的制作中。
文档编号H01L21/8234GK102420184SQ20101029317
公开日2012年4月18日 申请日期2010年9月27日 优先权日2010年9月27日
发明者李天贺, 陈建国 申请人:北大方正集团有限公司, 深圳方正微电子有限公司