专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造方法。
背景技术：
对于如DRAM等半导体器件的情况，随着集成度的增加，器件所占的面积不断减 小，同时还需要维持或增加所需电容量。一般来说，有几种方法来确保在有限的面积中具有 足够的单元(cell，又称为晶胞)电容量，这些方法包括使用高介电材料作为介电膜、减小 介电膜的厚度或增加底部电极的有效面积。使用高介电材料的方法需要实物投资和时间投 资，如新设备的引进、介电膜的可靠性、产率核查的必要性以及后续工序的低温条件。因此， 由于以前使用的介电膜可被继续使用并且可以容易地执行工序，所以增加底部电极的有效 面积的方法已被广泛使用。对于增加底部电极的有效面积的方法，存在如下方法来制造具有三维结构(例 如，圆柱型或鳍型)的底部电极，在底部电极中生长半球形颗粒(Hemi Spherical Grain, HSG)并增加底部电极的高度。当以预定的标准来确保底部电极之间的临界尺寸(critical dimension，⑶)时，该生长HSG的方法会具有缺点。此外，该HSG可能脱落而导致在该底部 电极之间产生桥接。因此，将HSG方法应用于设计规则小于0. 14微米的半导体器件是困难 的。为了改善单元电容量，普遍使用形成具有三维结构的底部电极并增加高度的方法。广 泛使用的方法形成了具有圆柱型或叠层式结构的底部电极。具体来说，形成圆柱型底部电极的传统方法包括移除设置在底部电极周围的牺牲 绝缘膜并且在底部电极的上部上面沉积介电膜。包含于介电膜中的介电材料不仅被沉积在 底部电极上，而且被沉积在相邻的底部电极之间，使得介电材料和形成在介电材料上的顶 部电极为所有单元所共有。当介电材料被共有并使用时，全部底部电极之间的电容(存储 容量)受到干扰或被扭曲。
发明内容
本发明的各种实施例涉及在包括底部电极触点插塞在内的半导体基板上沉积介 电膜的吸收阻挡层，以使介电膜在电容器之间分离开而不对相邻电容器的偏压产生任何影 响，从而改善单元的刷新特性。一种半导体器件包括吸收阻挡层，其形成在包括底部电极触点插塞在内的半导 体基板上；底部电极，其连接至所述底部电极触点插塞；以及介电膜，其形成在所述底部电 极上并且在所述底部电极之间分离开。所述半导体器件还包括沉积在所述半导体基板与所述吸收阻挡层之间的蚀刻停止层。所述半导体器件还包括所述吸收阻挡层上的非晶碳层和牺牲绝缘膜。所述半导体器件还包括沉积在所述牺牲绝缘膜上的用于氮化物浮动电容器 (NFC)的氮化物膜。
所述吸收阻挡层包括四乙基甲基胺基材料。根据本发明的另一实施例，一种半导体器件包括牺牲绝缘膜，其形成在包括底部 电极触点插塞在内的半导体基板上；吸收阻挡层，其形成在包括所述牺牲绝缘膜在内的所 得表面上；底部电极，其连接至所述底部电极触点插塞；以及介电膜，其形成在所述底部电 极上并且在所述底部电极之间分离开。所述半导体器件还包括沉积在所述半导体基板和所述牺牲绝缘膜之间的蚀刻停止层。所述吸收阻挡层包括TEMA材料。所述半导体器件还包括沉积在所述牺牲绝缘膜和所述吸收阻挡层之间的用于 NFC的氮化物膜。根据本发明的一个实施例，一种半导体器件的制造方法包括在包括底部电极触 点插塞在内的半导体基板上形成吸收阻挡层；在包括所述吸收阻挡层在内的所得结构上形 成牺牲绝缘膜；蚀刻所述牺牲绝缘膜和所述吸收阻挡层直到所述底部电极触点插塞露出为 止，以形成底部电极区域；在所述底部电极区域中形成底部电极；移除所述牺牲绝缘膜；以 及在所述底部电极上形成介电膜并且所述介电膜在所述底部电极之间分离开。所述方法还包括在所述半导体基板和所述吸收阻挡层之间沉积蚀刻停止层。所述方法还包括在所述吸收阻挡层和所述牺牲绝缘膜之间沉积非晶碳层。所述吸收阻挡层包括TEMA材料。所述方法还包括在所述牺牲绝缘膜上沉积用于NFC的氮化物。所述牺牲绝缘膜包括磷硅酸盐玻璃(PSG)膜和四乙基正硅酸盐(TE0Q膜。
移除所述牺牲绝缘膜的步骤是借助于浸出工序执行的。在形成彼此分离开的所述介电膜的步骤中，所述介电膜不形成在所述吸收阻挡层上。所述方法还包括在形成彼此分离开的所述介电膜之后形成顶部电极。在所述底部电极区域中形成所述底部电极的步骤包括在所述底部电极区域中形 成导电层；以及执行回蚀工序或化学机械抛光(CMP)工序，直到所述牺牲绝缘膜露出为止。根据本发明的另一实施例，一种半导体器件的制造方法包括在包括底部电极触 点插塞在内的半导体基板上形成牺牲绝缘膜；在所述牺牲绝缘膜上形成吸收阻挡层；蚀刻 所述吸收阻挡层和所述牺牲绝缘膜直到所述底部电极触点插塞露出为止，以形成底部电极 区域；在所述底部电极区域中形成底部电极；以及在所述底部电极上形成介电膜并且所述 介电膜在所述底部电极之间分离开。所述方法还包括在所述半导体基板和所述牺牲绝缘膜之间沉积蚀刻停止层。所述方法还包括在所述牺牲绝缘膜和所述吸收阻挡层之间沉积用于NFC的氮化 物膜。所述牺牲绝缘膜包括PSG膜和TEOS膜。在所述底部电极区域中形成所述底部电极的步骤包括在所述底部电极区域中形 成导电层；以及执行回蚀工序或化学机械抛光(CMP)工序，直到所述牺牲绝缘膜露出为止。在形成彼此分离开的所述介电膜的步骤中，所述介电膜不形成在所述吸收阻挡层上。
所述方法还包括在形成彼此分离开的所述介电膜之后形成顶部电极。所述方法还包括在形成所述顶部电极之后，对所述顶部电极执行CMP工序以将 所述顶部电极分离开。
图Ia至图If是示出根据本发明的一个实施例的半导体器件及其制造方法的截面 图。图加至图加是示出根据本发明的另一实施例的半导体器件及其制造方法的截面 图。
具体实施例方式下面，将参考附图详细地描述本发明。图Ia至图If是示出根据本发明的一个实施例的半导体器件及其制造方法的截面 图。参考图la，在半导体基板100上形成层间绝缘膜110。使用底部电极触点掩模蚀 刻该层间绝缘膜110，以形成底部电极触点区域(未示出)。将导电材料埋入在该底部电极 触点区域中以形成底部电极触点120。在层间绝缘膜110和底部电极触点120上沉积蚀刻停止层130。该蚀刻停止层130 包括氮化物膜。在蚀刻停止层130上沉积吸收阻挡层(或防吸收层)140。该吸收阻挡层140包括 四乙基甲基胺基(TEMA)材料。当在随后工序期间沉积诸如二氧化锆(&02)等介电膜时， 该吸收阻挡层140阻止介电膜的生长或吸收。在包括吸收阻挡层140在内的所得表面上沉积非晶碳层150。该非晶碳层150可 以保护下面的膜或下面的层，这是因为它不溶于在随后的浸出(dip out)工序中使用的HF 蚀刻溶液。在包括非晶碳层150在内的所得表面上形成牺牲绝缘膜165。牺牲绝缘膜165包 括依次沉积的磷硅酸盐玻璃(PSG)膜160和四乙基正硅酸盐(TE0Q膜170。在包括牺牲绝缘膜165在内的所得结构上依次形成用于氮化物浮动电容器(NFC) 的氮化物膜180、以及绝缘膜190。用于NFC的氮化物膜180防止在随后工序中形成的底部 电极发生崩塌，并且用于支撑底部电极。参考图lb，在绝缘膜190上形成光阻(photoresist，又称为光刻胶或光致抗蚀剂) 膜之后，使用底部电极掩模(未示出)蚀刻绝缘膜190、用于NFC的氮化物膜180、牺牲绝缘 膜165、非晶碳层150、吸收阻挡层140和蚀刻停止层130，直到底部电极触点120露出为止， 从而形成第一沟槽200。参考图lc，在第一沟槽200的内部表面上沉积导电层(未示出)之后，执行回蚀或 化学机械抛光(CMP)工序，直到绝缘膜190露出为止，从而形成底部电极210。导电层包括 氮化钛(TiN)膜、或具有氮化钛(TiN)膜和钨(W)膜的叠层结构。参考图ld，在形成底部电极210之后，执行浸出工序以移除绝缘膜190和牺牲绝 缘膜165。在浸出工序之后，因为非晶碳层150支撑底部电极210的下部侧壁，所以非晶碳层150可以防止该底部电极崩塌。此外，由于吸收阻挡层140和蚀刻停止层130受非晶碳 层150保护，所以可以防止在这些下面的层中产生沙坑缺陷。参考图le，通过利用等离子工序的灰化(ashing)处理来移除非晶碳层150。该等 离子处理利用A气体来执行。参考图If，借助于原子层沉积(Atomic Layer Deposition,ALD)工序在底部电极 210的表面上沉积介电膜220。在沉积介电膜220时，沉积在底部电极210之间的吸收阻挡 层140防止介电膜220在底部电极210之间生长或吸收。这导致介电膜220的下部彼此分 开。在一个实施例中，介电膜220形成在底部电极210周围，S卩设置在底部电极210的两侧。 在介电膜220上设置导电材料以限定上部电极(未示出)。上部电极可以仅设置在第一沟 槽200内。可选地，可以在介电膜220周围形成导电材料，以增加要形成的电容器的表面面 积和电容量。图加至图加是示出根据本发明的另一实施例的半导体器件及其制造方法的截面 图。参考图加，在半导体基板300上形成层间绝缘膜310。使用底部电极触点掩模(未 示出)蚀刻层间绝缘膜310，以形成底部电极触点区域(未示出)。将导电材料埋入在底部 电极触点区域中以形成底部电极触点320。在层间绝缘膜310和底部电极触点320上沉积蚀刻停止层330。该蚀刻停止层330 包括氮化物膜。在蚀刻停止层330上形成牺牲绝缘膜345。该牺牲绝缘膜345包括依次沉积的磷 硅酸盐玻璃(PSG)膜340和四乙基正硅酸盐(TE0Q膜350。在牺牲绝缘膜345上依次形成用于氮化物浮动电容器(NFC)的氮化物360、绝缘膜 370和吸收阻挡层385。用于NFC的氮化物膜360可以防止在随后工序中形成的底部电极 发生崩塌并用于支撑底部电极。吸收阻挡层385包括四乙基甲基胺基(TEMA)材料。当在 随后工序期间沉积诸如二氧化锆(ZrO2)等介电膜时，吸收阻挡层385是用于阻止介电膜生 长或吸收的材料。参考图2b，在吸收阻挡层385上形成光阻膜之后，使用底部电极掩模(未示出) 蚀刻吸收阻挡层385、绝缘膜370、用于NFC的氮化物膜360、牺牲绝缘膜345和蚀刻停止层 330，直到使底部电极触点320露出为止，从而形成第二沟槽380。在第二沟槽380的内部表面上沉积导电层(未示出)之后，执行回蚀或化学机械 抛光(CMP)工序，直到吸收阻挡层385或氮化物360露出为止，从而形成底部电极390。导 电层包括氮化钛(TiN)膜、或具有氮化钛(TiN)膜和钨(W)膜的叠层结构。参考图2c和图2d，在包括底部电极390在内的所得表面上依次沉积介电膜400和 顶部电极410。介电膜400包括高K介电材料。该高K介电材料包括氮化物、Si3N4, ZrO2, La203、A102、Ta205、Gd203及其组合。顶部电极410包括氮化钛(TiN)膜、或具有氮化钛(TiN) 膜和钨(W)膜的叠层结构。在沉积介电膜400时，吸收阻挡层385阻止诸如^O2等介电膜 400的生长或吸收，从而介电膜400不形成在露出的吸收阻挡层385的表面上。因此，该吸 收阻挡层385使介电膜在底部电极390之间分离开。参考图加，对顶部电极410和介电膜400执行CMP工序，直到用于NFC的氮化物膜 360露出为止，从而形成介电膜400被分离开的凹状电容器。
如上所述，本发明的实施例包括沉积防止介电膜形成于其上的吸收阻挡层，并且 由此在不采用额外工序的情况下使介电膜在电容器之间自分离，从而改善单元的刷新特 性。本发明的上述实施例是示例性的而非限制性的。各种替代及等同的方式都是可行 的。本发明并不限于本文所述沉积、蚀刻、抛光和图案化步骤的类型。本发明也不限于任何 特定类型的半导体器件。举例来说，本发明可以用于动态随机存取存储器件(DRAM)或非易 失性存储器件。对本发明内容所作的其它增加、删减或修改是显而易见的并且落入所附权 利要求书的范围内。本申请要求2010年1月6日提交的韩国专利申请No. 10-2010-0000771的优先权， 该韩国专利申请的全部内容通过引用并入本文。
权利要求
1.一种半导体器件，包括防吸收层，其形成在包括第一触点插塞和第二触点插塞在内的半导体基板上；以及 第一电容器，其具有连接至所述第一触点插塞的第一电极、形成于所述第一电极上的 介电膜、以及形成于所述介电膜上的第二电极；第二电容器，其具有连接至所述第二触点插塞的第一电极、形成于所述第一电极上的 介电膜、以及形成于所述介电膜上的第二电极；其中，所述第一电容器的介电膜和所述第二电容器的介电膜是彼此分离开的。
2.根据权利要求1所述的半导体器件，还包括沉积在所述半导体基板与所述防吸收层之间的蚀刻停止层。
3.根据权利要求1所述的半导体器件，其中，所述第一电容器的介电膜和所述第二电容器的介电膜在下部处彼此分离开。
4.根据权利要求1所述的半导体器件，其中，所述第一电容器和所述第二电容器均限定在沟槽内，所述第二电极完全地设置在所述 沟槽内。
5.根据权利要求1所述的半导体器件，其中， 所述防吸收层包括四乙基甲基胺基材料。
6.一种半导体器件，包括牺牲绝缘膜，其形成在包括底部电极触点插塞在内的半导体基板上； 防吸收层，其形成在包括所述牺牲绝缘膜在内的所得表面上； 底部电极，其连接至所述底部电极触点插塞；以及 介电膜，其形成在所述底部电极上且在所述底部电极之间分离开。
7.根据权利要求6所述的半导体器件，还包括沉积在所述半导体基板与所述牺牲绝缘膜之间的蚀刻停止层。
8.根据权利要求6所述的半导体器件，其中， 所述防吸收层包括四乙基甲基胺基材料。
9.根据权利要求6所述的半导体器件，还包括沉积在所述牺牲绝缘膜与所述防吸收层之间的用于氮化物浮动电容器的氮化物膜。
10.一种半导体器件的制造方法，所述方法包括在包括触点插塞在内的半导体基板上形成防吸收层； 在所述防吸收层上形成牺牲绝缘膜；蚀刻所述牺牲绝缘膜和所述防吸收层直到所述触点插塞露出为止，以形成沟槽； 在所述沟槽的至少内部表面上形成第一电极； 移除所述牺牲绝缘膜； 在所述第一电极上形成介电膜；以及 在所述介电膜上形成第二电极，其中，所述第一电极、所述介电膜和所述第二电极限定电容器，并且 所述电容器的介电膜与相邻电容器的介电膜是分离开的。
11.根据权利要求10所述的方法，还包括在所述半导体基板和所述防吸收层之间沉积蚀刻停止层。
12.根据权利要求10所述的方法，还包括在所述防吸收层和所述牺牲绝缘膜之间沉积非晶碳层。
13.根据权利要求10所述的方法，其中， 所述防吸收层包括四乙基甲基胺基材料。
14.根据权利要求10所述的方法，还包括在所述牺牲绝缘膜上沉积用于氮化物浮动电容器的氮化物膜。
15.根据权利要求10所述的方法，其中，所述牺牲绝缘膜包括磷硅酸盐玻璃膜和四乙基正硅酸盐膜。
16.根据权利要求10所述的方法，其中，移除所述牺牲绝缘膜的步骤利用浸出工序来执行。
17.根据权利要求10所述的方法，其中，在形成所述介电膜的步骤中，所述介电膜不生长在所述防吸收层上。
18.根据权利要求10所述的方法，其中， 形成所述第一电极的步骤包括在所述沟槽的内部表面上形成导电层；以及执行回蚀工序或化学机械抛光工序，直到所述牺牲绝缘膜露出为止。
19.一种半导体器件的制造方法，所述方法包括 在包括触点插塞在内的半导体基板上形成牺牲绝缘膜； 在所述牺牲绝缘膜上形成防吸收层；蚀刻所述防吸收层和所述牺牲绝缘膜直到所述触点插塞露出为止，以形成沟槽； 在所述沟槽的至少内部表面上形成第一电极； 在所述第一电极上形成介电膜；以及 在所述介电膜上形成第二电极，其中，所述第一电极、所述介电膜和所述第二电极限定电容器，并且 所述电容器的介电膜与相邻电容器的介电膜是彼此分离开的。
20.根据权利要求19所述的方法，还包括在所述半导体基板和所述牺牲绝缘膜之间沉积蚀刻停止层。
21.根据权利要求19所述的方法，还包括在所述牺牲绝缘膜和所述防吸收层之间沉积用于氮化物浮动电容器的氮化物膜。
22.根据权利要求19所述的方法，其中，所述牺牲绝缘膜包括磷硅酸盐玻璃膜和四乙基正硅酸盐膜。
23.根据权利要求19所述的方法，其中， 形成所述第一电极的步骤包括在所述沟槽的至少内部表面上形成导电层；以及执行回蚀工序或化学机械抛光工序，直到所述牺牲绝缘膜露出为止。
24.根据权利要求19所述的方法，还包括对所述第二电极执行化学机械抛光工序，以使所述第二电极与相邻电容器的第二电极 分离开。
25.一种半导体器件的制造方法，所述方法包括在基板上形成第一沟槽和第二沟槽；在所述第一沟槽和所述第二沟槽内分别形成第一底部存储电极和第二底部存储电极；在所述第一底部存储电极和所述第二底部存储电极之间形成防吸收膜；以及 在所述第一底部存储电极和所述第二底部存储电极上形成介电膜，以形成第一介电图 案和第二介电图案，所述第一介电图案形成于所述第一底部存储电极上，所述第二介电图 案形成于所述第二底部存储电极上，其中，所述防吸收膜构造为阻止所述介电膜形成在所述防吸收膜上，从而所述第一介 电图案和所述第二介电图案彼此不接触。
26.根据权利要求25所述的方法，其中，所述防吸收膜通过插入额外的图案直接或间接地将所述第一底部存储电极和所述第 二底部存储电极连接起来。
27.根据权利要求25所述的方法，其中，所述防吸收膜是用于形成所述第一沟槽和所述第二沟槽的掩模图案。
28.根据权利要求25所述的方法，其中，所述介电膜形成在所述第一底部存储电极和所述第二底部存储电极中每一者的第一 侧和第二侧处。
全文摘要
本发明公开一种半导体器件及其制造方法，该方法包括在包括底部电极触点插塞在内的半导体基板上沉积介电膜的吸收阻挡层，以使介电膜在电容器之间分离开而不对相邻电容器的偏压产生任何影响，从而改善单元的刷新特性。
文档编号H01L21/8242GK102117809SQ201010502500
公开日2011年7月6日 申请日期2010年9月29日 优先权日2010年1月6日
发明者朴亨镇 申请人:海力士半导体有限公司