专利名称：相变存储器底部电极的制作方法
技术领域：
本发明涉及半导体技术领域，更为具体的，本发明涉及一种相变存储器底部电极的制作方法。
背景技术：
相变存储器(Phase Change Random Access Memory, PCRAM)技术是基于 S. R. Ovshinsky在20世纪60年代末提出相变薄膜可以应用于相变存储介质的构想建立起来的。作为一种新兴的非易失性存储技术，相变存储器在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性，已成为目前不挥发存储技术研究的焦点。在相变存储器中，可以通过对记录了数据的相变层进行热处理，来改变存储器的值。构成相变层的相变材料会由于所施加电流的加热效果而进入结晶状态或非晶状态。当相变层处于结晶状态时，PCRAM的电阻较低，此时存储器赋值为“0”。当相变层处于非晶状态时，PCRAM的电阻较高，此时存储器赋值为“ 1 ”。因此，PCRAM是利用当相变层处于结晶状态或非晶状态时的电阻差异来写入/读取数据的非易失性存储器。现有技术的相变存储器，通常包括底部电极、顶部电极、以及底部电极与顶部电极之间的相变层。其中相变层的晶态转变过程需要较高的温度，一般通过底部电极对相变层进行加热，而顶部电极仅起到互连作用。底部电极对相变层的加热效果好坏将直接影响相变存储器的读写速率。在公开号为CN101271918的中国专利申请中就公开了一种相变存储
ο现有技术中通过缩小底部电极与相变层的接触面积，提高接触电阻，从而获得良好的加热效果，参考图1和参考图2，分别示出了现有技术底部电极一实施例的侧视图和俯视图，所述底部电极包括位于第一绝缘层15内的导电插塞11，第二绝缘层14内的环形电极12，所述第二绝缘层14位于第一绝缘层15上，所述环形电极12位于导电插塞11上，还包括填充于环形电极12内的第三绝缘层13，在相变存储器应用过程中，通过环形电极12对位于底部电极上方的相变层(图未示)进行加热，由于环形电极12的侧壁较薄，所以与相变层的接触面积较小，从而提高了接触电阻，进而可以获得良好的加热效果。现有技术中相变存储器底部电极的制作方法包括首先在包括导电插塞的第一绝缘层15上沉积第二绝缘层14 ；再蚀刻所述第二绝缘层14，形成露出导电插塞的凹槽16 (如图3所示)，然后向凹槽16内沉积金属材料并蚀刻所述金属材料，形成环形电极孔17 (如图 4所示)，最后向环形电极孔17中沉积绝缘材料。在上述方法中，蚀刻所述第二绝缘层14， 形成位于导电插塞上的凹槽16时，由于凹槽孔径较小并且深度较大，所以难以形成较直的凹槽侧壁；此外，在向环形电极孔中沉积绝缘材料时，由于环形电极孔的深宽比比较大，在沉积绝缘材料时，绝缘材料难以填充至环形电极孔中
发明内容
本发明解决的问题是提供一种相变存储器环形电极的制作方法，降低制作难度， 提高可靠性。本发明提供了一种相变存储器底部电极的制作方法，包括在衬底上形成第一绝缘层、以及位于第一绝缘层中的导电插塞；在导电插塞上形成柱状金属电极以及位于其上的锥台状掩模体；在第一绝缘层、金属电极以及掩模体表面形成第二绝缘层，并使得所述第二绝缘层暴露出锥台状掩模体的顶部台面；以第二绝缘层为掩模依次刻蚀锥台状掩模体以及部分柱状金属电极，形成凹形槽；其中刻蚀后剩余的金属电极呈凹形，作为底部电极；向所述凹形槽中填充绝缘材料，形成第三绝缘层；暴露出所述底部电极。所述在导电插塞上形成柱状金属电极以及位于其上的锥台状掩模体的步骤包括 依次在第一绝缘层上形成金属层和掩模层；采用光刻工艺刻蚀所述掩模层，形成底部对准导电插塞的锥台状掩模体；再以所述锥台状掩模体为掩模刻蚀所述金属层，形成柱状金属电极。优选的，所述锥台状掩模体为圆锥台状。所述圆锥台的侧壁倾角范围为3° 8°。所述柱状金属电极至少覆盖导电插塞。所述金属层材质包括钨或铝。所述掩模层材质包括氮化硅、氮氧化硅以及含碳掺杂的氮化硅。所述第二绝缘层的材质包括氧化硅、氟硅玻璃，所述氧化硅是通过沉积正硅酸乙酯并热分解形成的。所述依次刻蚀锥台状掩模体以及部分柱状金属电极包括以第二绝缘层为掩模，采用对锥台状掩模体具有较大选择刻蚀比的等离子刻蚀工艺刻蚀所述锥台状掩模体，直至露出柱状金属电极；以第二绝缘层以及剩余的锥台状掩模体为掩模，采用对柱状金属电极具有较大选择刻蚀比的等离子刻蚀工艺刻蚀所述部分的柱状金属电极。优选的，所述凹形底部电极中，其环壁壁厚小于底部厚度，所述环壁壁厚等于刻蚀前锥台状掩模体的顶部台面与底部台面的半径差值。所述凹形槽的深宽比范围为11 3 1。所述第三绝缘层至少填充满所述底部电极的凹形部分。所述暴露出底部电极包括: 使用化学机械研磨减薄第三绝缘层以及第二绝缘层，直至露出所述底部电极。与现有技术相比，本发明具有以下优点通过调整锥台状掩模体的倾斜角，并以第二绝缘层为掩模，能够精确控制刻蚀形成凹槽的开口大小，易于调整最终形成的金属电极中环形电极孔的深宽比以及环壁厚度。方法简单、并提高了器件的可靠性。
图1是现有技术底部电极一实施例的侧视图；图2是现有技术底部电极一实施例的俯视图；图3至图4是现有技术相变存储器环形电极制作方法一实施例的示意图；图5是本发明相变存储器环形电极制作方法一实施方式的流程示意图；图6至图14是本发明相变存储器环形电极制作方法形成的相变存储器环形电极一实施例的剖面示意图。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。正如背景技术部分所述，现有技术相变存储器环形电极的制作方法中，需先沉积第二绝缘层，再蚀刻所述第二绝缘层形成露出导电插塞的凹槽，之后向凹槽内沉积金属材料并蚀刻所述金属材料以形成环形电极，由于凹槽孔径较小并且深度较大，所以难以形成较直的凹槽侧壁，从而增加了制作难度。针对上述问题，本发明提供一种相变存储器环形电极的制作方法，参考图5示出了本发明相变存储器环形电极制作方法一实施方式的流程示意图。所述制作方法包括以下步骤Si、在衬底上形成第一绝缘层、以及位于第一绝缘层中的导电插塞；所述第一绝缘层可以是层间介质层或金属间介质层等，所述导电插塞可以是填充有互连金属的接触孔、 沟槽等，也可以是其他导电的金属互连结构。S2、在导电插塞上形成柱状金属电极以及位于其上的锥台状掩模体；所述柱状金属电极可以为圆柱形、方柱形或多边形柱体，但与其上锥台状掩模体的底部台面保持一致。 所述锥台状掩模体的具有倾角的侧壁可以利用各向异性的等离子刻蚀形成。优选的，所述锥台状掩模体为圆锥台状。S3、在第一绝缘层、金属电极以及掩模体表面形成第二绝缘层，并使得所述第二绝缘层暴露出锥状掩模体的顶部台面；优选的，可以先在第一绝缘层、柱状金属电极以及锥台状掩模体的表面覆盖沉积绝缘材质，然后进行平坦化露出锥台状掩模体即可。S4、以第二绝缘层为掩模依次刻蚀锥台状掩模体以及部分柱状金属电极，形成凹形槽；由于锥台状掩模体的顶部台面面积要大于底部台面，因此如果以第二绝缘层为掩模刻蚀锥台状掩模体，将形成以其顶部台面形状为开口形状的凹形槽，当沿着上述凹形槽进一步刻蚀至柱状金属电极时，将在柱状金属电极上形成金属环壁。为了保证金属电极与底部导电插塞的接触良好，通常需要在所述凹形槽的底部保留部分金属电极。这样，刻蚀后剩余的金属电极呈凹形，即可作为底部电极。S5、向所述凹形槽中填充绝缘材料，形成第三绝缘层；所述第三绝缘层可以溢出于凹形槽并覆于第二绝缘层表面，也可以填充部分凹形槽，但至少需填充满底部电极的凹形部分。S6、通过平坦化技术暴露出所述底部电极。优选的，所述平坦化技术可以采用化学机械研磨。下面结合一个具体的实施例进一步描述本发明方法的各步骤。参考图6至图14，示出了本发明相变存储器环形电极制作方法形成的相变存储器环形电极一实施例的剖面示意图。
6
参考图6，在衬底(未示出)上形成第一绝缘层101、以及位于第一绝缘层101中的导电插塞102。具体的，所述第一绝缘层101的材质可以为氧化硅或氮化硅等常规的层间介质层或金属间介质层材料，所述导电插塞102为填充有铜、钨、铝等互连金属的接触孔或沟槽以及其他金属互连结构，所述衬底还包括与所述导电插塞102电连通的选通管等半导体器件，此步骤与现有技术相同，不再赘述。参考图7，在所述第一绝缘层101的表面依次形成金属层103以及掩模层104，所述金属层易于刻蚀，用于形成金属电极，材质可以为钨、铝等，可以采用物理气相沉积形成。 所述掩模层104用于作为后续刻蚀金属层103所用的硬掩模，材质可以为氮化硅、氮氧化硅或含碳的氮化硅，可以采用化学气相沉积形成。参考图8，在所述掩模层104的表面旋涂光刻胶，并对其进行曝光显影，形成图形化的光刻胶105。所述光刻胶105对准底部的导电插塞102，通常为保证后续形成的金属电极至少覆盖导电插塞102，所述光刻胶105也可以覆盖所述导电插塞102所在位置。参考图9，采用等离子刻蚀工艺刻蚀所述掩模层104，直至露出金属层103，形成锥台状掩模体106，再灰化去除光刻胶105。可以利用光刻胶105的图案调整所述锥台状掩模体106的顶部台面形状以及尺寸，例如方形、多边形等。可以利用等离子刻蚀的各向异性性质使得刻蚀形成的锥台状掩模体106具有倾斜的侧壁。由于在等离子刻蚀过程中较尖锐的表面部分总是刻蚀的较快，因此刻蚀后的锥台状掩模体，其底部台面总是趋向于圆形的。作为优选方案，本实施例中所述锥台状掩模体106为圆锥台，顶部台面与底部台面的形状均为圆形。具体的，可以在等离子刻蚀工艺中调节不同刻蚀气体的流量比，从而控制横向刻蚀与纵向刻蚀的速率，所述横向刻蚀与纵向刻蚀的速率比决定了锥台状掩模体106的侧壁倾斜角α (侧壁与垂直方向的夹角)。通常所述倾斜角α的范围为3° 8°，所述锥台状掩膜体106的高度h等于先前沉积的掩模层104的厚度。在最终形成的锥台状掩膜体106 中，顶部台面与底部台面的半径差△(!即等于锥台状掩膜体106的高度h乘以所述倾斜角余切值ctga。参考图10，以所述锥台状掩模体106为掩模，刻蚀所述金属层103，直至露出第一绝缘层101，形成柱状金属电极107。所述柱状金属电极107的高度H等于先前沉积的金属层103的厚度，而截面形状尺寸与锥台状掩模体106的底部台面相同，也即柱状金属电极 107的直径D等于锥台状掩模体106的底部台面的直径。参考图11，在第一绝缘层101、柱状金属电极107以及锥台状掩模体106的表面覆盖沉积第二绝缘层108，并使得所述第二绝缘层108的表面与锥台状掩模体106的顶部平齐，从而暴露出其顶部台面。具体的，可以先在图10所示半导体结构的表面覆盖沉积绝缘介质，然后再进行化学机械抛光对上述绝缘介质进行减薄，直至露出锥台状掩模体106的顶部台面，形成第二绝缘层108。所述第二绝缘层108的材质应当与锥台状掩模体106不同，以便于进行后续的选择性刻蚀，在本实施例中，所述第二绝缘层108的材质可以采用氧化硅、氟硅玻璃等低 k介电材料，可以通过化学气相沉积进行上述覆盖沉积工艺。此外，当所述第二绝缘层108 选用氧化硅时，还可以通过沉积正硅酸乙酯(TEOS)，并进行热分解形成，以获得良好的粘附性。
参考图12，以第二绝缘层108为掩模，采用分步的等离子刻蚀工艺依次刻蚀锥台状掩模体106以及部分柱状金属电极107，形成凹形槽200。刻蚀后的金属电极呈凹形，作为底部电极。具体的，首先以第二绝缘层108为掩模，采用对锥台状掩模体106具有较大选择刻蚀比的等离子刻蚀工艺刻蚀所述锥台状掩模体106，直至露出柱状金属电极107 ；然后再以第二绝缘层108以及剩余的锥台状掩模体106为掩模，采用对柱状金属电极107具有较大选择刻蚀比的等离子刻蚀工艺刻蚀部分厚度的柱状金属电极107，最终形成凹形槽200。其中，为了使得凹形槽200的内壁垂直，需要调整不同刻蚀气体的流量比以避免横向刻蚀的影响。在上述刻蚀过程中，所述凹形槽200的开口形状即原锥台状掩模体106的顶部台面形状，其槽径d要小于原锥台状掩模体106的底部台面的直径，也即柱状金属电极107的直径D，上述槽径d与柱状金属电极107的直径D差值为2 Δ d。因此当沿着所述凹形槽200 进一步刻蚀至金属电极107时，原柱状金属电极107被刻蚀的部分将形成金属环壁107a， 且壁厚等于上述直径差的一半，也即原锥台状掩膜体106中顶部台面与底部台面的半径差 Ad。为了保证底部电极与底部导电插塞102的接触性良好，所述凹形槽200的底部应当保留部分金属电极厚度，使得所形成的底部电极呈凹形。作为优选方案，所述凹形底部电极的底部厚度k大于所述金属环壁107a的壁厚，也即刻蚀前锥台状掩模体的顶部台面与底部台面的半径差值Ad。凹形槽200的深宽比为(H+h_k)/d，所述深宽比将影响后续在凹形槽200中填充绝缘介质时的难易程度，较为理想的深宽比范围为1 1 3 1。综上所述，在进行上述各步骤工艺参数的设定时，首先根据需要确定底部电极中环壁的壁厚△(!、以及凹形槽200的槽径d、深宽比等最终产品的几何尺寸；然后再根据各几何关系式，选择相应的中间结构的几何尺寸，例如金属层103、掩模层104的沉积厚度、锥台状掩模体106的侧壁倾角等；最后再确定各步骤形成工艺中的工艺参数。作为本领域技术人员所公知的技术内容，不再赘述。参考图13，向所述凹形槽200中填充绝缘介质，形成第三绝缘层109。其中，所述绝缘介质可以填充并溢出凹形槽200，使得形成的第三绝缘层109覆于第二绝缘层108的表面，也可以仅填充部分凹形槽200，但至少填充满底部电极的凹形部分。具体的，所述绝缘介质可以为氧化硅或氮化硅，采用化学气相沉积工艺进行填充。参考图14，利用平坦化技术暴露出底部电极。具体的，可以采用化学机械抛光，减薄所述第三绝缘层109以及第二绝缘层108，同时去除剩余的锥台状掩模体106，直至露出凹形的底部电极，也即露出金属环壁107a。。在后续相变存储器的制造工艺中，所述金属环壁107a将与位于其上方的相变材料接触，由于金属环壁107a的壁厚较小，因而减小了底部电极与相变材料的接触面积，提高了接触电阻，进而可以获得良好的加热效果。与现有技术中位于第二绝缘层上方的侧墙相比，本发明制作方法中，利用第二绝缘层作为掩模，依次刻蚀锥台状掩模体以及柱状底部电极，能够精确控制刻蚀形成凹形槽的开口大小。此外，沿所述凹形槽刻蚀至柱状金属电极时，刻蚀深度只要满足底部剩余的金属电极厚度大于形成的金属环壁的壁厚即可。能够灵活调节凹形槽的深宽比，降低了工艺难度。更近一步地，现有技术通过蚀刻第二绝缘层，形成露出导电插塞的凹槽，由于第二绝缘层材料不透明，所以形成的凹槽有可能偏离导电插塞的位置，再向凹槽中沉积金属材料时，金属材料无法和导电插塞连接，会导致底部电极制作不良。而本发明的技术方案中， 由于柱状金属电极至少覆盖于导电插塞，且在前述刻蚀时保留了凹形槽底部的部分金属电极厚度，使得最终形成的底部电极与导电插塞之间具有较大接触面积，从而提高了可靠性。需要指出的是，本发明虽以相变存储器的底部电极为例，但所述相变存储器底部电极的制造方法，同样适用于其他与相变存储器底部电极类似的器件的制作工艺中。本发明领域技术人员，应当容易基于本发明所公开的技术方案进行推广应用。虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1.一种相变存储器底部电极的制作方法，其特征在于，包括在衬底上形成第一绝缘层、以及位于第一绝缘层中的导电插塞；在导电插塞上形成柱状金属电极以及位于其上的锥台状掩模体；在第一绝缘层、金属电极以及掩模体表面形成第二绝缘层，并使得所述第二绝缘层暴露出锥台状掩模体的顶部台面；以第二绝缘层为掩模依次刻蚀锥台状掩模体以及部分柱状金属电极，形成凹形槽；其中刻蚀后剩余的金属电极呈凹形，作为底部电极；向所述凹形槽中填充绝缘材料，形成第三绝缘层；暴露出所述底部电极。
2.如权利要求1所述的相变存储器底部电极的制作方法，其特征在于，所述在导电插塞上形成柱状金属电极以及位于其上的锥台状掩模体的步骤包括依次在第一绝缘层上形成金属层和掩模层；采用光刻工艺刻蚀所述掩模层，形成底部对准导电插塞的锥台状掩模体；再以所述锥台状掩模体为掩模刻蚀所述金属层，形成柱状金属电极。
3.如权利要求2所述的相变存储器底部电极的制作方法，其特征在于，所述锥台状掩模体为圆锥台状。
4.如权利要求3所述的相变存储器底部电极的制作方法，其特征在于，所述圆锥台的侧壁倾角范围为3° 8°。
5.如权利要求1所述的相变存储器底部电极的制作方法，其特征在于，所述柱状金属电极至少覆盖导电插塞。
6.如权利要求2所述的相变存储器底部电极的制作方法，其特征在于，所述金属层材质包括钨或铝。
7.如权利要求2所述的相变存储器底部电极的制作方法，其特征在于，所述掩模层材质包括氮化硅、氮氧化硅以及含碳掺杂的氮化硅。
8.如权利要求1所述的相变存储器底部电极的制作方法，其特征在于，所述第二绝缘层的材质包括氧化硅、氟硅玻璃。
9.如权利要求8所述的相变存储器底部电极的制作方法，其特征在于，所述氧化硅是通过沉积正硅酸乙酯并热分解形成的。
10.如权利要1所述的相变存储器底部电极的制作方法，其特征在于，所述依次刻蚀锥台状掩模体以及部分柱状金属电极包括以第二绝缘层为掩模，采用对锥台状掩模体具有较大选择刻蚀比的等离子刻蚀工艺刻蚀所述锥台状掩模体，直至露出柱状金属电极；以第二绝缘层以及剩余的锥台状掩模体为掩模，采用对柱状金属电极具有较大选择刻蚀比的等离子刻蚀工艺刻蚀所述部分的柱状金属电极。
11.如权利要1所述的相变存储器底部电极的制作方法，其特征在于，所述凹形底部电极中，其环壁壁厚小于底部厚度，所述环壁壁厚等于刻蚀前锥台状掩模体的顶部台面与底部台面的半径差值。
12.如权利要1所述的相变存储器底部电极的制作方法，其特征在于，所述凹形槽的深宽比范围为1 1 3 1。
13.如权利要1所述的相变存储器底部电极的制作方法，其特征在于，所述第三绝缘层至少填充满所述底部电极的凹形部分。
14.如权利要1所述的相变存储器底部电极的制作方法，其特征在于，暴露出底部电极包括使用化学机械研磨减薄第三绝缘层以及第二绝缘层，直至露出所述底部电极。
全文摘要
本发明提供了一种相变存储器底部电极的制作方法，包括在衬底上形成第一绝缘层、以及位于第一绝缘层中的导电插塞；在导电插塞上形成柱状金属电极以及位于其上的锥台状掩模体；在第一绝缘层、金属电极以及掩模体表面形成第二绝缘层，并使得所述第二绝缘层暴露出锥台状掩模体的顶部台面；以第二绝缘层为掩模依次刻蚀锥台状掩模体以及部分柱状金属电极，形成凹形槽；其中刻蚀后剩余的金属电极呈凹形，作为底部电极；向所述凹形槽中填充绝缘材料，形成第三绝缘层；暴露出所述底部电极。本发明易于调整最终形成的金属电极中环形电极孔的深宽比以及环壁厚度。方法简单、并提高了器件的可靠性。
文档编号H01L45/00GK102447057SQ201010503848
公开日2012年5月9日 申请日期2010年10月8日 优先权日2010年10月8日
发明者李凡, 洪中山 申请人:中芯国际集成电路制造(上海)有限公司