专利名称：制作半导体器件的方法
技术领域：
本发明涉及半导体器件制造工艺，特别涉及一种制作半导体器件的方法。
技术背景
随着栅极尺寸缩短至几十纳米，栅氧化物层的厚度降至3nm以下，引发了栅极电阻过大、栅泄漏增大以及多晶硅栅出现空乏现象等问题。因此，人们又将目光重新投向金属栅极技术，金属栅极技术采用具有较低电阻的金属作为栅极，并且采用具有较大介电常数的材料作为栅介电层。
金属栅极技术包括先形成栅(Gate-first)工艺和后形成栅(Gate-last)工艺。 Gate-first工艺是指在对硅片进行漏/源区离子注入以及随后的高温退火步骤之后再形成金属栅极，Gate-last工艺则与之相反。由于(kite-first工艺中金属栅极需经受高温工序，因此该工艺可能会引起热稳定性、阈值电压漂移和栅堆叠层再生长等问题，这对于PMOS 来说是非常严重的问题。
图1A-1D为采用现有技术的Gate-last工艺形成半导体器件过程中各步骤的剖视图。如图IA所示，提供前端器件结构。首先，提供衬底101，在衬底101上定义器件有源区并完成浅沟槽隔离。接着，在衬底101上形成栅介质层102。然后，在栅介质层102上形成伪栅极103a和10北，进行离子注入和高温退火工艺形成源极/漏极区域。接着，在伪栅极 103a和10 的表面以及源极/漏极区域上形成硅化物层104。最后，在硅化物层104上形成刻蚀停止层105。如图IB所示，在所述前端器件结构上形成金属前介电层(PMD)106。如图IC所示，进行化学机械研磨(CMP)工艺，直至露出伪栅极103a和10 的上表面。如图 ID所示，去除伪栅极103a和103b，形成容纳金属栅极的填充开口 107a和107b。
通常，分别采用氮化物和氧化物作为刻蚀停止层105和金属前介电层106的主要材料。然而，氧化物相对于氮化物来说硬度小，因此在化学机械研磨工艺过程中，氧化物消耗较多，并且会导致研磨工艺结束后两者的上表面并不在同一平面内(如图IC所示)。这会对后续工艺产生很大影响，例如导致泄漏电流增大，另外还可能导致填充金属形成金属栅极时，金属进入凹坑内，并在后续的CMP过程中，本该被去除的金属残留在凹坑内。
此外，随着工艺尺寸的不断缩小，相邻栅极之间的间距不断缩短，这将严重影响刻蚀停止层105和金属前介电层106，尤其是金属前介电层106的填充能力。由于刻蚀停止层 105的形成，进一步减小了金属前介电层106所填充的间隙的宽度，因此会导致在所填充的间隙底部形成孔洞，该孔洞会影响该层的介电常数，并进一步影响着后续工艺，进而影响半导体器件的性能。
因此，目前急需一种制作半导体器件的方法，以解决上述问题。 发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式
部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中的问题，本发明提出一种半导体器件的制作方法，包括提供前端器件结构，所述前端器件结构包括衬底、在所述衬底上的栅介质层、在所述栅介质层上的伪栅极、以及覆盖所述栅介质层和所述伪栅极的刻蚀停止层；采用三氟化氮处理工艺对所述刻蚀停止层进行刻蚀至露出所述伪栅极的上表面；在刻蚀后的刻蚀停止层和所述伪栅极上形成金属前介电层；平坦化所述金属前介电层至露出所述伪栅极的上表面；以及去除所述伪栅极，以形成填充开口。
优选地，所述刻蚀停止层具有张应力。
优选地，所述半导体器件为PMOS器件、NMOS器件或CMOS器件。
优选地，N型区域内的所述刻蚀停止层具有张应力，P型区域内的所述刻蚀停止层具有压应力。
优选地，所述张应力为0_2GPa，所述压应力为0_4GPa。
优选地，所述前端器件结构还包括硅化物层，所述硅化物层形成在所述栅介质层上和所述伪栅极的侧壁上与所述刻蚀停止层之间。
优选地，所述三氟化氮处理工艺包括等离子体刻蚀步骤和退火步骤，其中所述等离子体刻蚀步骤采用的刻蚀气体包括三氟化氮和氨气。
优选地，所述等离子体刻蚀步骤的功率为20W-50W。
优选地，所述等离子体刻蚀步骤的温度为30°C_50°C。
优选地，所述退火步骤的温度为70°C_250°C。
优选地，所述三氟化氮的流速为10_50sccm，氨气的流速为50-200sccm。
优选地，所述伪栅极的材料为多晶硅。
优选地，采用湿法刻蚀去除所述伪栅极，其中，刻蚀溶液选用氢氧化铵溶液或烷基氢氧化铵溶液。
优选地，所述烷基氢氧化铵为四甲基氢氧化铵。
优选地，所述氢氧化铵溶液或所述烷基氢氧化铵溶液的浓度为1-40% (体积比)。
优选地，采用干法刻蚀去除所述伪栅极，其中，刻蚀气体选用氟化硫、溴化氢、碘化氢、氯气中的一种或多种。
优选地，所述方法还包括在所述填充开口内形成金属层，以形成金属栅极。
优选地，所述金属栅极包括PMOS器件的金属栅极和NMOS器件的金属栅极。
优选地，所述金属层自下而上依次包括功函数设定金属层和栅极电极层。
优选地，所述PMOS器件的金属栅极的功函数设定金属层的材料包括钌、钯、钼以及金属氮化物中的一种或多种。
优选地，所述NMOS器件的金属栅极的功函数设定金属层的材料包括钛、钽、铝、 锆、铪、这些元素的合金、以及这些元素的金属碳化物等中的一种或多种。
根据本发明的方法利用三氟化氮处理工艺对刻蚀停止层进行刻蚀，可以减小金属前介电层所填充的间隙的高度，并使该间隙的开口增大，因此，该工艺方法有效改善了金属前介电层的填充能力，消除了在间隙底部产生孔洞的可能性，改善了半导体器件的性能。此外，与现有技术相比，本发明的方法在形成金属前介电层后仅对金属前介电层研磨，研磨速度均勻，研磨后的表面平整，因此可以避免表面不平整对后续工艺产生的影响。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，图1A-1D为采用现有技术的Gate-last工艺形成半导体器件过程中各步骤的剖视图； 图2A-2E示出了根据本发明一个实施方式制作半导体器件过程中各步骤的剖视图； 图3为根据本发明一个实施方式制作半导体器件结构的方法流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其它的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明根据本发明制作半导体器件的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其它实施方式。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
图2A-2E示出了根据本发明一个实施方式制作半导体器件过程中各步骤的剖视图。
如图2A所示，提供前端器件结构。所述前端器件结构包括衬底201、在衬底201上的栅介质层202、在栅介质层202上的伪栅极203 (包括203a和20北)、以及覆盖衬底201 和伪栅极203的刻蚀停止层205 (包括20 和205b)。
衬底201上已定义器件有源区并完成浅沟槽隔离等，其中，衬底201可以是以下所提到的材料中的至少一种硅、绝缘体上硅(S0I)、绝缘体上层叠硅(SS0I)、绝缘体上层叠锗化硅(S-SiGeOI )、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)。
栅介质层202包含氧化硅层或氮氧化硅层。
所述氧化硅层可利用热氧化工艺或现场水汽生成(in situ steam generation, ISSG)工艺获得。所述热氧化工艺可应用高温氧化设备或氧化炉进行。形成所述氧化硅层的过程可包含热氧化及检测步骤，具体可应用任何传统的工艺，在此不再赘述。
所述氮氧化硅层可利用化学气相淀积工艺获得。或者，应用氧化-氮化工艺获得。 应用氧化-氮化工艺形成所述氮氧化硅层的步骤包括形成氧化硅层；对所述氧化硅层执行氮化操作。
伪栅极203a和20 用于形成源极/漏极区域，并在最后去除伪栅极203a和20 ， 填充金属形成金属栅极。伪栅极203a和20 的材料可以为多晶硅。采用本发明的方法制CN 102543739 A作的半导体器件可以为PMOS器件、NMOS器件或CMOS器件。这里以制作CMOS器件为例，衬底201包括用于制作PMOS器件的P型区域和用于制作NMOS器件的N型区域。
衬底201中形成有源极区域和漏极区域。
刻蚀停止层20 和205b覆盖在栅介质层202以及伪栅极203a和203b上。刻蚀停止层20 和20 的厚度约为200-400埃，其材料可以是氮化硅或含碳的氮化硅。优选地，刻蚀停止层20 和20 具有应力，以提高载流子的迁移速率，改善半导体器件的整体性能。所述应力可以为张应力，所述张应力为0-2 GPa0优选地，所述张应力为1.6 GPa0
当衬底201包括P型区域和N型区域时，P型区域内的刻蚀停止层20 具有压应力，N型区域内的刻蚀停止层20 具有张应力。其中，张应力为0-2 GPa，优选地，所述张应力为1.6 GPa0压应力为0-4 GPa，优选地，所述压应力为3. 5 GPa0此外，P型区域内的刻蚀停止层20 和N型区域内的刻蚀停止层20 可以都具有张应力，所述张应力为0-2 GPa0优选地，所述张应力为1.6 GPa0
此外，在栅介质层202、伪栅极203a和20 的侧壁与刻蚀停止层205之间还形成有硅化物层204。具体地，在形成刻蚀停止层205之前，在栅介质层202上以及伪栅极203a 和20 的侧壁上形成例如镍或钼化镍的材料，以最终形成硅化物层204。
应当注意，本文所述的前端器件层结构并非是限制性的，而是还可以具有其他结构。例如，为了加快PMOS器件的运行速度，在衬底表面的P型区域内还可以具有形成有锗硅应力层的凹槽(未示出)；前端器件层结构中的源极/漏极区域还可以被形成为具有轻掺杂漏区(LDD)结构等。
如图2B所示，采用三氟化氮处理(NF3 treatment)工艺对刻蚀停止层205进行刻蚀至露出伪栅极203的上表面。
三氟化氮处理工艺包括等离子体刻蚀步骤和退火步骤。利用三氟化氮(NF3)和氨气(NH3)对氮化物进行等离子体刻蚀，然后进行退火，使生成物转变成气态物质被抽走。
作为示例，在等离子体刻蚀过程中，首先，在较低的功率(例如，20W-50W)下使NF3 和NH3在发生器中发生反应转变成氟化氨(NH4F)和二氟化氨(NH4F. HF),形成等离子体，参见以下反应方程NF3+NH3 — NH4F + NH4F. HF其中，NF3的流速可以为10-50sccm，NH3的流速可以为50-200sccm。此外，还可以通入包括例如氩气(Ar)、氦气(He)的惰性气体和氮气中的一种或多种作为保护气体。作为示例，通入的保护气体为氦气，其流速可以为200-500sCCm。
然后，将形成的等离子输入到反应室中。反应室的主要部件包括位于上部的高温面板(hot showerhead)和位于下部的低温基座(cold pedestal) 0其中，该高温面板的温度可以设定在150°C-250°C左右，该低温基座的温度可以设定在30°C-50°C。将上述前端器件结构放置在低温基座上，在反应过程中，通过使基座上下移动来控制前端器件结构表面的反应温度。例如，刻蚀时低温基座远离高温面板，以使刻蚀过程的反应温度约为 30°C-50°C。在该过程中，氟化氨和二氟化氨在晶片表面冷凝，并与氮化物反应，形成六氟硅氨((NH4)2SiF6),参见以下反应方程NH4F/NH4F. HF + Si3N4 — (NH4)2SiF6 + NH3 作为示例，在退火过程中，使低温底座向上移动至接近高温面板，由于六氟硅氨可以在70°C以上的环境中升华，利用六氟硅氨的上述性质，可以使其转变成气体被抽走，这样等离子刻蚀工艺和退火工艺就形成一个循环(cycle)。在退火过程中，六氟硅氨分解为气态的 SiF4, NH3和HF，并被抽去，参见以下反应方程 (NH4)2SiF6 — SiF4 + NH3 + HF其中，退火温度可以为70°C至250°C。考虑到六氟硅氨的升华速度和温度对前端器件的影响，优选的退火温度为100°C。此外，根据本发明的方法还可以进行多个上述循环以对刻蚀停止层205进行刻蚀。
通过上述三氟化氮处理工艺，可以对刻蚀停止层205进行刻蚀，使伪栅极203的上表面露出，并使相邻伪栅极之间的间隙上宽下窄。
如图2C所示，在刻蚀后的刻蚀停止层205和伪栅极203上形成金属前介电层206。 金属前介电层206的厚度可以为3000-6000埃，用于使上层金属层与衬底之间绝缘。
可采用PECVD (等离子体增强化学气相淀积)、SACVD (亚常压化学气相淀积)或 LPCVD (低压化学气相淀积)等工艺形成金属前介电层206。
金属前介电层206的材料包含但不限于磷硅玻璃(phosphosilicate glass, I^sG)、硼硅玻璃(borosilicate，BSG)、硼磷硅玻璃(borophosphosilicate，BPSG)或氟硅玻璃(FSG)中的一种或其组合。
为了降低集成电路的漏电流、降低导线之间的电容效应、降低集成电路发热等，金属前介电层206的材料还可以选用低介电常数的材料，例如黑钻石(Black Diam0nd，BD)或未掺杂的氧化硅(USG)等，其中，黑钻石为应用材料公司研发的具有空隙的氧化硅(Si02)。
如图2D所示，平坦化金属前介电层206至露出伪栅极203的上表面。
采用化学机械研磨执行所述平坦化操作。执行所述平坦化操作时，可同步运行终点检测系统(EPD)，以对研磨过程进行实时监测。
本发明的方法仅研磨金属前介电层206，而不对刻蚀停止层205进行研磨。由于仅对单一物质进行研磨，因此研磨速度均勻，最终的研磨表面平整。
如图2E所示，去除伪栅极203a和20北，形成容纳金属栅极的填充开口 207a和 207b。
可以利用干法刻蚀或湿法刻蚀去除伪栅极203a和20北。
作为示例，采用湿法刻蚀去除伪栅极203a和20北，S卩，将待刻蚀的前端器件结构浸泡在刻蚀溶液中，保持预定的温度和预定的时间。
刻蚀溶液可以选用氢氧化物的水溶液，其中，所述氢氧化物可以为氢氧化铵或烷基氢氧化铵，举例来说，所述烷基氢氧化铵可以为四甲基氢氧化铵(TMAH)。将上述氢氧化铵或烷基氢氧化铵制成体积比为1-40%的水溶液，优选地，选用去离子水完成上述配制。
使氢氧化铵或烷基氢氧化铵的水溶液保持在15°C_90°C范围内，例如40°C、50°C、 60。C、70。C、80。C等。浸泡时间为0-60分钟，例如1分钟、10分钟、20分钟、30分钟、40分钟、 50分钟等。
作为示例，采用干法刻蚀去除伪栅极203a和20北。刻蚀气体可以选用氟化硫 (SF6)、溴化氢(HBr)、碘化氢(HI)、氯气(Cl2)中的一种或多种。另外，还可以通入保护气体， 例如氩气或氦气等。
根据本发明的方法利用三氟化氮处理工艺对刻蚀停止层进行刻蚀，可以减小金属前介电层所填充的间隙的高度，并使该间隙的开口增大，因此，该工艺方法有效改善了金属前介电层的填充能力，消除了在间隙底部产生孔洞的可能性，改善了半导体器件的性能。此外，与现有技术相比，本发明的方法在形成金属前介电层后仅对金属前介电层研磨，研磨速度均勻，研磨后的表面平整，因此可以避免表面不平整对后续工艺产生的影响。
本发明的方法还包括在填充开口 207a和207b内形成金属层，以形成金属栅极。
作为示例，填充的金属层自下而上可以依次包括功函数设定金属层和栅极电极层。
金属栅极可以包括NMOS器件的金属栅极和PMOS器件的金属栅极。
对于NMOS器件的金属栅极而言，其功函数设定金属层的材料为适用于NMOS器件的金属，包括诸如钛、钽、铝、锆、铪、这些元素的合金、以及这些元素的金属碳化物等中的一种或多种。形成该N型功函数设定金属层的方法可以是电镀法、物理气相沉积法或化学气相沉积法。
对于PMOS器件的金属栅极而言，其功函数设定金属层的材料为适用于PMOS器件的金属，包括诸如钌、钯、钼以及金属氮化物中飞一种或多种。所述金属氮化物例如是钛、 钨、钽、钌和钛铝的氮化物。形成该P型功函数设定金属层的方法可以是电镀法、物理气相沉积法或化学气相沉积法。
进一步地，栅极电极层的材料可以选择具有良好抛光特性的材料，例如钨、氮化钛、钽、氮化钽或铜。
可以理解的是，上述在填充开口 207a和207b中填充金属层以形成金属栅极的步骤，包括在填充开口 207a和207b内及半导体器件的上表面形成金属层；平坦化所述金属层至露出填充开口 207a和207b的顶部，以形成金属栅极。
作为示例，采用化学机械研磨方法对金属栅极结构进行平坦化。
在优选的情况下，恰好将金属栅极结构平坦化到填充开口 207a和207b的顶部表面。但是，应当注意的是，由于半导体晶体管的尺寸越来越小，很难且没有必要过于精确地确定平坦化后的具体位置，因此，可以将金属栅极结构平坦化到沟槽的顶部表面以下，这对于本领域技术人员来讲是显而易见的。
图3为根据本发明一个实施方式制作半导体器件结构的方法流程图。在步骤301 中，提供前端器件结构，所述前端器件结构包括衬底、在衬底上的栅介质层、在栅介质层上的伪栅极、以及覆盖衬底和伪栅极的刻蚀停止层。在步骤302中，采用三氟化氮处理工艺对刻蚀停止层进行刻蚀至露出伪栅极的上表面。在步骤303中，在刻蚀后的刻蚀停止层和伪栅极上形成金属前介电层。在步骤304中，平坦化金属前介电层至露出伪栅极的上表面。在步骤305中，去除伪栅极，形成容纳金属栅极的填充开口。
应当注意的是，可以用本领域技术人员公知的任意方法形成上述各种层结构和其他结构。还需要理解的是，当提到某一层位于另一层或衬底“上”或“下”时，此层可以直接位于另一层或衬底的“上”或“下”，或者其间也可以出现中间层。
具有根据如上所述实施方式制造的半导体器件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM (DRAM)、同步DRAM (SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件， 如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)、射频电路或任意其它电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。
本发明已经通过上述实施方式进行了说明，但应当理解的是，上述实施方式只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施方式范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施方式，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
权利要求
1.一种半导体器件的制作方法，包括提供前端器件结构，所述前端器件结构包括衬底、在所述衬底上的栅介质层、在所述栅介质层上的伪栅极、以及覆盖所述栅介质层和所述伪栅极的刻蚀停止层；采用三氟化氮处理工艺对所述刻蚀停止层进行刻蚀至露出所述伪栅极的上表面；在刻蚀后的刻蚀停止层和所述伪栅极上形成金属前介电层；平坦化所述金属前介电层至露出所述伪栅极的上表面；以及去除所述伪栅极，以形成填充开口。
2.如权利要求1所述的方法，其特征在于，所述刻蚀停止层具有张应力。
3.如权利要求1所述的方法，其特征在于，所述半导体器件为PMOS器件、NMOS器件或 CMOS器件。
4.如权利要求3所述的方法，其特征在于，N型区域内的所述刻蚀停止层具有张应力， P型区域内的所述刻蚀停止层具有压应力。
5.如权利要求2或4所述的方法，其特征在于，所述张应力为0-2GPa，所述压应力为 0-4GPa。
6.如权利要求1所述的方法，其特征在于，所述前端器件结构还包括硅化物层，所述硅化物层形成在所述栅介质层上和所述伪栅极的侧壁上与所述刻蚀停止层之间。
7.如权利要求1所述的方法，其特征在于，所述三氟化氮处理工艺包括等离子体刻蚀步骤和退火步骤，其中所述等离子体刻蚀步骤采用的刻蚀气体包括三氟化氮和氨气。
8.如权利要求7所述的方法，其特征在于，所述等离子体刻蚀步骤的功率为20W-50W。
9.如权利要求7所述的方法，其特征在于，所述等离子体刻蚀步骤的温度为30°C-50°C。
10.如权利要求7所述的方法，其特征在于，所述退火步骤的温度为70°C-250°C。
11.如权利要求7所述的方法，其特征在于，所述三氟化氮的流速为10-50sCCm，氨气的流速为 50-200sccm。
12.如权利要求1所述的方法，其特征在于，所述伪栅极的材料为多晶硅。
13.如权利要求12所述的方法，其特征在于，采用湿法刻蚀去除所述伪栅极，其中，刻蚀溶液选用氢氧化铵溶液或烷基氢氧化铵溶液。
14.如权利要求13所述的方法，其特征在于，所述烷基氢氧化铵为四甲基氢氧化铵。
15.如权利要求12所述的方法，其特征在于，所述氢氧化铵溶液或所述烷基氢氧化铵溶液的浓度为1-40% (体积比)。
16.如权利要求12所述的方法，其特征在于，采用干法刻蚀去除所述伪栅极，其中，刻蚀气体选用氟化硫、溴化氢、碘化氢、氯气中的一种或多种。
17.如权利要求1所述的方法，其特征在于，所述方法还包括在所述填充开口内形成金属层，以形成金属栅极。
18.如权利要求17所述的方法，其特征在于，所述金属栅极包括PMOS器件的金属栅极和NMOS器件的金属栅极。
19.如权利要求18所述的方法，其特征在于，所述金属层自下而上依次包括功函数设定金属层和栅极电极层。
20.如权利要求19所述的方法，其特征在于，所述PMOS器件的金属栅极的功函数设定金属层的材料包括钌、钯、钼以及金属氮化物中的一种或多种。
21.如权利要求19所述的方法，其特征在于，所述NMOS器件的金属栅极的功函数设定金属层的材料包括钛、钽、铝、锆、铪、这些元素的合金、以及这些元素的金属碳化物等中的一种或多种。
22.一种包含通过如权利要求1所述的方法制造的半导体器件的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步动态随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式动态随机存取存储器和射频电路的其中至少一种。
23.一种包含通过如权利要求1所述的方法制造的半导体器件的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机和手机的其中至少一种。
全文摘要
本发明公开了一种半导体器件的制作方法，包括提供前端器件结构，前端器件结构包括衬底、在衬底上的栅介质层、在栅介质层上的伪栅极、以及覆盖栅介质层和伪栅极的刻蚀停止层；采用三氟化氮处理工艺对刻蚀停止层进行刻蚀至露出伪栅极的上表面；在刻蚀后的刻蚀停止层和伪栅极上形成金属前介电层；平坦化金属前介电层至露出伪栅极的上表面；以及去除伪栅极，以形成填充开口。根据本发明的方法利用三氟化氮处理工艺对刻蚀停止层进行刻蚀，可以减小金属前介电层所填充的间隙的高度，并使该间隙的开口增大，因此，该工艺方法有效改善了金属前介电层的填充能力，消除了在间隙底部产生孔洞的可能性，改善了半导体器件的性能。
文档编号H01L21/8238GK102543739SQ20101060059
公开日2012年7月4日 申请日期2010年12月22日 优先权日2010年12月22日
发明者鲍宇 申请人:中芯国际集成电路制造(上海)有限公司