具有自对准单元结构的存储器装置的制作方法

专利名称：具有自对准单元结构的存储器装置的制作方法
具有自对准单元结构的存储器装置相关申请案交叉参考本专利申请案主张2009年2月6日提出申请的第12/367，395号美国申请案的优先权，所述申请案以引用方式并入本文中。
背景技术：
计算机及其它电子产品通常具有存储器装置，所述存储器装置具有用以存储数据及其它信息的众多存储器单元。通常使用各种制造工艺或步骤来形成常规存储器装置。举例来说，一个或一个以上工艺可形成所述装置的一个部分且一个或一个以上额外工艺可形成所述装置的另一部分。其它工艺还可形成将所述装置的所述部分连接在一起的特征。如果不仔细计划所述工艺，那么可出现装置缺陷或不良装置性能。


图1展示根据本发明一实施例具有带有存储器单元的存储器阵列的存储器装置的框图。图2展示根据本发明一实施例具有带有存储器单元的存储器阵列的存储器装置的部分示意图，所述存储器单元具有二极管及存储器元件。图3展示根据本发明一实施例的存储器装置的部分三维(3D)图示。图4展示图3的存储器装置在无其特征中的一些特征的情况下的视图。图5到图16展示根据本发明一实施例形成存储器装置的工艺。图17到图M展示根据本发明一实施例形成具有导电材料的存储器装置的工艺， 所述导电材料形成于所述存储器装置的存储器单元的二极管之间。图25到图四展示根据本发明一实施例形成具有凹入部的存储器装置的工艺，所述凹入部具有不同侧壁材料。图30到图39展示根据本发明一实施例形成具有在二极管形成之前形成的外延硅的存储器装置的工艺。图40到图49展示根据本发明一实施例在不形成外延硅以形成存储器装置的二极管的情况下形成所述存储器装置的工艺。图50到图58展示根据本发明一实施例形成具有导电材料的存储器装置的工艺， 所述导电材料同时形成于所述存储器装置的二极管上方及二极管之间。图59展示根据本发明一实施例包含存储器单元的存储器装置的部分3D图示。图60展示根据本发明一实施例包含存储器单元的另一存储器装置的部分3D图
具体实施例方式图1展示根据本发明一实施例具有带有存储器单元101的存储器阵列102的存储器装置100的框图。存储器单元101可与导电线104(例如，具有信号mi)到WLm的字线)及导电线106(例如，具有信号BLO到BLn的位线)一起布置成若干行及若干列。存储器装置100使用导电线104及导电线106来将信息传送到存储器单元101及从存储器单元101 传送信息。行解码器107及列解码器108接收线109(例如，地址线)上的地址信号AO到 AX以确定将存取哪些存储器单元101。读出放大器电路110操作以确定从存储器单元101 读取的信息的值且将所述信息以信号形式提供到导电线106。读出放大器电路110还使用导电线106上的信号来确定待写入到存储器单元101的信息的值。存储器装置100包含用以在存储器阵列102与线(例如，数据线)105之间传送信息的电路112。线105上的信号 DQO到DQN表示从存储器单元101读取或写入到存储器单元101中的信息。线105可包含存储器装置100内的节点或存储器装置100可驻存于其中的封装上的接脚(或焊料球)。 存储器装置100外部的其它装置(例如，存储器控制器或处理器)可经由线105、109及120 与存储器装置100通信。存储器装置100执行存储器操作，例如从存储器单元101读取信息的读取操作及将信息编程(例如，写入)到存储器单元101中的编程操作(有时称为写入操作)。存储器控制单元118基于线120上的控制信号来控制所述存储器操作。线120上的控制信号的实例包含一个或一个以上时钟信号及用以指示存储器装置100可执行哪一操作(例如，编程或读取操作)的其它信号。存储器装置100外部的其它装置(例如，处理器或存储器控制器)可控制线120上的控制信号的值。线120上的信号的组合的特定值可产生致使存储器装置100执行对应存储器操作(例如，编程或读取操作)的命令(例如，编程或读取命令)。存储器单元101中的每一者可经编程以存储表示单个位的值或多个位(例如两个、三个、四个或另一数目个位)的值的信息。举例来说，存储器单元101中的每一者可经编程以存储表示单个位的二进制值“0”或“1”的信息。在另一实例中，存储器单元101中的每一者可经编程以存储表示多个位的值(例如两个位的四个可能值“00”、“01”、“10”及 “11”中的一者、八个可能值“000”、“001”、“010”、“011”、“100”、“101”、“110”及“111”中的一者或另一数目个多个位的其它值中的一者)的信息。存储器装置100接收供应电压，包含分别位于线130及132上的供应电压信号Vcc 及Vss。供应电压信号Vss可在接地电势(例如，具有约零伏的值)下操作。供应电压信号 Vcc可包含从外部电源(例如电池或交流到直流(AC-DC)转换器电路)供应到存储器装置 100的外部电压。存储器装置100的电路112包含选择电路115及输入/输出(I/O)电路116。列解码器108基于线109上的AO到AX地址信号来选择性地启动SELO到SELn信号。选择电路115对信号SELO到SELn作出响应以选择导电线106及113上的表示从存储器单元101 读取或编程到存储器单元101中的信息的信号。选择电路115选择导电线106及113上的信号以在读取及编程操作期间提供存储器阵列102与I/O电路116之间的通信。存储器装置100可包含非易失性存储器装置且存储器单元101可包含非易失性存储器单元使得存储器单元101可在从存储器装置100断开电力(例如，Vcc或Vss，或者此两者)时保持存储于其上的信息。举例来说，存储器装置100可包含相变存储器装置使得存储器单元101中的每一者可包含具有材料(例如，硫属化合物材料)的存储器元件，其中所述材料的至少一部分(例如，可编程部分)可经编程以致使所述部分在不同相之间改变。 所述相可包含结晶相(其有时称为结晶状态)及非晶相(其有时称为非晶状态)。存储器
9单元101中的每一者可具有对应于在所述存储器单元被编程时的电阻值的电阻状态。不同电阻值可表示编程于存储器单元101中的每一者中的信息的不同值。当存储器装置100接收(例如，从外部处理器或存储器控制器)编程命令及待编程到存储器单元101中的选定存储器单元中的一者或一者以上中的信息的值时，其执行编程操作。基于所述信息的值，存储器装置100编程所述选定存储器单元以致使其具有表示所述信息的值的适当电阻值。所属领域的技术人员可认识到，存储器装置100可包含未展示的其它特征以帮助将焦点集中于本文中所描述的实施例上。存储器装置100包含与下文参考图2到图49所描述的那些存储器装置及存储器单元类似或相同的存储器装置及存储器单元。图2展示根据本发明一实施例具有包含存储器单元201的存储器阵列202的存储器装置200的部分示意图。存储器单元201可包含相变存储器单元。存储器阵列202可对应于图1的存储器阵列102。如图2中所展示，存储器单元201与具有信号WiKffLl及WL2 的导电线204 —起布置成行230、231及232，且与具有信号BL0、BL1及BL2的导电线206 — 起布置成列240、241及M2。每一存储器单元201可包含二极管211及存储器元件四9。如图2中所展示，相同行(例如，行230)中的二极管群组内的每一二极管包含耦合到相同导电线(例如，具有信号札0的相同线)的一个二极管端子以及耦合(经由存储器元件四9)到具有信号BLO、BLl及BL2的导电线当中的不同导电线的另一二极管端子。二极管211可接通(例如，通过使用信号WiK WLl及WL2的适当值)以允许对存储器元件四9的进行存取以从存储器元件299读取信息(例如，测量电阻值)或将信息编程到存储器元件四9中(例如，致使存储器元件299具有特定电阻值)。举例来说，编程操作可将适当值施加到信号mi)、WLl及WL2以选择性地接通选定存储器单元201的二极管211且接着施加电流(例如，编程电流)穿过所述选定存储器单元的选定存储器元件四9。所述电流致使存储器元件四9的材料的至少一部分变热。在材料变热之后，所述编程操作允许所述材料快速冷却。这些加热及冷却动作可改变材料的相， 例如从所述编程操作之前的结晶相改变为所述编程操作之后的非晶相。所述相变可以是可逆的(例如，从非晶相改变为结晶相)。材料的不同相可致使选定存储器元件299具有对应于不同电阻值的不同电阻状态，所述不同电阻值对应于正存储于选定存储器元件四9中的信息的不同值。在另一实例中，读取操作可将适当值施加到信号mi)、WLl及WL2以选择性地接通选定存储器单元201的二极管211且接着施加电流(例如，读取电流)穿过所述选定存储器单元的选定存储器元件四9。所述读取操作可基于从所述读取电流产生的读取电压来测量所述存储器单元的电阻以确定存储于其中的信息的对应值。举例来说，在存储器单元201 中的每一者中，当所述电流通过存储器元件四9时，不同电阻值可提供信号BL0、BL1及BL2 上的不同值(例如，电流或电压值)。存储器装置的其它电路(例如，例如图1的I/O电路 116的电路)可使用信号BL0、BL1及BL2来测量存储器元件四9的电阻值以确定信息的值。读取操作期间所使用的电流可具有不同于编程操作期间所使用的电流的值。举例来说，在编程操作中，产生流经选定存储器元件299的电流的信号(例如，图2中的WiKffLl 或WL2)的值可足以致使所述选定存储器元件的至少一部分的材料在不同相之间改变以基于待存储于所述选定存储器元件中的信息的值来更改所述选定存储器元件的电阻值。在读取操作中，产生流经选定存储器元件四9的电流的信号(例如，图2中的WiK WLl或WL2) 的值可足以产生所述电流但不足以致使所述选定存储器元件的任一部分在不同相之间改变使得存储于所述选定存储器元件中的信息的值可在所述读取操作中保持不变。图2的存储器单元201可包含与下文参考图3到图49所描述的存储器单元类似或相同的存储器单元。图3到图49展示相同或类似的一些特征。因此，为简明起见，可不重复对图3到图49中的相同或类似特征的描述。举例来说，此描述可不重复对图3到图49中所展示的存储器装置当中的相同或类似特征的描述，例如存储器装置300(图3及图4)、存储器装置 500(图5到图16)、存储器装置1700(图17到图24)、存储器装置2500(0 25到图29)、存储器装置3000 (图30到图39)及存储器装置4000 (图40到图49)。图3展示根据本发明一实施例的存储器装置300的部分3D图示。存储器装置300 包含存储器阵列302，其可对应于图1的存储器阵列102及图2的存储器阵列202。图3还展示χ方向、垂直于所述χ方向的y方向以及垂直于所述χ方向与所述y方向两者的ζ方向。存储器装置300包含存储器单元301，所述存储器单元沿y方向布置成行330、331及 332且沿χ方向布置成列340、341及；342。绝缘材料370形成于行330、331及332之间以使一个行中的存储器单元与另一行中的存储器单元绝缘。绝缘材料371形成于340、341及 342之间以使一个列中的存储器单元与另一列中的存储器单元绝缘。行330、331及332中的存储器单元301可经由导电触点381耦合到导电线304。 列340、341及342中的存储器单元301可经由导电触点380耦合到导电线306。导电线304 及306可沿ζ方向布置于存储器单元301上方。导电线304及导电线306可分别对应于图 2的导电线204及导电线206。如图3中所展示，相同行(例如，行332)中的存储器单元301可包含沿y方向延伸且经由导电触点381耦合到导电线304中的一者的相同材料320。相同列(例如，列342) 中的存储器单元301经由多个导电触点380耦合到导电线306中的一者。作为实例，图3 仅展示每一行中的三个存储器单元301及每一列中的三个存储器单元301。每一行及每一列中的存储器单元301的数目可有所不同。每一存储器单元301可包含不同材料320、321、322、3 及399，其相对于ζ方向作为多个层布置于衬底310上方。在每一存储器单元301中，材料321、322、3Μ及399可形成存储器单元的二极管及存储器元件。可如同图2的二极管211及存储器元件299那样示意性地展示存储器单元301的二极管及存储器元件。在图3中，材料321及322可形成每一存储器单元301的二极管的至少一部分。 举例来说，材料321可包含一个导电性类型(例如，η型硅材料)且材料322可包含另一导电性类型(例如，P型硅材料)。所述η型及ρ型材料可形成每一存储器单元301中的二极管的至少一部分。举例来说，所述η型及ρ型材料可形成每一存储器单元301中的二极管的ρ-η接面。虽然此描述讨论ρ-η接面二极管，但可形成其它类型的二极管，例如各种金属-绝缘体-金属二极管或低温氧化物二极管。材料399可形成每一存储器单元301的存储器元件。材料399可包含硫属化合物材料。硫属化合物材料的实例包含具有锗(Ge)、锑(Sb)及碲(Te)中的一者或一者以上的
11各种组合的材料以及其它类似材料。举例来说，材料399可包含锗(Ge)、锑(Sb)及碲(Te) 的化合物，例如Gii2Sb5Tiv材料3M可包含具有低于材料321及322的电阻率的电阻率的导电材料。材料3M 还可包含具有低于材料399的电阻率的电阻率的导电材料。材料3 的相对较低电阻率可减小由材料321及322形成的二极管的接触电阻以改进穿过所述二极管的导电率且改进存储器单元301的总导电率。材料324的实例可包含硅化钴(例如，CoSi2)或硅化镍(例如， NiSi)。可使用具有低于材料321及322的电阻率的电阻率的其它导电材料。图4展示在无导电线304及306以及导电触点380及381的情况下的图3的存储器装置300以帮助讨论存储器装置300的细节。如图4中所展示，存储器装置300包含沿多个单元在y方向上延伸的沟槽315及沿多个单元在χ方向上延伸的沟槽351使得沟槽315 与沟槽351彼此垂直。每一沟槽315位于行330、331及332中的两者之间且填充有材料370。每一沟槽 351位于列340、341及342中的两者之间且填充有材料371。如图4中所展示，每一沟槽 315具有沿ζ方向的深度335。因此，填充于每一沟槽315中的材料370可具有对应于深度 335的厚度345。每一沟槽351具有沿ζ方向的深度334。因此，填充于每一沟槽351中的材料371可具有对应于深度334的厚度344。如图4中所展示，深度335大于深度334且厚度345大于厚度344。存储器装置300还可包含材料317，其位于每一沟槽351的底部处且是沿y方向布置并耦合到每一存储器301的材料321。在一些装置中，可省略材料317。然而，存储器装置300中包含材料317可减小因沿y方向的相同列中的邻近二极管之间的不同导电性类型的材料而产生的寄生效应。材料317还可形成用以改进从存储器单元301到导电线304的热耗散的路径。此外，材料317可减小存储器单元301与导电线304之间的连接的电阻以改进其之间的导电率。可使用下文参考图5到图49所描述的各种工艺来形成存储器装置300的一个或一个以上部分。图5到图16展示根据本发明一实施例形成存储器装置500的工艺。图5展示具有衬底505及形成于衬底505中或衬底505上方的多种材料520、530及540的存储器装置 500。衬底505最初可包含ρ型半导体(例如，硅)材料。形成材料520可包含将η型杂质插入(例如，植入)到衬底505的一部分(例如，顶部部分)中。η型杂质的实例包含例如磷(P)或砷(As)的元素。因此，材料520可包含η型半导体材料。衬底505的包含材料 510的未插入有η型杂质的剩余部分(例如，底部部分)可保持ρ型半导体材料。形成材料 530可包含在材料520上方沉积绝缘材料，例如基于硅的材料(例如，氧化硅)。形成材料 540可包含在材料530上方沉积绝缘材料，例如基于硅的材料(例如，氮化硅)。在一些情况下，材料MO (例如，氮化硅)可产生对材料520的不期望的应力。因此，在一些情况下，在材料520与材料540之间形成材料530可减小或防止由材料540导致的对材料520的应力。然而，在一些其它情况下，如果材料540经选择使得其可不导致对材料520的应力或使得可能应力可对材料520或存储器装置500或者此两者具有不明显影响，那么可省略材料530。因此，在一些情况下，可省略材料530且可在材料520上直接形成材料Μ0。
图5还展示χ方向、垂直于所述χ方向的y方向以及垂直于所述χ方向与所述y 方向两者的ζ方向。如图5中所展示，材料510、520、530及540可沿ζ方向以一个层位于一个或一个以上其它层上方(或一个或一个以上其它层上)的方式形成不同层。如本文中所使用，相对于一者位于另一者“上”的两种或两种以上材料(或者两个或两个以上层)所使用的术语“位于…上”意指所述材料(或层)之间的至少一定程度的接触，而“位于…上方”意指所述材料(或层)极为接近，但可能具有一种或一种以上额外介入材料(或一个或一个以上额外介入层)使得可能有接触但并非必需。如本文中所使用， “位于…上”及“位于…上方”都不隐含任何方向性，除非如此陈述。图5还展示形成于材料Μ0、530、520及510上方的掩蔽结构550。掩蔽结构550 可用于在形成存储器装置500的工艺中的一些工艺期间图案化(例如，选择性地移除)位于掩蔽结构550下方的材料的部分。如图5中所展示，掩蔽结构550包含由掩蔽部分551 及开口 552界定的图案。每一开口 552具有沿χ方向延伸的宽度553及沿y方向延伸的长度554。长度5M显著大于宽度553。掩蔽结构550可包含光致抗蚀剂，其可在光刻图案化工艺中用于图案化材料540、530、520及510。图6展示已形成装置结构610及沟槽615且已移除掩蔽结构550 (图5)之后的存储器装置500。可使用例如蚀刻(例如，干式蚀刻)的工艺来移除开口 552(图5)处的材料 540、530、520及510的部分。材料540、530、520及510的剩余部分(位于掩蔽部分551下方的部分)形成装置结构610。每一装置结构610具有沿χ方向延伸的宽度611及沿y方向延伸的长度612。长度612显著大于宽度611。每一沟槽615可具有位于材料510上的底部、沿χ方向延伸的宽度616及沿y方向延伸的长度617。长度617显著大于宽度616。图7展示已(例如)通过沉积形成材料710以填充沟槽615从而使装置结构 610(图6)彼此绝缘之后的存储器装置500。材料710可包含例如氧化硅或其它绝缘材料的绝缘材料。图8展示已(例如)经由化学机械抛光(CMP)或回蚀平面化材料710以暴露材料 540的一部分(例如，上表面Ml)之后的存储器装置500。如图8中所展示，在平面化或回蚀工艺之后，材料710的上表面711与材料MO的上表面541是位于相同平面上。图9展示已在装置结构610及材料710上方形成掩蔽结构950之后的存储器装置 500。掩蔽结构950可用于在用以形成存储器装置500的其它工艺期间图案化(例如，选择性地移除)位于掩蔽结构950下方的材料的部分。如图9中所展示，掩蔽结构950包含由掩蔽部分951及开口 952界定的图案。每一开口 952具有沿y方向延伸的宽度953及沿χ 方向延伸的长度954。长度卯4显著大于宽度953。掩蔽结构950可包含光致抗蚀剂，其可在光刻图案化工艺中用于图案化装置结构610。如图9及图5中所展示，掩蔽结构950及550经定位使得其的图案彼此垂直。举例来说，图9的掩蔽结构950的开口 952的较大尺寸(沿χ方向的长度954)垂直于图5的掩蔽结构阳0的开口 552的较大尺寸(沿y方向的长度554)。如下文所描述，在存储器装置500的形成期间彼此垂直定位掩蔽结构950与掩蔽结构550可允许存储器装置500的一些特征(例如二极管(将在额外工艺中形成))的自对准以改进其材料品质及功能。图10展示已形成沟槽1015且已移除图9的掩蔽结构950之后的存储器装置500。 可使用例如蚀刻(例如，干式蚀刻或湿式蚀刻)的移除工艺来移除每一装置结构610的开口 952处的材料540及530的部分以及开口 952处的材料710的部分以形成沟槽1015。每一沟槽1015可具有位于材料520上的底部、沿y方向延伸的宽度1006及沿χ方向延伸的长度1007。长度1007显著大于宽度1006。如图10中所展示，每一沟槽1015的较大尺寸 (长度1007)沿χ方向延伸穿过装置结构610以形成具有周边1041的突出部1040。由于突出部1040是使用具有彼此垂直定位的图案的掩蔽结构550 (图5)及950 (图9)而形成， 因此图10的周边1041可具有多边形形状。图11展示已(例如)通过沉积形成材料1110以填充沟槽1015从而使突出部1040 沿y方向彼此绝缘之后的存储器装置500。材料1110可包含例如氧化硅或其它绝缘材料的绝缘材料。材料1110可包含与材料710的材料成分相同的材料成分。举例来说，材料1110 与材料710两者都可包含氧化硅。图12展示已(例如)经由CMP或回蚀平面化材料1110以暴露突出部1040的材料540之后的存储器装置500。如图12中所展示，相同装置结构610的沿y方向的突出部 1040通过材料1110彼此绝缘，且不同装置结构610之间的沿χ方向的突出部1040通过材料710彼此绝缘。图13展示已形成凹入部1325之后的存储器装置500。可使用例如蚀刻(例如，干式蚀刻或湿式蚀刻)的工艺从每一突出部1040移除材料540及材料530以暴露材料520。 如上文参考图5所描述，在一些情况下，可省略材料530且可在材料520上直接形成材料 5400因此，此处所描述的与图13相关联的工艺可仅移除材料如果省略材料530)以在形成凹入部1325时暴露材料520。如图13中所展示，每一凹入部1325包含位于材料520上的底部及通过周边1041 成形的开口。由于周边1041可具有多边形形状，因此每一凹入部1325还可具有多边形开口及与所述多边形开口相关联的多边形侧壁。可由四个侧壁部分13沈、1327、13观及13 界定每一凹入部1325的多边形侧壁。如图13中所展示，侧壁部分13 与侧壁部分13 彼此相对且由材料710形成。侧壁部分1327与侧壁部分13 彼此相对且由材料1110形成。侧壁部分13 垂直于侧壁部分1327，侧壁部分1327垂直于侧壁部分13观。侧壁部分 1328垂直于侧壁部分13四。由于材料710及1110可包含相同材料(例如，氧化硅)，因此每一凹入部1325的侧壁还可包含相同材料。可在每一凹入部1325中形成例如二极管及存储器元件的特征。图14展示已在凹入部1325(图13)中形成材料1420、1422及1似4之后的存储器装置500。材料1420可包含η型半导体材料(例如，η型硅)。材料1422可包含ρ型半导体材料(例如，P型硅)。材料1420及1422可形成二极管的至少一部分。材料14Μ可包含具有低于材料1420及1422的电阻率的电阻率的导电材料。举例来说，材料14 可包含硅化钴或硅化镍。在凹入部1325中形成材料1420、1422及1424可包含在材料520上生长外延硅以形成材料1420。因此，材料1420可包含单晶硅。可将η型杂质插入(例如，原位掺杂或植入)到所生长的外延硅中，使得材料1420可包含η型外延硅。可将ρ型杂质的杂质插入 (例如，原位掺杂或植入)到材料1420中，使得材料的一部分(例如，顶部部分)可形成材料1422。ρ型杂质的实例包含例如硼(B)的元素。在形成材料1422之后，可执行硅化工艺以形成材料14Μ。如图14中所展示，材料1420及1422可直接接触侧壁部分13沈、1327、1328及13 处的材料710及1110。图15展示已在凹入部1325中形成材料1599之后的存储器装置500。材料1599 可直接接触侧壁部分13洸、1327、13 及13 处的材料710及1110。材料1599可形成存储器单元1501的存储器元件。形成材料1599可包含在凹入部1325中的材料1似4上方沉积硫属化合物材料。每一存储器单元1501可包含由至少材料1420及1422形成的二极管及具有材料 1599的存储器元件。由于每一凹入部1325中的二极管的材料1420及1422是形成于相同凹入部内且材料1420及1422可因使用彼此垂直的掩蔽结构550 (图5)及950 (图9)而与材料520自对准，因此每一凹入部1325的二极管可被视为自对准二极管。由于存储器装置500中的二极管可以是自对准二极管，因此存储器装置500中的二极管及(例如，材料520与材料1420之间的)其它特征的未对准可显著减少或不存在。 因此，在存储器装置500中，与二极管相关联的缺陷可减少或不存在。此外，一些常规装置可包含可以是未对准的装置特征，例如二极管及其它特征。所述未对准可在所述常规装置中的未对准特征之间的电流路径中产生收缩。当所述常规装置操作时，所述收缩可产生例如热点的现象，从而导致不良装置性能。然而，在存储器装置500中，材料1420与材料520 之间的未对准的减少或不存在可减少或防止热点的出现。因此，可改进装置性能。图16展示已形成存储器装置500的额外特征之后的存储器装置500。举例来说， 已形成导电触点1680及1681以及导电线1604及1606。导电线1604及导电线1606可分别对应于图2的导电线204及导电线206。图16的导电线1604及导电线1606还可分别对应于图3的导电线304及导电线306。所属领域的技术人员可容易认识到，可执行额外工艺以形成存储器装置(例如上文所描述的存储器装置500)的额外特征。因此，为帮助将焦点集中于本文中所描述的实施例上，上文所描述的图5到图16及下文所描述的图17到图49仅展示存储器装置(例如， 存储器装置500(图5到图16)、存储器装置1700(图17到图24)、存储器装置2500(图25 到图29)、存储器装置3000(图30到图39)及存储器装置4000(图40到图49))的特征中的一些特征。图17到图M展示根据本发明一实施例形成具有导电材料1730的存储器装置 1700的工艺。可使用用于形成上文参考图5到图16所描述的存储器装置500的工艺中的一些工艺来形成本文中参考图17到图M所描述的存储器装置1700。因此，为简明起见，对图5到图16的存储器装置500与图17到图M的存储器装置1700之间的类似材料及特征给出相同参考编号。存储器装置1700(图17)与存储器装置500(图幻之间的差别在于存储器装置 1700的材料1730不同于存储器装置500的材料530。举例来说，材料1730包含例如硅化钴或硅化镍的导电材料。相反，如上文所描述，材料530(图幻包含例如氧化硅的绝缘材料。 存储器装置1700(图24)与存储器装置500(图16)之间的另一差别在于在完成存储器装置1700(图24)之后材料1730的一部分即刻保持于所述存储器装置中。相反，如上文参考图5到图16所描述，在完成存储器装置500之后即刻移除所述存储器装置的邻近存储器单元1501 (图15)之间的材料530。在图17中，可通过使用类似于上文参考图5到图9所描述的那些工艺的工艺来形成到此时的存储器装置1700的结构。然而，如图17中所展示，已在材料520与材料540之间形成材料1730 (替代材料530)。图18展示已形成沟槽1015且已移除掩蔽结构950(图17)之后的存储器装置 1700。可使用例如蚀刻(例如，干式蚀刻或湿式蚀刻)的移除工艺来移除每一装置结构610 的开口 952(图17)处的材料MO的部分及开口 952处的材料710的部分以形成沟槽1015。 不移除材料1730。因此，每一沟槽1015具有位于材料1730上的底部。每一沟槽1015具有沿y方向延伸的宽度1006及沿χ方向延伸的长度1007。在图19到图M中，可使用类似于上文参考图11到图16所描述的那些工艺的工艺来形成存储器装置1700的其它特征。然而，如图19到图M所展示，仅移除材料1730的一些部分，且材料1730的位于邻近存储器单元之间的一些其它部分保持于存储器装置1700 中。存储器装置1700中存在材料1730可以类似于图4的存储器装置300中的材料317的方式改进存储器装置1700。图25到图四展示根据本发明一实施例形成具有凹入部的存储器装置2500的工艺，所述凹入部具有不同侧壁材料。可使用用于形成上文参考图5到图16所描述的存储器装置500的工艺中的一些工艺来形成本文中参考图25到图四所描述的存储器装置2500。 因此，为简明起见，对图5到图16的存储器装置500与图25到图四的存储器装置2500之间的类似材料及特征给出相同参考编号。在图25中，可使用类似于上文参考图5到图9所描述的那些工艺的工艺来形成到此时的存储器装置2500的结构。如图25中所展示，已形成掩蔽结构950。掩蔽结构950具有由掩蔽部分951以及具有宽度953及长度954的开口 952界定的图案。图沈展示在已形成凹入部沈25且已移除掩蔽结构950(图25)之后的存储器装置2500。不同于与图9相关联的其中将移除开口 952(图9)处的材料540与材料710两者以形成沟槽1015(图10)的工艺，与图25相关联的工艺(例如，干式蚀刻或湿式蚀刻)仅移除开口 952(图25)处的材料MO以形成图沈的凹入部沈25。当移除开口 952处的材料 540时，图25中的开口 952处的材料710可保持于存储器装置2500中。如图沈中所展示，每一凹入部沈25包含位于材料520上的底部及通过包含材料 710及MO的边缘的周边沈41成形的开口。由于每一凹入部沈25是由使用具有彼此垂直定位的图案的掩蔽结构(例如，图5的550及图25的950)而形成的材料710及540环绕， 因此周边沈41可具有多边形形状。因此，每一凹入部沈25的开口(通过周边沈41成形) 也可具有多边形形状。由于每一凹入部沈25是由使用具有彼此垂直定位的图案的掩蔽结构(例如，图5 的550及图25的950)而形成的材料710及540环绕，因此每一凹入部沈25还可具有可由四个侧壁部分26沈、2627、沈观及沈四界定的多边形侧壁。如图沈中所展示，侧壁部分 2626与侧壁部分沈观彼此相对且由材料710形成。侧壁部分2627与侧壁部分沈四彼此相对且由材料540形成。由于材料710(例如，氧化硅)及材料MO (例如，氮化硅)可包含不同材料，因此，每一凹入部沈25的侧壁也可包含不同材料。举例来说，侧壁部分沈沈与侧壁部分26 两者都可包含材料710 (例如，氧化硅)，且侧壁部分沈27与侧壁部分沈四两者都可包含材料MO (例如，氮化硅)。可在每一凹入部沈25中形成存储器单元的特征， 例如二极管及存储器元件。
图27展示在已在凹入部沈25中形成材料2720、2722及27M之后的存储器装置 2500。可通过类似于用于分别形成图14的材料1420、1422及14 的工艺的工艺来形成材料2720、2722及27M。材料2720及2722可形成二极管的至少一部分。材料27 可包含例如图3的材料324的导电材料。如图27中所展示，材料2720及2722可直接接触侧壁部分洸洸、2627、洸沘及洸四处的材料710及540。图28展示已在凹入部沈25中形成材料观99之后的存储器装置2500。材料观99 可直接接触侧壁部分沈沈、2627、沈观及沈四处的材料710及M0。可通过类似于用于形成图15的材料1599的工艺的工艺来形成材料观99。材料观99可形成存储器单元观01的
存储器元件。每一存储器单元观01可包含由至少材料2720及2722形成的二极管以及包含材料沘99的存储器元件。由于每一凹入部洸25中的材料2720及2722是形成于相同凹入部内，因此这些材料可与凹入部沈25的侧壁(由侧壁部分沈沈、2627、沈38及沈四界定的侧壁)自对准。因此，在每一存储器单元观01中，由材料2720及2722形成的二极管可被视为自对准二极管。图四展示已形成存储器装置2500的额外特征之后的存储器装置2500。举例来说，已形成导电触点四80及四81以及导电线四04及四06。导电线四04及导电线四06可分别对应于图2的导电线204及导电线206。图四的导电线四04及导电线四06还可分别对应于图3的导电线304及导电线306。图30到图39展示根据本发明一实施例形成具有在二极管形成之前形成的外延硅的存储器装置3000的工艺。可使用用于形成上文参考图5到图16所描述的存储器装置500 的工艺中的一些工艺来形成本文中参考图30到图39所描述的存储器装置3000。因此，为简明起见，对图5到图16的存储器装置500与图30到图39的存储器装置3000之间的类似材料及特征给出相同参考编号。在图30中，可使用类似于上文参考图5到图8所描述的那些工艺的工艺来形成到此时的存储器装置3000的结构。如图30中所展示，已形成通过材料710绝缘的装置结构 610。图31展示已通过例如蚀刻(例如，干式蚀刻或湿式蚀刻)的工艺移除材料MO 及530(图30)之后的存储器装置3000。材料540及530的移除形成沿y方向延伸的沟槽 3135。图32展示已在沟槽3135(图31)中形成材料3220之后的存储器装置3000。材料 3220可包含η型半导体材料(例如，η型硅)。形成材料3220可包含在材料520上生长外延硅。因此，材料3220可包含单晶硅。可将η型杂质插入(例如，原位掺杂或植入)到所生长的外延硅中，使得材料3220可包含η型外延硅。可执行工艺(例如，CMP)来平面化材料3220以实现图32中所展示的结构。图33展示已在材料3220及710上方形成掩蔽结构950之后的存储器装置3000。 如图33中所展示，掩蔽结构950具有由掩蔽部分951以及具有宽度953及长度954的开口 952界定的图案。图34展示已形成沟槽3435且已移除图33的掩蔽结构950之后的存储器装置 3000。可使用例如蚀刻(例如，干式蚀刻)的移除工艺来移除每一装置结构610的开口 952处的材料3220的部分及开口 952处的材料710的部分以形成沟槽3435。每一沟槽3435可具有位于材料520上的底部、沿y方向延伸的宽度3406及沿χ方向延伸的长度3407。长度 3407显著大于宽度3406。如图34中所展示，每一沟槽3435的较大尺寸(长度3407)沿χ 方向延伸穿过装置结构610以形成具有周边3441的突出部3440。由于突出部3440是使用具有彼此垂直定位的图案的掩蔽结构550 (图5)及950 (图9)而形成，因此图34的周边 3441可具有多边形形状。图35展示已(例如)通过沉积形成材料3510以填充沟槽3435从而使突出部3440 沿y方向彼此绝缘之后的存储器装置3000。材料3510可包含例如氧化硅或其它绝缘材料的绝缘材料。材料3510可包含与材料710的材料成分相同的材料成分。举例来说，材料 3510与材料710两者都可包含氧化硅。图36展示已(例如)通过CMP或回蚀平面化材料3510以暴露突出部3440的材料3320之后的存储器装置3000。如图36中所展示，相同装置结构610的沿y方向的突出部3440通过材料3510彼此绝缘，且不同装置结构610之间的沿χ方向的突出部3440通过材料710彼此绝缘。每一突出部3440包含位于材料520上的底部及通过周边3441成形的开口。如图 36中所展示，每一突出部3440包含由材料3510及710环绕的周边3441且包含位于材料 520上的底部。由于每一突出部3440是使用具有彼此垂直定位的图案的掩蔽结构(例如， 图5的550及图9的950)而形成，因此周边3441可具有多边形形状。如图36中所展示，每一突出部3440还包含由四个侧壁部分36沈、3627、36观及 36 界定的侧壁。由于每一突出部3440是使用具有彼此垂直定位的图案的掩蔽结构(例如，图5的550及图9的950)而形成，因此每一突出部；3440还可具有由侧壁部分36沈、 3627,3628及36 (其被材料3510及710环绕)界定的多边形侧壁。可在每一突出部3340 中形成存储器单元的特征，例如二极管。图37展示已在突出部3440中形成材料3722及37M之后的存储器装置3000。材料3220及3722可直接接触侧壁部分3636、3637、36沘及36 处的材料710及；3510。材料3722可包含ρ型半导体材料(例如，ρ型硅)。材料3220及3722可形成二极管的至少一部分。材料37M可包含具有低于材料3220及3722的电阻率的电阻率的导电材料。材料37M可包含图3的材料324。形成材料3722及37M可包含将ρ型杂质插入(例如，植入)到材料3220中以形成材料3722及在将所述ρ型杂质插入到材料3722中之后执行硅化工艺以形成材料37Μ。图38展示已形成材料3899之后的存储器装置3000。作为实例，图38展示每一材料3899具有圆柱形结构。材料3899可形成有不同结构。形成材料3899可包含在材料37 上方沉积硫属化合物材料，之后是用以形成材料3899的额外工艺(例如，干式蚀刻)。可在执行形成材料3899的额外工艺之前在所述硫属化合物材料上方形成导电材料，使得可在所述额外工艺期间保护材料3899。另一选择为，形成材料3899可包含在材料710、3510及 3724上方沉积绝缘材料、在所述绝缘材料中形成通孔及接着将材料3899沉积到所述通孔中。为清晰起见，图38省略所述绝缘材料及所述通孔。材料3899可形成存储器单元3801 的存储器元件。图39展示已形成存储器装置3000的额外特征之后的存储器装置3000。举例来说，已形成导电触点3980及3981以及导电线3904及3906。在一些情况下，用于导电触点 3980的至少一部分(例如，底部部分)的材料可形成于其中形成有材料3899的相同通孔 (上文参考图38所描述)中。在图39中，导电线3904及线3906可分别对应于图2的导电线204及导电线206。图39的导电线3904及导电线3906还可分别对应于图3的导电线 304及导电线306。图40到图49展示根据本发明一实施例在不形成外延硅以形成存储器装置4000 的二极管的情况下形成所述存储器装置的工艺。可使用用于形成上文参考图5到图16所描述的存储器装置500的工艺中的一些工艺来形成本文中参考图40到图49所描述的存储器装置4000。因此，为简明起见，对图5到图16的存储器装置500与图40到图49的存储器装置4000之间的类似材料及特征给出相同参考编号。图40展示具有衬底4005以及形成于衬底4005中或衬底4005上方的多种材料 4010,4020及4021的存储器装置4000。衬底4005最初可包含ρ型半导体(例如，硅)材料。形成材料4020及4021可包含将η型杂质插入(例如，植入)到衬底4005的一部分 (例如，顶部部分)中。因此，材料4020及4021可包含η型半导体材料。衬底4005的包含材料4010的未插入有η型杂质的剩余部分(例如，底部部分)可保持ρ型半导体材料。可使用η型杂质的不同浓度使得材料4020与材料4021可具有不同杂质植入(或掺杂)。举例来说，可控制η型杂质的浓度使得材料4020可具有大于材料4021的杂质浓度的杂质浓度。图40还展示χ方向、垂直于所述χ方向的y方向以及垂直于所述χ方向与所述y 方向两者的ζ方向。如图40中所展示，材料4010、4020及4021可相对于ζ方向以一个层位于一个或一个以上其它层上方(或者一个或一个以上其它层上)的方式形成不同层。图40还展示形成于材料4010、4020及4021上方的掩蔽结构550。如图40中所展示，掩蔽结构550具有由掩蔽部分551以及具有宽度553及长度554的开口 552界定的图案。图41展示在已形成装置结构4110及沟槽4115且已移除掩蔽结构550 (图40)之后的存储器装置4000。可使用例如蚀刻(例如，干式蚀刻)的工艺来移除开口 552(图40) 处的材料4021、4020及4010的部分。材料4021、4020及4010的剩余部分(位于掩蔽部分 551下方的部分)形成装置结构4110。每一装置结构4110具有沿χ方向延伸的宽度4111 及沿y方向延伸的长度4112。长度4112显著大于宽度4111。每一沟槽4115可具有位于材料4010上的底部、沿χ方向延伸的宽度4116及沿y方向延伸的长度4117。长度4117显著大于宽度4116。图42展示在已(例如)通过沉积形成材料4210以填充沟槽4115从而使装置结构4110彼此绝缘之后的存储器装置4000。材料4210可包含例如氧化硅或其它绝缘材料的绝缘材料。可在形成材料4210之后使用例如CMP的工艺对其进行平面化以获得图42的存储器装置4000的结构。图43展示在已在装置结构4110及材料4210上方形成掩蔽结构950之后的存储器装置4000。如图43中所展示，掩蔽结构950包含由掩蔽部分951以及具有宽度953及长度954的开口 952界定的图案。图44展示在已形成沟槽4415且已移除掩蔽结构950(图4 之后的存储器装置4000。可使用例如蚀刻(例如，干式蚀刻)的移除工艺来移除开口 952处的材料4210的部分及开口 952处的材料4021的一部分或开口 952处的材料4021及材料4020中的每一者的部分，且形成图44中的沟槽4415。每一沟槽4415可具有位于材料4020上的底部、沿y 方向延伸的宽度4406及沿χ方向延伸的长度4407。长度4407显著大于宽度4406。如图 44中所展示，每一沟槽4415的较大尺寸(长度4407)沿χ方向延伸穿过装置结构4110以形成具有周边4441的突出部4440。由于突出部4440是使用具有彼此垂直定位的图案的掩蔽结构550 (图5)及950 (图9)而形成，因此图44的周边4441可具有多边形形状。图45展示在已(例如)通过沉积形成材料4510以填充沟槽4415从而使突出部 4440沿y方向彼此绝缘之后的存储器装置4000。材料4510可包含例如氧化硅或其它绝缘材料的绝缘材料。材料4510可包含与材料4210的材料成分相同的材料成分。举例来说， 材料4510与材料4210两者都可包含氧化硅。图46展示已(例如)通过CMP或回蚀平面化材料4510以暴露突出部4440的材料4021之后的存储器装置4000。如图46中所展示，相同装置结构4110的沿y方向的突出部4440通过材料4510彼此绝缘，且不同装置结构4110之间的沿χ方向的突出部4140通过材料4210彼此绝缘。每一突出部4440包含位于材料4020上的底部及通过周边4441成形的开口。如图46中所展示，每一突出部4440包含被材料4510及4210环绕的周边4441且包含位于材料4020上的底部。由于每一突出部4440是使用具有彼此垂直定位的图案的掩蔽结构(例如，图40的550及图43的950)而形成，因此周边4441可具有多边形形状。每一突出部还包含由四个侧壁部分46沈、4627、46观及46 界定的侧壁。由于每一突出部4440是使用具有彼此垂直定位的图案的掩蔽结构(例如，图40的550及图43的 950)而形成，因此每一突出部4440还可具有由侧壁部分46沈、4627、46观及46 (其被材料4510及4210环绕)界定的多边形侧壁。可在每一突出部4440中形成存储器单元的特征，例如二极管。图47展示已在突出部4440中形成材料4722及47M之后的存储器装置4000。材料4722及47 可直接接触侧壁部分4646、4647、46沘及46 处的材料4210及4510。材料4722可包含ρ型半导体材料(例如，ρ型硅)。材料4021及4722可形成二极管的至少一部分。材料47M可包含具有低于材料4021及4722的电阻率的电阻率的导电材料。材料47M可包含例如图3的材料3M的导电材料。形成材料4722及47M可包含将ρ型杂质插入(例如，植入)到材料4021中以形成材料4722及在将所述ρ型杂质插入到材料4021 中之后执行硅化工艺以形成材料47Μ。图48展示已形成材料4899之后的存储器装置4000。作为实例，图48展示每一材料4899具有圆柱形结构的形状。材料4899可形成有不同结构。形成材料4899可包含在材料47Μ上方沉积硫属化合物材料，之后是用以形成材料4899的额外工艺(例如，干式蚀刻)。可在执行形成材料4899的额外工艺之前在所述硫属化合物材料上方形成导电材料，使得可在所述额外工艺期间保护材料4899。另一选择为，形成材料4899可包含在材料 4210、4510及47Μ上方沉积绝缘材料、在所述绝缘材料中形成通孔及接着将材料4899沉积到通孔中。为清晰起见，图48省略所述绝缘材料及所述通孔。材料4899可形成存储器单元4801的存储器元件。
图49展示形成存储器装置4000的额外特征之后的存储器装置4000。举例来说， 已形成导电触点4980及4981以及导电线4904及4906。在一些情况下，用于导电触点4980 的至少一部分(例如，底部部分)的材料可形成于其中形成有材料4899的相同通孔(上文参考图48所描述)中。导电线4904及导电线4906可分别对应于图2的导电线204及导电线206。图49的导电线4904及导电线4906还可分别对应于图3的导电线304及导电线 306。图50到图58展示根据本发明一实施例形成具有导电材料的存储器装置5000的工艺，所述导电材料同时形成于所述存储器装置的二极管上方及二极管之间。可使用用于形成存储器装置500(图5到图16)及存储器装置2500(图25及图沈)的工艺中的一些工艺来形成本文中参考图50到图58所描述的存储器装置5000。因此，为简明起见，对存储器装置500(图5到图16)、存储器装置2500(图25及图26)及图50到图58的存储器装置 5000中的类似材料及特征给出相同参考编号。在图50中，可使用类似于上文参考图25所描述的那些工艺的工艺来形成到此时的存储器装置5000的结构。如图50中所展示，掩蔽结构950包含开口 540使得在开口 540 处暴露装置结构610的第一部分5051且装置结构610的第二部分5052位于掩蔽结构950 下方。在图51中，可使用类似于上文参考图沈所描述的那些工艺的工艺来形成到此时的存储器装置5000的结构。如图51中所展示，已形成凹入部沈25且已移除掩蔽结构 950 (图50)。每一凹入部沈25包含位于材料520上的底部。图52展示已在凹入部沈25中形成材料5220及5222之后的存储器装置5000。材料5220及5222可形成二极管的至少一部分。可通过类似于用于分别形成图14的材料1420 及材料1422的工艺的工艺来形成材料5220及材料5222，使得图52的材料5220可包含η 型半导体材料且材料5222可包含ρ型半导体材料。图53展示已通过例如蚀刻(例如，干式蚀刻或湿式蚀刻)的工艺移除材料540及 530(图5 之后的存储器装置5000。材料540及530的移除形成开口 5325。图讨展示已在开口 5325中形成间隔件MM之后的存储器装置5000。间隔件 5454可包含绝缘材料，例如基于硅的材料(例如，氧化硅)。图55展示已形成导电材料55M及5530之后的存储器装置5000。材料55M与材料5530可以是相同材料且可包含具有低于材料5220及5222的电阻率的电阻率的材料。 举例来说，材料55M及5530可包含硅化钴或硅化镍。由于材料55M与材料5530可以是相同材料，因此其可同时形成。举例来说，在形成间隔件讨讨之后，可执行硅化工艺以同时形成材料阳对与材料阳30。材料55M与材料5530可包含类似于上文参考图3所描述的材料314与材料317的那些特性的特性。图56展示已(例如)通过沉积形成材料5610以填充开口 5325之后的存储器装置5000。材料5610可包含例如氧化硅或其它绝缘材料的绝缘材料。材料5610可包含与材料710的材料成分相同的材料成分。举例来说，材料5610与材料710两者都可包含氧化娃。图57展示(例如)经由CMP或回蚀平面化材料5610以暴露间隔件MM及材料 5524之后的存储器装置5000。
图58展示形成存储器装置5000的额外特征(例如电极5811及5812、存储器元件5899、导电触点5880及5881以及导电线5804及5806)之后的包含存储器单元5801的存储器装置5000。导电线5804及导电线5806可分别对应于图2的导电线204及导电线 206。图58的导电线5804及导电线5806还可分别对应于图3的导电线304及导电线306。 如图58中所展示，每一存储器单元5801可包含由至少材料5220及5222形成的二极管、电极5811中的一者、电极5812中的一者、存储器元件5899中的一者及触点5880中的一者。形成电极5811可包含在材料MM及5610上方沉积第一绝缘材料、在所述第一绝缘材料中形成通孔及接着将导电材料沉积到第一通孔中以形成电极5811。为简明起见，图 58省略第一绝缘材料及第一通孔。形成存储器元件5899可包含在电极5811上方沉积第二绝缘材料、在所述第二绝缘材料中形成第二通孔及接着将硫属化合物材料沉积到第二通孔中以形成存储器元件 5899。为简明起见，图58省略第二绝缘材料及第二通孔。形成电极5812可包含在存储器元件5899上方沉积导电材料。电极5812可形成于其中形成有存储器元件5899的相同通孔(上文所描述的第二通孔)中。另一选择为，可将电极5812及存储器元件5899形成在一起。举例来说，形成电极5812及存储器元件5899 可包含在电极5811上方沉积硫属化合物材料(以形成存储器元件5899)及在所述硫属化合物材料上方沉积导电材料(以形成电极581 。接着，可执行额外工艺(例如，干式蚀刻) 以形成个别台面，其中每一台面包含一个存储器元件5899及一个电极5812。所述额外工艺可替代地将所述硫属化合物材料及所述导电材料形成(例如，蚀刻)为平行于线5806的线 (替代个别台面)，使得每一线包含多个存储器单元的存储器元件5899及电极5812。可在形成电极5812之后形成触点5880及5881以及导电线5804及5806。图59展示根据本发明一实施例包含存储器单元5901的存储器装置5900的部分 3D图示。存储器装置5900包含类似于上文所描述的存储器装置(例如存储器装置300 (图 3)；存储器装置500(图16)；存储器装置1700(图24)；存储器装置2500 (图四)；存储器装置3000(图39)；及存储器装置4000(图49))的存储器单元的布置的布置成若干列及若干行的许多存储器单元。然而，为将焦点集中于图59的存储器装置5900与上文所描述的其它存储器装置之间的差别上，图59仅展示存储器装置5900的一个存储器单元5901及一些特征，例如材料5920、5922及59M ；电极5911及5912 ；存储器元件5999 ；导电触点5980 ； 及导电线5906。可借助类似于形成图58的存储器装置5000的电极5811及5812以及存储器元件 5899的工艺的工艺来形成电极5911及5912以及存储器元件5999。材料5920及5922可形成存储器单元5901的二极管的至少一部分。存储器装置 5900的材料5920、5922及59M可分别对应于图3的存储器装置300的材料321、322及 324 ；分别对应于图16的存储器装置500及图M的存储器装置1700的材料1420、1422及 1424 ；分别对应于图四的存储器装置2500的材料观20、2822及观对；分别对应于图39的存储器装置3000的材料3220、3722及37M ；且分别对应于图49的存储器装置4000的材料4021、4722及47M。因此，可借助类似于形成上文所描述的对应材料的工艺的工艺来形成图59的存储器装置5900的材料5920、5922及5拟4。图59中所展示的存储器装置5900的特征中的一些特征可替代存储器装置300、500、1700、2500、3000及4000的一部分，使得上文所描述的存储器装置300、500、1700、 2500,3000及4000中的每一者中的每一存储器单元可具有图59中所展示的存储器单元 5901的结构。举例来说，材料5拟4与触点5980之间的特征(例如存储器装置5900的电极 5911及5912以及存储器元件5999)可替代图3的存储器装置300的存储器元件399 ；替代图16的存储器装置500及图M的存储器装置1700的存储器元件1599 ；替代图四的存储器装置2500的存储器元件观99 ；替代图39的存储器装置3000的存储器元件3899 ；或替代图49的存储器装置4000的存储器元件4899。图60展示根据本发明一实施例包含存储器单元6001的存储器装置6000的部分 3D图示。存储器装置6000包含类似于上文所描述的存储器装置(例如存储器装置300 (图 3)；存储器装置500(图16)；存储器装置1700(图24)；存储器装置2500 (图四)；存储器装置3000(图39)；及存储器装置4000(图49))的存储器单元的布置的布置成若干列及若干行的许多存储器单元。然而，为将焦点集中于图60的存储器装置6000与上文所描述的其它存储器装置之间的差别上，图60仅展示存储器装置6000的一个存储器单元6001及一些特征，例如材料6020、6022及60M、电极6011及6012、存储器元件6099 (例如，硫属化合物材料)、导电触点6080及导电线6006。材料6020及6022可形成存储器单元6001的二极管的至少一部分。存储器装置 6000的材料6020、6022及60 可分别对应于图3的存储器装置300的材料321、322及 324 ；分别对应于图16的存储器装置500及图M的存储器装置1700的材料1420、1422及 1424 ；分别对应于图四的存储器装置2500的材料观20、2822及观对；分别对应于图39的存储器装置3000的材料3220、3722及37M ；且分别对应于图49的存储器装置4000的材料4021、4722及47M。因此，可借助类似于形成上文所描述的对应材料的工艺的工艺来形成图60的存储器装置6000的材料6020、6022及6(^4。可在形成材料6020、6022、60M之后形成存储器装置6000的电极6011。如图59 中所展示，电极6011的结构类似于上文所描述的存储器元件，但具有不同于所述存储器元件的材料，例如图3的存储器装置300的存储器元件399、图16的存储器装置500及图M 的存储器装置1700的存储器元件1599、图四的存储器装置2500的存储器元件观99、图39 的存储器装置3000的存储器元件3899或图49的存储器装置4000的存储器元件4899。因此，在图60中，形成电极6011可包含在材料60 上方沉积导电材料(替代硫属化合物材料)。图60中所展示的存储器装置6000的特征中的一些特征可替代存储器装置300、 500、1700、2500、3000及4000的一部分，使得上文所描述的存储器装置300、500、1700、 2500、3000、4000及5000中的每一者中的每一存储器单元可具有图60中所展示的存储器单元6001的结构。举例来说，材料60M与触点6080之间的特征(例如存储器装置6000的电极6011及6012以及存储器元件60卯)可替代图3的存储器装置300的存储器元件399 ； 替代图16的存储器装置500及图M的存储器装置1700的存储器元件1599 ；替代图四的存储器装置2500的存储器元件观99 ；替代图39的存储器装置3000的存储器元件3899 ；或替代图49的存储器装置4000的存储器元件4899。在另实例中，存储器装置6000的电极 6011及6012以及存储器元件6099还可替代图58的存储器装置5000的电极5811及5812 以及存储器元件5899。
23
本文中所描述的一个或一个以上实施例包含具有存储器装置的设备及方法，所述存储器装置具有耦合到存储器元件的二极管。每一二极管可形成于所述存储器装置的凹入部中。所述凹入部可具有多边形侧壁。所述二极管可包含形成于所述凹入部内的第一导电性类型(例如，η型)的第一材料及第二导电性类型(例如，P型)的第二材料。上文参考图1到图16描述了包含额外设备方法的其它实施例。对例如存储器装置100、200、300、500、1700、2500、3000、4000、5000、5900 及 6000 以及存储器单元101、201、1501、沘01、3801、4801、5801、5901及6001的设备的图解说明打
算提供对各种实施例的结构的大体理解而非对可能利用本文中所描述的结构的设备的所有元件及特征的完整描述。各种实施例的设备可包含或包含于用于高速计算机、通信及信号处理电路、存储器模块、便携式存储器存储装置(例如，拇指驱动器)、单处理器或多处理器模块、单个或多个插入式处理器、多核处理器、数据开关及包含多层、多芯片模块的专用模块中的电子电路中。此类设备可作为子组件进一步包含于各种电子系统内，例如电视、蜂窝电话、个人计算机(例如，膝上型计算机、桌上型计算机、手持式计算机、平板计算机等)、工作站、无线电、 视频播放器、音频播放器(例如，ΜΡ3(动画专家群，音频层幻播放器)、车辆、医疗装置(例如，心脏监测器、血压监测器等)、机顶盒及其它电子系统。以上描述及图式图解说明本发明的一些实施例以使所属领域的技术人员能够实践本发明的实施例。其它实施例可并入有结构、逻辑、电力、工艺及其它改变。在图式中，在所有数个视图中，相同特征或相同编号描述大致类似特征。一些实施例的部分及特征可包含于其它实施例的部分及特征中或替代其它实施例的部分及特征。在阅读并理解以上描述之后，所属领域的技术人员将即刻明了许多其它实施例。提供本发明摘要以符合37C.F.R. § 1. 72 (b)，其需要将允许读者快速探知技术揭示内容的性质及要旨的摘要。基于以下理解提交本发明摘要其并非将用于解释或限制权利要求书的范围或含义。
权利要求
1.一种存储器装置，其包括凹入部，其包含多边形侧壁；二极管，其包含形成于所述凹入部内的第一导电性类型的第一材料及形成于所述凹入部内的第二导电类型的第二材料；及存储器元件，其耦合到所述二极管。
2.根据权利要求1所述的存储器装置，其中第一及第二材料中的一者包含单晶硅。
3.根据权利要求1所述的存储器装置，其中所述存储器元件包含位于所述凹入部中的材料。
4.根据权利要求1所述的存储器装置，其中所述存储器元件包含硫属化合物材料。
5.根据权利要求1所述的存储器装置，其中所述二极管及所述存储器元件串联耦合于第一导电线与第二导电线之间，且其中所述第一与第二导电线彼此垂直。
6.根据权利要求1所述的存储器装置，其中所述多边形侧壁包含第一侧壁部分；第二侧壁部分，其垂直于所述第一侧壁部分；第三侧壁部分，其垂直于所述第二侧壁部分；及第四侧壁部分，其垂直于所述第三侧壁部分。
7.根据权利要求6所述的存储器装置，其中所述第一、第二、第三及第四侧壁部分包含相同材料。
8.根据权利要求6所述的存储器装置，其中所述第一及第三侧壁部分包含第一绝缘材料，且所述第二及第四侧壁部分包含第二绝缘材料。
9.根据权利要求8所述的存储器装置，其中所述第一材料包含氧化硅，且所述第二材料包含氮化硅。
10.一种设备，其包括二极管，其布置成若干行及若干列，所述二极管中的每一者包含第一导电性类型的第一材料及第二导电性类型的第二材料；第一沟槽，其填充有第一绝缘材料，所述第一沟槽中的每一者位于所述行中的两者之间；及第二沟槽，其填充有第二绝缘材料，所述第二沟槽中的每一者位于所述列中的两者之间，其中所述二极管中的至少一者的所述第一及第二材料接触所述第一及第二绝缘材料。
11.根据权利要求10所述的设备，其中所述二极管包含布置成所述行中的一者的二极管群组，且其中所述二极管群组中的每个二极管包含耦合到第一导电线的第一二极管端子及耦合到第二导电线的第二二极管端子。
12.根据权利要求11所述的设备，其中所述第一导电线垂直于所述第二导电线。
13.根据权利要求11所述的设备，其进一步包括存储器元件，所述存储器元件中的每一者耦合于所述第一导电线与所述二极管群组中的一个二极管之间。
14.根据权利要求13所述的设备，其中所述存储器元件包含硫属化合物材料。
15.根据权利要求10所述的设备，其中所述第一绝缘材料的厚度大于所述第二绝缘材料的厚度。
16.根据权利要求10所述的设备，其中所述第二沟槽中的至少一者包含耦合到导电材料的底部。
17.根据权利要求16所述的设备，其中所述导电材料包含钴与硅的组合。
18.一种方法，其包括将信号施加到存储器装置的导电线以存取所述存储器装置的存储器单元的存储器元件，所述存储器装置包含凹入部，其包含多边形侧壁；及二极管，其耦合于所述导电线与所述存储器元件之间，所述二极管包含形成于所述凹入部内的第一导电性类型的第一材料及形成于所述凹入部内的第二导电类型的第二材料。
19.根据权利要求18所述的方法，其中在所述存储器装置的读取操作期间施加所述信号。
20.根据权利要求18所述的方法，其中在所述存储器装置的写入操作期间施加所述信号。
21.一种方法，其包括形成若干行及若干列的凹入部，所述凹入部中的每一者具有多边形开口，且由至少一种绝缘材料环绕；在所述凹入部中形成二极管；及形成存储器元件，使得所述存储器元件中的每一者耦合到所述二极管中的一者。
22.根据权利要求21所述的方法，其中形成所述二极管包含在所述凹入部中的每一者的底部处的材料上方生长外延硅。
23.根据权利要求22所述的方法，其中形成所述存储器元件包含在所述二极管上方沉积硫属化合物材料。
24.根据权利要求21所述的方法，其中形成所述二极管包含形成第一导电性类型的第一材料及在所述第一材料上方形成第二导电性类型的第二材料。
25.根据权利要求M所述的方法，其中形成所述第二材料包含将ρ型杂质植入到所述第二材料中。
26.根据权利要求M所述的方法，其中形成所述二极管包含在所述第二材料上方形成第三材料，所述第三材料具有低于所述第二材料的电阻率的电阻率。
27.根据权利要求21所述的方法，其中所述凹入部中的每一者包含具有侧壁部分的侧壁，所述侧壁部分具有不同绝缘材料。
28.一种方法，其包括在衬底上方形成装置结构，所述装置结构通过第一绝缘材料彼此绝缘，所述装置结构中的每一者包含宽度及长度，所述长度沿第一方向延伸；移除所述装置结构的一部分以形成沿垂直于所述第一方向的第二方向延伸的沟槽； 在所述沟槽中形成第二绝缘材料；从所述装置结构移除第一材料以暴露所述装置结构的第二材料；及在所述第二材料上方形成二极管。
29.根据权利要求观所述的方法，其中形成所述装置结构包含在所述衬底上方形成所述第二材料且在所述第二材料上方形成所述第一材料； 在所述第一材料及所述第二材料上方形成第一掩蔽结构，所述第一掩蔽结构包含第一开口，所述第一开口中的每一者具有宽度及长度，所述长度沿所述第一方向延伸；及移除所述第一开口处的所述第一材料的一部分及所述第一开口处的所述第二材料的一部分，使得所述第一材料的未经移除部分及所述第二材料的未经移除部分形成所述装置结构的至少一部分。
30.根据权利要求四所述的方法，其中移除所述装置结构的所述部分以形成所述沟槽包含在所述装置结构上方形成第二掩蔽结构，所述第二掩蔽结构包含第二开口，所述第二开口中的每一者具有宽度及长度，所述长度沿所述第二方向延伸；及移除所述第二开口处的所述第一材料以形成所述沟槽。
31.根据权利要求观所述的方法，其中形成二极管包含在所述第二材料上方形成外延硅以形成所述二极管中的每一者的第一部分；及将杂质插入到所述外延硅中以形成所述二极管中的每一者的第二部分。
32.根据权利要求观所述的方法，其中所述第一材料包含绝缘材料且所述第二材料包含半导体材料。
33.根据权利要求观所述的方法，其中形成所述装置结构包含在所述衬底上方形成所述第二材料、在所述第二材料上方形成第三材料且在所述第三材料上方形成所述第一材料；在所述第一材料上方形成第一掩蔽结构，所述第一掩蔽结构包含第一开口，所述第一开口中的每一者具有宽度及长度，所述长度沿所述第一方向延伸；及移除所述第一开口处的所述第一材料的一部分、所述第一开口处的所述第二材料的一部分及所述第一开口处的所述第三材料的一部分，使得所述第一材料的未经移除部分及所述第二材料的未经移除部分以及所述第三材料的未经移除部分形成所述装置结构的至少一部分。
34.根据权利要求33所述的方法，其中移除所述装置结构的所述部分以形成所述沟槽包含在所述装置结构上方形成第二掩蔽结构，所述第二掩蔽结构包含第二开口，所述第二开口中的每一者具有宽度及长度，所述长度沿所述第二方向延伸；及移除所述第二开口处的所述第一材料以形成所述沟槽，且将所述第三材料的至少一部分留在所述沟槽中。
35.根据权利要求34所述的方法，其中所述第一材料包含绝缘材料，所述第二材料包含半导体材料，且所述第三材料包含导电材料。
36.根据权利要求35所述的方法，其中所述第三材料包含镍与硅的组合。
37.根据权利要求四所述的方法，其进一步包括 在所述二极管上方形成存储器元件。
38.根据权利要求37所述的方法，其中形成存储器元件包含在所述二极管上方沉积硫属化合物材料。
39.一种方法，其包括在衬底上方形成装置结构，所述装置结构通过绝缘材料彼此绝缘，所述装置结构中的每一者包含宽度及长度，所述长度沿第一方向延伸；在所述装置结构上方形成掩蔽结构，所述掩蔽结构包含开口，使得在所述开口处暴露所述装置结构的第一材料的第一部分，且所述第一材料的第二部分位于所述掩蔽结构下方，所述开口中的每一者具有宽度及长度，所述长度沿垂直于所述第一方向的第二方向延伸；从所述装置结构移除所述开口处的第一材料的第一部分以暴露所述装置结构的第二材料的第一部分；及在所述第二材料的所述第一部分上方形成二极管。
40.根据权利要求39所述的方法，其中形成所述装置结构包含在所述衬底上方形成所述第二材料且在所述第二材料上方形成所述第一材料； 在所述第一材料及所述第二材料上方形成额外掩蔽结构，所述额外掩蔽结构包含第一开口，所述第一开口中的每一者具有宽度及长度，所述长度沿所述第一方向延伸；及移除所述第一开口处的所述第一材料的第二部分及所述第一开口处的所述第二材料的一部分，使得所述第一材料的未经移除部分及所述第二材料的未经移除部分形成所述装置结构的至少一部分。
41.根据权利要求39所述的方法，其中形成所述装置结构包含在所述衬底上方形成所述第二材料、在所述第二材料上方形成所述第一材料且在所述第二材料上方形成第三材料；在所述第一材料、所述第二材料及所述第三材料上方形成额外掩蔽结构，所述额外掩蔽结构包含第一开口，所述第一开口中的每一者具有宽度及长度，所述长度沿所述第二第一方向延伸；及移除所述第一开口处的所述第一材料的第二部分、所述第一开口处的所述第二材料的一部分及所述第一开口处的所述第三材料的一部分，使得所述第一材料的未经移除部分、 所述第二材料的未经移除部分及所述第三材料的未经移除部分形成所述装置结构的至少一部分，其中移除所述开口处的所述第一材料的所述部分还移除所述第三材料的所述部分以暴露所述第二材料。
42.根据权利要求41所述的方法，其中所述第一材料包含绝缘材料，所述第二材料包含半导体材料，且所述第三材料包含导电材料。
43.根据权利要求39所述的方法，其中形成所述二极管包含在所述第二材料上方形成外延硅以形成所述二极管中的每一者的第一部分；及将杂质插入到所述外延硅中以形成所述二极管中的每一者的第二部分。
44.根据权利要求39所述的方法，其中在移除所述第一材料的所述部分时不移除所述开口处的所述绝缘材料。
45.根据权利要求39所述的方法，其进一步包括形成存储器元件，使得所述存储器元件中的每一者与所述二极管中的一者串联耦合于第一导电线与第二导电线之间。
46.根据权利要求39所述的方法，其进一步包括移除所述第一材料的所述第二部分以暴露所述第二材料的第二部分； 在移除所述第一材料的所述第二部分之后形成的开口中形成间隔件；及在所述二极管及所述第二材料的所述第二部分上方形成第三材料。
47.根据权利要求46所述的方法，其中所述第三材料具有低于所述第二材料的电阻率的电阻率。
48.根据权利要求46所述的设备，其中所述第三材料包含钴与硅的组合。
49.一种方法，其包括在衬底上方第一绝缘材料中形成第一沟槽，所述第一沟槽中的每一者包含宽度及长度，所述长度沿第一方向延伸；在所述第一沟槽中形成外延硅；在所述外延硅上方形成掩蔽结构，所述掩蔽结构包含开口，所述开口中的每一者具有宽度及大于所述宽度的长度，所述长度沿垂直于所述第一方向的第二方向延伸；移除所述开口处的所述外延硅的一部分而使所述外延硅的第二部分不被移除；及由所述外延硅的所述第二部分的至少一部分形成二极管。
50.根据权利要求49所述的方法，其中形成所述二极管包含将第一导电性类型的杂质插入到所述外延硅的所述第二部分的一部分中，且其中所述外延硅的所述第二部分包含第二导电性类型。
51.根据权利要求50所述的方法，其中形成所述二极管进一步包含形成具有低于所述外延硅的电阻率的电阻率的材料。
52.根据权利要求49所述的方法，其进一步包括在形成所述第一沟槽之前在所述衬底上方形成第一材料，且在形成所述第一沟槽之前在所述第一材料上方形成第二材料；在所述第一及第二材料上方形成额外掩蔽结构，所述额外掩蔽结构包含第一开口，所述第一开口中的每一者具有宽度及大于所述宽度的长度，所述长度沿所述第一方向延伸；移除所述第一开口处的所述第一材料的一部分及所述第一开口处的所述第二材料的一部分以形成装置结构及所述装置结构之间的第二沟槽；用所述第一绝缘材料填充所述第二沟槽以使所述装置结构彼此绝缘；及从所述装置结构移除所述第二材料以形成所述第一沟槽。
53.根据权利要求49所述的方法，其进一步包括形成相变存储器元件，使得所述相变存储器元件中的每一者与所述二极管中的一者串联耦合于第一导电线与第二导电线之间。
54.一种方法，其包括在衬底上方形成装置结构，所述装置结构通过第一绝缘材料彼此绝缘，所述装置结构中的每一者包含宽度及大于所述宽度的长度，所述长度沿第一方向延伸；移除所述装置结构的一部分以形成延伸穿过所述装置结构的沟槽，使得所述沟槽中的每一者包含宽度及大于所述宽度的长度，所述长度沿垂直于所述第一方向的第二方向延伸，使得所述装置结构中的每一者包含突出部，所述突出部中的每一者位于所述沟槽中的两者之间；及由所述突出部的至少一种材料形成二极管。
55.根据权利要求M所述的方法，其中所述突出部包含第一导电性类型的材料，且其中形成所述二极管包含将第二导电性类型的杂质插入到所述突出部的所述材料中。
56.根据权利要求55所述的方法，其中形成所述二极管进一步包含形成具有低于外延硅的电阻率的电阻率的材料。
57.根据权利要求M所述的方法，其进一步包括 形成耦合到所述二极管的存储器元件。
58.根据权利要求57所述的方法，其中形成所述存储器元件包含在所述二极管上方沉积硫属化合物材料。
全文摘要
一些实施例包含具有存储器装置的设备及方法，所述存储器装置具有耦合到存储器元件的二极管。每个二极管可形成于所述存储器装置的凹入部中。所述凹入部可具有多边形侧壁。所述二极管可包含形成于所述凹入部内的第一导电性类型(例如，n型)的第一材料及第二导电类型(例如，p型)的第二材料。
文档编号H01L21/8247GK102349154SQ201080011567
公开日2012年2月8日 申请日期2010年2月5日 优先权日2009年2月6日
发明者刘峻, 迈克尔·P·瓦奥莱特 申请人:美光科技公司