专利名称：用于不同半导体裸片和/或晶片的半导体晶片到晶片结合的制作方法
技术领域：
本发明大体上涉及集成电路(IC)。更具体来说，本发明涉及制造堆叠式集成电路。
背景技术：
半导体裸片包括在晶片中晶体管与其它组件的集合。通常，这些晶片为半导体材料，且特定来说为硅。半导体晶片经单一化或分割以形成半导体裸片。可在例如堆叠式IC等产品的制造期间堆叠半导体晶片。晶片到晶片结合涉及在将半导体晶片单一化为半导体裸片之前堆叠半导体晶片。然而，晶片到晶片结合需要相等大小的晶片和裸片。堆叠IC通常包括不同类型或制造工艺的裸片。举例来说，堆叠式IC 可具有堆叠于处理器上的存储器装置。在此状况下，存储器装置可能不占据与处理器所占据的裸片面积一样多的裸片面积。当裸片未对准以用于晶片到晶片堆叠时，使用替代半导体制造技术。这些较低效的技术包括裸片到裸片结合、裸片到衬底结合和裸片到晶片结合。在裸片到衬底结合中，将裸片放置于来自两个晶片的衬底上、进行结合和封装以形成堆叠式裸片。在裸片到裸片结合中，个别地堆叠两个裸片、进行结合和封装以形成堆叠式裸片。在裸片到晶片结合中，将裸片个别地放置于晶片上、进行结合和封装。与晶片到晶片工艺相比，所有这些工艺均具有低产量。因此，需要不同裸片和/或晶片大小的有效半导体制造。
发明内容
根据本发明的一个方面，一种用于具有第一裸片的第一晶片到具有第二裸片的经重构晶片的晶片到晶片结合的半导体制造工艺包括对准所述经重构晶片的所述第二裸片，使得所述第二裸片上的第二互连与所述第一裸片上的第一互连对准。所述方法进一步包括使所述经重构晶片与所述第一晶片耦合以产生晶片堆叠。根据本发明的另一方面，一种晶片堆叠包括第一晶片，所述第一晶片具有拥有第一裸片互连结构的第一裸片。所述晶片堆叠还包括经重构晶片，所述经重构晶片具有拥有第二裸片互连结构的第二裸片和部分地环绕所述第二裸片的模制化合物。在所述经重构晶片上堆叠所述第一晶片，使得所述第二裸片互连结构与所述第一裸片互连结构对准。根据本发明的又一方面，一种晶片堆叠包括具有第一裸片的第一晶片。所述晶片堆叠还包括用于布置第二裸片以与所述第一裸片对准的装置。前文已相当广泛地概述本发明的特征和技术优势，以便可更好地理解以下具体实施方式
。在下文中将描述形成本发明的权利要求书的主题的额外特征和优势。所属领域的技术人员应了解，所揭示的概念和特定实施例可容易用作修改或设计用于执行本发明的相同目的的其它结构的基础。所属领域的技术人员还应认识到，此类等效构造不脱离如所附权利要求书中所阐述的本发明的技术。当结合附图考虑时，从以下描述将更好地理解据信为本发明的特性的新颖特征(关于其组织和操作方法两者)以及其它目的和优势。然而，应明确地理解，图式中的每一者仅出于说明和描述的目的而提供，且不希望作为对本发明的限度的界定。
为了实现对本发明的更完整理解，现参看结合附图所采取的以下描述。图1为展示可有利地使用本发明的一实施例的示范性无线通信系统的框图。图2为说明用于所揭示的半导体IC封装的电路、布局和逻辑设计的设计工作站的框图。图3A为说明根据一个实施例的从其单一化第二层裸片的晶片的俯视图。图3B为说明根据一个实施例的第一层晶片的俯视图。图3C为说明根据一个实施例的经重构晶片的俯视图。图3D为说明根据一个实施例的在示范性晶片到晶片结合之后的堆叠式晶片的俯视图。图4A为说明根据一个实施例的半导体晶片的横截面图。图4B为说明根据一个实施例的在单一化为半导体裸片且进行布置以与第一层裸片匹配之后的半导体晶片的横截面图。图4C为说明根据一个实施例的在晶片重构之后的半导体晶片的横截面图。图5为说明根据一个实施例的用于不同裸片和/或晶片的晶片到晶片结合的示范性工艺的流程图。图6A为说明根据一个实施例的在不同大小的裸片和/或晶片的示范性结合之前的两个晶片的横截面图。图6B为说明根据一个实施例的不同大小的裸片和/或晶片的示范性结合的横截面图。图6C为说明根据一个实施例的在薄化之后不同大小的裸片和/或晶片的示范性结合的横截面图。图6D为说明根据一个实施例的在半导体制造之后不同大小的裸片和/或晶片的示范性结合的横截面图。图6E为说明根据一个实施例的在薄化之后不同大小的裸片和/或晶片的示范性结合的横截面图。图6F为说明根据一个实施例的在单一化之后不同大小的裸片和/或晶片的示范性结合的横截面图。图7A为说明根据一个实施例的从其单一化第二层裸片的晶片的俯视图。图7B为说明根据一个实施例的第一层晶片的俯视图。图7C为说明根据一个实施例的经重构晶片的俯视图。图7D为说明根据一个实施例的在示范性晶片到晶片结合之后的堆叠式晶片的俯视图。图8为说明根据一个实施例的用于堆叠式IC的构造的示范性工艺的流程图。
具体实施方式
图1为展示可有利地使用本发明的一实施例的示范性无线通信系统100的框图。 出于说明的目的，图1展示三个远程单元120、130和150以及两个基站140。将认识到，无线通信系统可具有更多远程单元和基站。远程单元120、130和150包括通过此处所揭示的工艺制造的IC装置125A、125B和125C。将认识到，含有IC的任何装置还可包括具有所揭示的特征的半导体组件和/或通过此处所揭示的工艺制造的组件，包括基站、交换装置和网络设备。图1展示从基站140到远程单元120、130和150的前向链路信号180，以及从远程单元120、130和150到基站140的反向链路信号190。在图1中，远程单元120被展示为移动电话，远程单元130被展示为便携式计算机，且远程单元150被展示为无线区域回路系统中的固定位置远程单元。举例来说，远程单元可为蜂窝式电话手机、手持式个人通信系统(PCQ单元、例如个人数据助理等便携式数据单元，或例如仪表读取设备等固定位置数据单元。尽管图1说明根据本发明的教示的远程单元，但本发明不限于这些所说明的示范性单元。如下文所描述，本发明可合适地用于包括半导体组件的任何装置中。图2为说明用于下文所揭示的半导体部件的布局、晶片和裸片设计的设计工作站的框图。设计工作站200包括含有操作系统软件、支持文件和例如Cadence或OrCAD等设计软件的硬盘201。设计工作站200还包括显示器以促进半导体部件210的设计，半导体部件 210可包括半导体晶片和/或半导体裸片。提供存储媒体204以用于有形地存储半导体部件210。半导体部件210可以例如⑶SII或GERBER的文件格式存储于存储媒体204上。存储媒体204可为⑶-ROM、DVD、硬盘、快闪存储器或其它适当的装置。此外，设计工作站200 包括用于接受来自存储媒体204的输入或将输出写入到存储媒体204的驱动设备203。记录于存储媒体204上的数据可规定配置、光刻掩模的图案数据，或例如电子束光刻等串行写入工具的掩模图案数据。提供存储媒体204上的数据会通过降低用于制造和 /或设计半导体晶片和/或半导体裸片的工艺的数目来促进半导体部件210的设计。使用经重构晶片作为晶片堆叠中的一个晶片的晶片到晶片结合允许堆叠工艺针对不同大小的晶片和/或裸片而具有高产量。在一个实施例中，可使用晶片到晶片结合来制造在每一层上具有不同大小的裸片的堆叠式IC。另外，所描述的示范性晶片到晶片处理具有有限源变数，使得可在不同位置制造晶片堆叠的组件。晶片到晶片结合中的经重构晶片减少了在将载体晶片附接到半导体组合件期间与粘着剂有关的问题。另外，晶片到晶片结合充分利用现有工艺以减少在制造期间所消耗的成本和时间。图3A-3D为说明根据一个实施例的不同大小的裸片和/或晶片的示范性堆叠的俯视图的框图。如上文所描述的不同大小的裸片和/或晶片的结合允许构造定制的堆叠式裸片。图3A为说明根据一个实施例的从其单一化第二层裸片的晶片的俯视图。晶片314 包括裸片316。裸片316的大小相对于第一层裸片的大小不同。从其起源第二层裸片的晶片的大小相对于第一层晶片的大小也可不同。图;3B为说明根据一个实施例的第一层晶片的俯视图。晶片330包括裸片332。裸片332的大小与裸片316的大小不同。图3C为说明根据一个实施例的经重构晶片的俯视图。在从晶片314单一化或分割裸片316之后，将裸片316模制于经重构晶片320上。部分地基于晶片330上裸片332的布局和间距来选择经重构晶片320上裸片316的间隔318。因此，当将经重构晶片320结合到晶片330时，裸片316与裸片332重叠。另外， 裸片316的互连(未图示)与裸片332上的互连对准。图3D为说明根据一个实施例的在示范性晶片到晶片结合之后的堆叠式晶片的俯视图。根据下文所描述的晶片到晶片结合来结合经重构晶片320与晶片330以形成经结合晶片堆叠340。第一层的裸片332和第二层的裸片316与互连结构(未图示)重叠。S卩，裸片316的间距与裸片332的间距匹配。布置裸片332上的互连以接触裸片316上的互连。重构裸片会允许将先前从晶片单一化的裸片模制为新晶片。现转到图4A-4C，将描述用于形成经重构晶片的工艺。图4A为说明根据一个实施例的半导体晶片的横截面图。晶片410包括作用部分 414和衬底部分412。晶片410还可包括沉积于晶片410的任一侧上的各种膜层(未图示)。图4B为说明根据一个实施例的在单一化为半导体裸片且进行布置以与第一层裸片匹配之后的半导体晶片的横截面图。可将晶片410分割或单一化为裸片420。裸片420 中的每一者包括作用部分424、衬底部分422，和在晶片410上的膜层(未图示)。可使用模制化合物将裸片420形成为晶片。以根据裸片420的所要间隔的布局布置裸片420。举例来说，根据一个实施例，可选择间隔以使待堆叠晶片的裸片与裸片420匹配。图4C为说明根据一个实施例的在晶片重构之后的半导体晶片的横截面图。在裸片420周围固定模制化合物430以形成经重构晶片440。因此，可通过在上文的图4B中适当地布置裸片420来选择在放置于模制化合物430中之后裸片420的间隔和经重构晶片 440的晶片大小。现将描述使用经重构晶片来制造堆叠式IC的晶片到晶片结合。图5为说明根据一个实施例的用于不同裸片和/或晶片的晶片到晶片结合的示范性工艺的流程图。在框510处，拾取且放置第二层裸片以用于模制为经重构晶片。可放置第二层裸片以实现与第一层晶片上裸片的间隔匹配的间隔。当第二层裸片具有与第一层裸片的间隔匹配的间隔时，可使用晶片到晶片结合。另外，第二层裸片的裸片互连可与第一层裸片的裸片互连对准，以启用第一层裸片与第二层裸片之间的通信。在框520处，将第二层裸片模制在一起以形成经重构晶片。根据一个实施例，第二层裸片可包含经模制在一起以形成经重构裸片的堆叠式裸片。在此状况下，第二层裸片可为垂直堆叠式存储器装置。可选择模制件的大小以产生经重构晶片的等效晶片大小以与第一层晶片的大小匹配。在框530处，将经重构晶片结合到第一层晶片以形成经结合晶片堆叠。在一个实施例中，在将经重构晶片上的第二层裸片模制于适当位置之前布置所述第二层裸片，使得在结合到第一层晶片之后，第二层裸片的互连结构与第一层裸片的互连结构对应。在另一实施例中，将多种大小的第二层裸片模制为经重构晶片。在框540处，在第一层晶片上执行额外制造工艺，例如沉积再分布层(RDL)和倒装芯片(FC)凸块。另外，在额外处理期间，可薄化第一层晶片。经结合晶片堆叠的机械强度与经重构晶片和第一层晶片的累积厚度成比例。因此，薄化第一层晶片不会将经结合晶片堆叠置于实质上较大的破裂风险。可将框510、520、530和540重复多次以建置具有两个以上层的堆叠式裸片。在框550处，将堆叠式晶片单一化或分割为个别裸片。尽管展示为个别框，但可在上文所展示的每一框处执行若干半导体制造工艺。上文在图5中所描述的晶片到晶片结合允许在不针对第一层晶片使用载体晶片的情况下构造堆叠式IC。从半导体制造中消除载体晶片会改进产量且减少成本。举例来说， 当在无载体晶片的情况下薄化第一层晶片时，第一层晶片可能损失机械稳定性且在制造期间破裂。归因于通过经重构晶片提供的机械稳定性，在薄化之前将经重构晶片附接到第一层晶片会使第一层晶片受损坏的风险降低。使用经重构晶片会允许将不同大小的裸片和/或晶片集成到堆叠式IC中。因为在重构之前单一化第二层晶片，所以第二层晶片的大小不影响半导体制造。另外，因为将第二层裸片装配于经布置以与第一层裸片适当地对准的经重构晶片上，所以第二层裸片的大小不影响半导体制造。使用经重构晶片还可改进晶片到晶片结合产品的良率。因为在集成到经重构晶片中之前单一化第二层裸片，所以可在集成到经重构晶片中之前测试第二层裸片。在一个实施例中，仅功能性第二层裸片包括于经重构晶片中。可在模制为经重构晶片之前舍弃不正常工作的第二层裸片，从而进一步节省对非功能性部件的处理时间。根据另一实施例，拾取功能性第二层裸片和非功能性第二层裸片且将其放置于经重构晶片中。举例来说，如果知道特定第一层裸片为非功能性的，那么相应地将非功能性的第二层裸片放置于经重构晶片中。因此，当将经重构晶片结合到第一层晶片时，使非功能性第一层裸片与非功能性第二层裸片彼此对准。上文所描述的晶片到晶片结合的一个有利实施方案是在堆叠式IC的构造中。下文将在图6A-6F中描述使用不同大小的裸片和/或晶片的示范性结合的堆叠式IC的半导体组合件。图6A为说明根据一个实施例的在不同大小的裸片和/或晶片的示范性结合之前的两个晶片的横截面图。经重构晶片610包括第二层裸片612和例如微凸块或支柱等互连结构614。第一层晶片620包括第一层裸片622和互连结构624。第一层晶片620中的硅穿孔6 可耦合到互连结构624。在其它半导体制造之后，硅穿孔6 可将互连结构6M耦合到封装连接。第一层裸片622与第二层裸片612可具有不同大小。另外，第一层晶片620 与从其分割第二层裸片612的晶片(未图示)可具有不同大小。根据第一层晶片620中的第一层裸片622在经重构晶片610中布置第二层裸片 612。即，在经重构晶片610中放置第二层裸片612会使互连结构6 与互连结构614对准。下文所描述的晶片到晶片结合的一个优势为第一层晶片620和经重构晶片610的并行处理。可在不同位置和/或在不同工具或生产线上制造第一层晶片620和经重构晶片 610。因此，改进了堆叠式IC制造的效率。另外，可从多个晶片单一化第二层裸片612(如关于图7A-7D所描述)。在此实施例中，第一层裸片622中的每一者可耦合到从可能具有不同大小的不同晶片单一化的不同大小的多个第二层裸片。图6B为说明根据一个实施例的不同大小的裸片和/或晶片的示范性结合的横截面图。互连结构614耦合到具有硅穿孔626的第一层晶片620的互连结构624，例如微凸块或支柱。根据一个实施例，当将经重构晶片610模制到第一层晶片620时，互连结构6M与互连结构614对准。模制化合物616将第一层晶片620安装到经重构晶片610。图6C为说明根据一个实施例的在薄化之后不同大小的裸片和/或晶片的示范性结合的横截面图。第一层晶片620被薄化，但归因于通过经重构晶片610提供的机械稳定性而受损坏的风险较低。根据一个实施例，在薄化之后，第一层晶片620具有小于IOOmm的厚度且暴露硅穿孔626。在此厚度下，在无通过经重构晶片610提供的额外机械强度的情况下，第一层晶片620可能不具有承受未来半导体制造工艺的机械强度。尽管此实例包括在第一层裸片中的硅穿孔，但另外或作为替代，可在第二层裸片中提供硅穿孔。图6D为说明根据一个实施例的在半导体制造之后不同大小的裸片和/或晶片的示范性结合的横截面图。可在第一层晶片620中沉积额外膜层630以及例如微凸块或支柱等互连结构640。额外膜层630可包括(例如)再分布层(RDL)或隔离层。额外膜层630 还可包括通过光刻工艺图案化的层。图6E为说明根据一个实施例的在薄化之后不同大小的裸片和/或晶片的示范性结合的横截面图。可在沉积额外膜层630之后进一步薄化经重构晶片610。可经由研磨而实现经重构晶片610的薄化。根据一个实施例，在使经重构晶片610与第一层晶片620结合之前薄化第二层裸片612。在此状况下，可减少模制化合物和硅的组合研磨。即，在使经重构晶片610与第一层晶片620结合之前，薄化经重构晶片610的模制化合物。在一个实施例中，使模制化合物的表面与第二层裸片612齐平。图6F为说明根据一个实施例的在单一化之后不同大小的裸片和/或晶片的示范性结合的横截面图。从经结合第一层晶片620和经重构晶片610分割或单一化裸片650。图7A-7D为说明根据一个实施例的不同大小的裸片和/或晶片的示范性堆叠的俯视图的框图。如上文所描述的不同大小的裸片和/或晶片的结合允许构造定制的堆叠式裸片。定制的堆叠式裸片可在堆叠式IC的一个层中包括多个裸片。举例来说，堆叠式IC 的第二层可包括并排的两个或两个以上裸片，其累积地消耗高达第一层裸片的裸片面积的裸片面积。第二层裸片可起源于不同晶片。下文将描述一个此类实施例。另外，定制的堆叠式裸片可在每一层内包括多个层。举例来说，一个层可为堆叠式存储器裸片，且另一层可为处理器。图7A为说明根据一个实施例的从其单一化第二层裸片的晶片的俯视图。第一晶片710包括裸片712且第二晶片714包括裸片716。裸片716和裸片712的大小相对于第一层裸片的大小不同。从其起源第二层裸片的晶片的大小相对于第一层晶片的大小也可不同。图7B为说明根据一个实施例的第一层晶片的俯视图。晶片730包括裸片732。裸片732的大小可与裸片712、716的大小不同。图7C为说明根据一个实施例的经重构晶片的俯视图。在从第一晶片710单一化或分割裸片712以及从第二晶片714单一化或分割裸片716之后，可将裸片712、716模制于经重构晶片720上。部分地基于晶片730上裸片732的布局和间距来选择经重构晶片720 上裸片712、716的间隔718。因此，当将经重构晶片720结合到晶片730时，裸片712、716 与裸片732重叠。另外，裸片712、716的互连(未图示)与裸片732上的互连对准。图7D为说明根据一个实施例的在示范性晶片到晶片结合之后的堆叠式晶片的俯视图。根据图5所描述的晶片到晶片结合来结合经重构晶片720与晶片730以形成经结合晶片堆叠740。第一层的裸片712、716和第二层的裸片732与裸片712和裸片716上的互连结构(未图示)重叠。布置裸片732上的互连以接触裸片712、716上的互连。图8为说明根据一个实施例的用于堆叠式IC的构造的示范性工艺的流程图。堆叠式IC包括两个或两个以上裸片。在单独晶片上制造堆叠式IC的每一裸片。在框812处， 执行前道工艺(front end of line, FEOL)处理以及在第一层晶片中形成硅穿孔。第一层晶片中的硅穿孔可能不延伸第一层晶片的全部高度。在框814处，在第一层晶片上执行后道工艺(back end of line,BE0L)处理。另外，在框814处，在第一层晶片的表面上沉积微凸块。在框822处，在从其单一化第二层裸片的晶片上执行前道工艺(FEOL)处理以及后道工艺(BEOL)处理。从其单一化第二层裸片的晶片可具有与第一层晶片的大小不同的大小。另外，可在与制造第一层晶片或经重构晶片的位置不同的位置制造从其单一化第二层裸片的晶片。在框拟4处，薄化从其单一化第二层裸片的晶片。或者，直到在将第二层裸片结合于经重构晶片中之后才执行第二层裸片的薄化。在框拟6处，将晶片单一化为第二层裸片。选择经重构晶片的适当布局会允许从所述晶片所分割的裸片的大小与随后形成的堆叠式裸片的大小不同。在框拟8处，模制第二层裸片以形成经重构晶片。第二层裸片的间隔可部分地基于第二层裸片将被结合到的第一层裸片的大小。或者，可使用第二层裸片的间隔以使第二层裸片与第一层裸片的特定区域对准，例如，在多个第二层裸片将结合到每一第一层裸片的状况下。在框840处，将经重构晶片与第一层晶片结合在一起，且在经重构晶片与第一层晶片之间沉积底胶(underfill)。在框842处，薄化第一层晶片以暴露第一层晶片中的硅穿孔。可在薄化第一层晶片之后进行凹入蚀刻。在框844处，在经结合晶片上沉积再分布层 (RDL)和互连结构(例如，倒装芯片凸块)。在框846处，可薄化经重构晶片。根据一个实施例，薄化经重构晶片以及经重构晶片中的第二层裸片。或者，先前可能已薄化经重构晶片以暴露第二层裸片，在此状况下，可执行第二层裸片的进一步薄化。在框848处，分割或单一化经结合晶片堆叠以形成个别裸片。如上文所描述的不同大小的裸片和/或晶片的结合提供具有高产量的晶片到晶片结合工艺。另外，示范性晶片到晶片处理可包括通过不同技术和工艺在不同位置制造的晶片。可通过在不同位置制造堆叠式IC的单独层且在另一位置进行结合来优化用于半导体制造的供应链。在每一位置处，无论位置是单独生产部位还是单独生产部位内的单独位置，均可分离出用于制造每一晶片的瓶颈工艺。经重构晶片在模制期间以有限容量用于以上半导体制造工艺中，从而减少与在半导体装配期间所使用的粘着剂有关的问题。另外，上文所描述的半导体制造充分利用现有工艺以最小化在制造期间所消耗的成本和时间。尽管术语“硅穿孔”包括词“硅”，但应注意，硅穿孔未必被构造于硅中。事实上，材料可为任何装置衬底材料。尽管已详细地描述本发明及其优势，但应理解，本文中可在不脱离如所附权利要求书所界定的本发明的技术的情况下进行各种改变、取代和更改。此外，本申请案的范围不希望限于本说明书中所描述的工艺、机器、制品、物质组成、手段、方法和步骤的特定实施例。所属领域的一般技术人员将易于从本发明了解，根据本发明，可利用当前存在或日后将开发的执行与本文中所描述的对应实施例实质上相同的功能或实现与本文中所描述的对应实施例实质上相同的结果的工艺、机器、制品、物质组成、手段、方法或步骤。因此，所附权利要求书希望在其范围内包括此类工艺、机器、制品、物质组成、手段、方法或步骤。
权利要求
1.一种用于具有第一裸片的第一晶片到具有第二裸片的经重构晶片的晶片到晶片结合的半导体制造工艺，其包含对准所述经重构晶片的所述第二裸片，使得所述第二裸片上的第二互连与所述第一裸片上的第一互连对准；以及使所述经重构晶片与所述第一晶片耦合以产生晶片堆叠。
2.根据权利要求1所述的工艺，其中所述第一裸片具有与所述第二裸片不同的大小。
3.根据权利要求1所述的工艺，其中所述第一晶片包含第一多个裸片且所述第二晶片包含第二多个裸片，所述对准进一步包含使所述第一多个裸片的多个互连与所述第二多个裸片的多个互连匹配。
4.根据权利要求1所述的工艺，其进一步包含在对准所述第二裸片之前从第三晶片单一化所述第二裸片；以及将所述经单一化第二裸片模制为所述经重构晶片。
5.根据权利要求4所述的工艺，其进一步包含从第四晶片单一化第三裸片；以及将所述第三裸片模制为所述经重构晶片。
6.根据权利要求5所述的工艺，其进一步包含在模制之前，将所述第三裸片布置成紧邻于所述第二裸片，使得所述第三裸片与所述第一裸片的第一部分重叠且所述第二裸片与所述第一裸片的第二部分重叠。
7.根据权利要求4所述的工艺，其中单一化所述第三晶片包含单一化与所述第一晶片的大小不同的第三晶片。
8.根据权利要求1所述的工艺，其中所述第一晶片与所述经重构晶片具有实质上相同大小。
9.根据权利要求1所述的工艺，其进一步包含在所述堆叠式晶片上堆叠至少一个额外晶片。
10.根据权利要求9所述的工艺，其中所述至少一个额外晶片包含经重构晶片。
11.根据权利要求1所述的工艺，其中所述第二裸片包含多个层。
12.根据权利要求11所述的工艺，其中所述第二裸片包含垂直堆叠式存储器装置。
13.根据权利要求1所述的工艺，其进一步包含将堆叠式IC集成到选自由音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机组成的群组的装置中。
14.一种晶片堆叠，其包含第一晶片，其包含具有第一裸片互连结构的第一裸片；以及经重构晶片，其包含具有第二裸片互连结构的第二裸片和部分地环绕所述第二裸片的模制化合物，所述第一晶片与所述经重构晶片堆叠，使得所述第二裸片互连结构与所述第一裸片互连结构对准。
15.根据权利要求14所述的晶片堆叠，其中所述第一晶片包含第一多个裸片且所述第二晶片包含第二多个裸片，所述第一多个裸片的第一多个互连与所述第二多个裸片的第二多个互连对准。
16.根据权利要求14所述的晶片堆叠，其进一步包含在所述经重构晶片中的第三裸片。
17.根据权利要求16所述的晶片堆叠，其中所述第三裸片紧邻于所述第二裸片，使得所述第三裸片与所述第一裸片的第一部分重叠且所述第二裸片与所述第一裸片的第二部分重叠。
18.根据权利要求14所述的晶片堆叠，其中所述第一裸片包含堆叠式裸片。
19.根据权利要求14所述的晶片堆叠，其中所述第一晶片和所述经重构晶片中的至少一者进一步包含多个硅穿孔。
20.一种晶片堆叠，其包含 具有第一裸片的第一晶片；以及用于布置第二裸片以与所述第一裸片对准的装置。
全文摘要
一种用于经重构晶片与第二晶片的晶片到晶片堆叠的半导体制造工艺产生堆叠式(3D)IC。所述经重构晶片包括裸片、裸片互连和模制化合物。当堆叠时，所述经重构晶片的所述裸片互连对应于所述第二晶片上的裸片互连。晶片到晶片堆叠改进了所述制造工艺的产量。所述经重构晶片可包括与所述第二晶片中的裸片大小不同的裸片。并且，可从具有与所述第二晶片不同的大小的晶片单一化所述经重构晶片的所述裸片。因此，此晶片到晶片制造工艺可组合不同大小的裸片和/或晶片。
文档编号H01L23/00GK102484099SQ201080037505
公开日2012年5月30日 申请日期2010年8月26日 优先权日2009年8月26日
发明者布雷恩·M·亨德森, 阿尔温德·钱德拉舍卡朗 申请人:高通股份有限公司