专利名称：具有侧结的半导体器件的制造方法
技术领域：
本发明的示例性实施例涉及一种制造半导体器件的方法，更具体而言，涉及一种制造具有侧结区的半导体器件的方法。
背景技术：
通常，水平栅极具有水平沟道。近来，正在开发具有垂直沟道的垂直栅极结构以增加净裸片。在DRAM中，具有垂直栅极结构的每个单元都可以包括包括本体和柱的有源区、掩埋位线、以及垂直栅极(或垂直字线)。在此，柱可以是本体的一部分。例如，掩埋位线被掩埋于有源区的本体之间的沟槽中，并且垂直栅极被形成在掩埋位线之上的有源区的柱的侧壁上。掩埋位线可以被掩埋在相邻的有源区之间，使得两个单元与一个掩埋位线相邻。可以采用单侧接触(OSC，one-side-contact)工艺以使每个掩埋位线驱动一个单元，执行所述OSC工艺以将相邻的有源区中的一个绝缘而在另一个处形成接触。OSC工艺用于在有源区的侧壁处形成结区，并且结区与掩埋位线电连接。执行OSC工艺以使有源区的一个侧壁的一部分暴露出来。之后，将掺杂剂离子注入到有源区的一个侧壁的所述一部分中，从而形成侧结区。另外，可以执行退火工艺以形成侧结区。
发明内容
本发明的示例性实施例涉及一种制造具有侧结区的半导体器件的方法。根据本发明的一个示例性实施例，一种制造半导体器件的方法包括以下步骤刻蚀衬底以形成沟槽；在沟槽之下的衬底中形成结区；将沟槽的底部刻蚀至一定的深度以形成侧结；以及形成与侧结耦接的位线。根据本发明的另一个示例性实施例，一种制造半导体器件的方法包括以下步骤 刻蚀衬底以形成由第一沟槽所隔离的多个本体；形成暴露出第一沟槽的底面的一部分的内衬层；在第一沟槽暴露出的底面之下的衬底中形成结区；刻蚀结区的一部分以形成侧面被第二沟槽暴露出来的侧结；以及形成与侧结连接并掩埋第二沟槽的位线。
图1是表示使用掺杂层和退火工艺形成侧结的方法的截面图。图2A至图2L是表示根据本发明的一个示例性实施例的半导体器件制造方法的截面图。图3是表示形成掩埋位线的另一种方法的截面图。
图4A至图4E是表示在掩埋位线之后的一种制造方法的截面图。
具体实施例方式下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以以不同的方式实施并且不应解释为受到本文所列的实施例的限制。另外，提供这些实施例是为了使本说明书完整，并且向本领域技术人员充分地传达本发明的范围。在本说明书中，相似的附图标记在本发明不同的附图和实施例中表示相似的部分。附图并非按比例绘制，并且在某些情形下，可能将比例做夸大处理从而清楚地描述实施例的特征。当提及第一层在第二层“上”或在衬底“上”时，其不仅表示将第一层直接形成在第二层或衬底上的情况，而且还表示第一层与第二层或衬底之间存在第三层的情况。图1是表示形成侧结区的方法的截面图。参照图1，在衬底11上形成由沟槽12隔离的多个有源区13。在有源区13的侧壁上和沟槽12的表面上形成内衬层20。内衬层20被形成为暴露出有源区13的一个侧壁的一部分。在有源区13上形成硬掩模图案15。在图1所示的方法中，可以按照以下方式形成侧结区。首先，形成掺杂层16以将沟槽12间隙填充，并且在所述掺杂层16上执行平坦化工艺和回蚀工艺。在此，掺杂层16可以包括掺杂多晶硅层。然后，执行退火工艺以形成侧结区18。另外，作为形成侧结区18的结果，可以形成使衬底11与有源区电隔离的浮置体结构19。图2A至图2L图是表示根据本发明的一个示例性实施例半导体器件制造方法的截面图。参照图2A，在衬底21上形成硬掩模图案22。衬底21可以是硅衬底。硬掩模图案 22的形成包括形成硬掩模层并使用光致抗蚀剂图案23作为刻蚀阻挡层来刻蚀硬掩模层。 光致抗蚀剂图案23可以是线-间隔型图案(line and space pattern)，其特征在于由间隔分隔开的多个平行的线状结构。另外，可以用氧等离子体将光致抗蚀剂图案23剥离。硬掩模图案22可以由氧化物层或氮化物层形成，或由氧化物层和氮化物层的叠层形成。另外， 可以通过在光致抗蚀剂图案23之下层叠非晶碳层和抗反射涂覆(ARC)层来形成硬掩模图案22。ARC层包括氧氮化硅(SiON)层。参照图2B，执行第一刻蚀。例如，使用硬掩模图案22作为刻蚀阻挡层，将衬底21 刻蚀至一定厚度以形成第一沟槽M和本体201。所得的刻蚀后的衬底用附图标记21A表示。每个本体201都是形成垂直晶体管的沟道、源极和漏极的区域。本体201的侧壁可以具有垂直的轮廓。可以通过各向异性刻蚀工艺来执行刻蚀工艺。如果衬底21是硅衬底，则可以通过使用Cl2气、HBr气或它们的混合物的等离子体干法刻蚀工艺来执行各向异性刻蚀工艺。参照图2C，在包括本体201的整个结构上形成第一内衬层25。第一内衬层25可以包括内衬氮化物层。内衬氮化物层可以包括氮化物层，诸如氮化硅层。例如，在使用氮化硅层作为第一内衬层25的情况下，它可以通过化学气相沉积(CVD)工艺来形成。如果氮化硅层是通过CVD工艺形成的，则在约1.0托(Torr)或更小的压力下通过使SiH2Cl2与NH3在约750°C或更低的温度下反应将所述氮化硅层形成为约100人或更小的厚度。
在第一内衬层25上形成第二内衬层沈。第二内衬层沈可以包括内衬氧化物层。 内衬氧化物层可以包括氧化物层，诸如二氧化硅层。用作第二内衬层26的氧化层是未掺杂层。第二内衬层26可以包括由正硅酸四乙酯(TE0Q形成的氧化物层，所述氧化物层被称为TEOS氧化物层。TEOS氧化物层可以通过CVD (化学气相沉积)工艺形成。如果TEOS氧化物层是通过CVD工艺形成的，则在约1. 0托或更低的压力下通过使TEOS与&在约700°C 或更低的温度下反应将所述TEOS氧化物层形成为约100人或更小的厚度。参照图2D，执行离子注入工艺27以离子注入掺杂剂。例如，离子注入工艺27可是以一定倾斜角注入掺杂剂的倾斜离子注入工艺。据此，可以将掺杂剂注入到第二内衬层沈的一部分中。在此，倾斜角可以是约5°至约30°。在离子注入工艺27中，离子束的一部分被硬掩模图案22遮挡。据此，第二内衬层沈的一部分被掺杂，而其它的部分保持未掺杂。例如，被离子注入的掺杂剂可以是P型掺杂剂，诸如硼，并且可以使用二氟化硼(BF2)作为用于注入硼离子的掺杂剂源。当使用二氟化硼(BF2)执行倾斜离子注入工艺27时，离子注入能量为约^eV。作为离子注入工艺27的结果，第二内衬层沈的一部分可以保持未掺杂。例如，作为以倾斜角执行的离子注入工艺27的结果，第二内衬层沈的暴露在离子注入工艺27中所发射的离子束下的部分成为掺杂第二内衬层26B。第二内衬层沈的未暴露在离子束下的其它部分则保持作为未掺杂第二内衬层26A。如上所述，作为离子注入工艺27的结果，第二内衬层沈被划分为掺杂第二内衬层 26B和未掺杂第二内衬层21掺杂第二内衬层26B可能因由离子注入工艺27所引起的晶格破坏的缘故而被损坏。参照图2E，将掺杂第二内衬层26B去除。通常，氧化物层根据是否被掺杂而在湿法刻蚀工艺中具有刻蚀速率差异。即，具有因掺杂所引起的晶格破坏的氧化物层具有更高的湿法刻蚀速率。因此，由于掺杂第二内衬层26B具有更高的湿法刻蚀速率，故可以在不去除未掺杂第二内衬层26A的情况下通过湿法刻蚀工艺或湿法清洗工艺来去除掺杂第二内衬层 26B0如果掺杂第二内衬层26B是氧化物层，则可以通过包括氢氟酸(HF)的缓冲氧化物刻蚀剂(BOE)来将其去除。在如上所述将掺杂第二内衬层26B去除之后，未掺杂第二内衬层26A被保留下来。参照图2F，通过诸如回蚀工艺的全面刻蚀工艺(blanket etch process)将第一内衬层25的一部分去除。据此，暴露出第一沟槽M的底面的一部分。如附图标记“25A”和 “25B”表示的第一内衬层25被保留下来。更具体而言，第一内衬层25的被保留的部分在本体201的一个侧壁处形成直间隔件25A而在本体201的另一个侧壁处形成L形间隔件25B。 L形间隔件25B将第一沟槽M的底面的角部暴露出来。即，L形间隔件25B不是将第一沟槽M的整个底面覆盖。参照图2G，在每个第一沟槽M的底面的一部分之下形成结区四。通过掺杂剂在衬底21A中的扩散来形成结区四。具体而言，掺杂剂在相邻的本体201的方向上横向地扩散。因此，结区四横向地延伸，使得结区四的一部分在相邻的本体201中的一个之下。在一个示例性实施例中，可以执行退火工艺202以形成结区四。退火工艺202可以在含掺杂剂气体的气氛中执行。退火工艺202可以包括在含掺杂剂的气氛中执行的第一退火工艺，和在比第一退火工艺的温度更高的温度下执行的第二退火工艺。在另一个示例性实施例中，在使用掺杂剂执行直式离子注入工艺(straight ion implantation process)之后执行退火工艺以形成结区四。退火工艺202可以是炉内退火和快速热退火中的一个或两者。可以在约100托或更低的压力下在约700°C的温度下执行退火工艺，并且掺杂剂可以包含N型杂质，诸如砷 (As)和磷(Ph)。例如，可以使用包括AsH3*PH3的含掺杂剂气体。结区四可以具有至少 IX IO^1原子/cm3的掺杂浓度。即使在执行退火工艺时也可以保证相邻的结区四之间的间隔距离。即，虽然执行退火工艺，但扩散没有发生到使相邻的结区四重叠的程度。参照图2H，执行清洗工艺以去除未掺杂第二内衬层21根据一个示例性实施例， 因为未掺杂第二内衬层26A是氧化物层，所以使用氢氟酸(HF)或缓冲氧化物刻蚀剂(BOE) 溶液来执行清洗工艺。据此，可以以对直间隔件25A和L形间隔件25B造成的损坏最小的方式去除未掺杂第二内衬层^A，其中所述直间隔件25A和L形间隔件25B可以由氮化物层形成。参照图21，执行第二刻蚀以形成第二沟槽30。衬刻蚀底21A使得第二沟槽30具有将结四分割为侧结^A的深度。据此，在第二沟槽30的侧壁处形成侧结区^A。另外， 通过第二刻蚀来暴露出侧结区^A的侧面。理想地，在第二沟槽30的侧壁中的仅一个处形成侧结区^^。可以通过各向异性刻蚀工艺执行第二刻蚀。可以通过使用Cl2气、HBr气或它们的混合物的等离子体干法刻蚀工艺来执行各向异性刻蚀工艺。作为第二刻蚀的结果， 形成在第一沟槽M的底面上的L形间隔件25B的一部分被刻蚀，并据此使L形间隔件成为直间隔件25C。在上述第二沟槽30的形成中，本体201的高度增加，并且所得到的本体用附图标记“201A”表示。另外，用附图标记“21B”表示在第二刻蚀之后保留的衬底21A。参照图2J，在第二沟槽30的表面处形成隔离层31。形成隔离层31以使相邻的本体201A的底部电隔离。隔离层31可以包括氧化物层，诸如二氧化硅层。隔离层31被形成在第二沟槽30的表面上使得在侧结区^A的表面处的厚度dl小于在第二沟槽30的其它表面处的厚度d2和d3。可以通过等离子体氧化工艺形成隔离层31。通过在等离子体氧化工艺中施加例如底部偏置，来将隔离层31在第二沟槽30的未形成侧结区^A的其它表面处形成得更厚。当施加底部偏置时，离子可以由电场加速从而笔直地运动，据此可以增加在未形成侧结区^A的部分上的厚度。根据一个示例性实施例，可以在约0. 1托的压力下在氧气氛中执行等离子体氧化工艺。另外，底部偏置可以为100W。在这种情况下，厚度d2和厚度d3为约50 A,并且厚度 dl小于50人。本体201A的顶部和侧壁在等离子体氧化工艺中未被氧化，因为它们被直间隔件25A和直间隔件25C所保护其中所述直间隔件25A和所述直间隔件25C可以由氮化物层形成。参照图I，执行清洗工艺以去除隔离层31的一部分。据此，可以暴露出侧结区^A 的侧面。隔离层31在侧结区^A的侧面处比在第二沟槽30的其它表面处更薄。因此，当以暴露出侧结区29A为目标来执行清洗工艺时，隔离层图案31A图案在第二沟槽30的其它表面处以一定的厚度被保留下来。在此，侧结区^A的暴露出的部分被称为侧接触32。可以使用氢氟酸(HF)或缓冲氧化物刻蚀剂(BOE)溶液来执行清洗工艺。参照图2L，形成与侧结区^A连接的掩埋位线33。根据一个示例性实施例，为了形成掩埋位线33，间隙填充位线导电层，并通过化学机械抛光(CMP)工艺将得到的结构平坦化。之后，将位线导电层回蚀至与侧结区29A接触的高度，据此形成与侧结区29A连接的掩埋位线33。例如，掩埋位线33由诸如钛(Ti)和钨(W)的金属性材料形成。之后，可以在包括掩埋位线33的整个结构上形成位线保护层34。位线保护层34 可以包括氮化物层，诸如氮化硅层。图3是表示另一种形成掩埋位线的方法的截面图。在此，可以在形成掩埋位线33 之前形成阻挡层金属35。可以通过层叠钛(Ti)层和氮化钛(TiN)层来形成阻挡层金属35。 可以在形成掩埋位线33的回蚀工艺中同时地将阻挡层金属35回蚀。图4A至图4E是表示在形成掩埋位线之后的一种制造方法的截面图，是沿着图2L 中的B-B’和C-C’线截取的。参照图4A，在包括位线保护层34的整个结构上形成第一层间电介质层41。之后， 将第一层间电介质层41平坦化，直到暴露出硬掩模图案22的表面为止。参照图4B，使用光致抗蚀剂图案(未示出)来形成字线沟槽42。使用光致抗蚀剂图案作为刻蚀阻挡层将第一层间电介质层41刻蚀至一定的厚度。在此，硬掩模图案22和本体201A也被刻蚀至一定的厚度。据此，在本体201B上形成柱201C。本体201B和柱201C 构成有源区。本体201B是形成侧结区^A的部分，并具有在与掩埋位线33相同的方向上延伸的直线形状。柱201C垂直地设置在本体201B上。针对每个单元形成柱201C。第一层间电介质层41的被保留的厚度Rl用作掩埋位线33与垂直字线之间的隔离层。参照图4C，形成字线导电层44以将图4B中的字线沟槽42间隙填充。之后，可以执行平坦化工艺和回蚀工艺。此外，在形成字线导电层44之前形成栅极绝缘层43。参照图4D，形成氮化物层并且执行回蚀工艺以形成间隔件45。使用间隔件45作为刻蚀阻挡层，来刻蚀字线导电层44以形成与柱201C的侧壁相邻的垂直字线44A。垂直字线44A也用作垂直栅极。在另一个示例性实施例中，形成环形垂直栅极以包围柱201C， 然后形成垂直字线44A以使相邻的垂直栅极相互连接。垂直字线44A被形成为与掩埋位线 33相交叉。参照图4E，在包括垂直字线44A的整个结构上形成第二层间电介质层46。执行存储节点接触刻蚀以使柱201C的顶部暴露出来。之后，形成存储节点接触 (SNC)插塞48。在形成存储节点接触插塞48之前，执行离子注入以形成源极/漏极47。由在侧结区^B与源极/漏极47之间的垂直字线44A形成垂直沟道。在存储节点接触插塞48上形成存储节点49。存储节点49可以为圆筒状。在另一个示例性实施例中，存储节点49可以具有柱形或凹面形。之后，形成电介质层和顶部电极。如上所述，本发明执行两个沟槽刻蚀工艺，并在两个沟槽刻蚀工艺之间执行侧接触形成工艺和侧结区形成工艺，据此通过工艺简化来降低开发成本。另外，本发明通过第一沟槽刻蚀、退火工艺和第二沟槽刻蚀来形成侧结区。因此， 可以稳定地形成本体约束结构，并且可以抑制浮置体结构。据此，可以抑制阈值电压降落现象，并可以改善半导体器件的截止状态特性。
虽然已经以具体实施例的方式描述了本发明，但是对于本领域技术人员来说明显的是，在不脱离所附权利要求书限定的本发明的精神和范围的情况下可以进行各种变化和修改。
权利要求
1.一种制造半导体器件的方法，包括以下步骤 刻蚀衬底以形成沟槽；在所述沟槽之下的所述衬底中形成结区；将所述沟槽的底部刻蚀至一定的深度以形成侧结；以及形成与所述侧结耦接的位线。
2.如权利要求1所述的方法，其中，形成结区的步骤包括在所述沟槽的底部中扩散掺杂剂。
3.如权利要求1所述的方法，其中，形成结区的步骤包括在含掺杂剂气体气氛中执行退火工艺。
4.如权利要求1所述的方法，其中，形成结区的步骤包括以下步骤 在含掺杂剂气体气氛中执行第一退火工艺；以及在比所述第一退火工艺更高的温度下执行第二退火工艺。
5.如权利要求1所述的方法，其中，形成结区的步骤包括以下步骤 将掺杂剂注入到所述沟槽的底部中；以及执行退火工艺。
6.如权利要求3所述的方法，其中，所述掺杂剂包括N型杂质。
7.—种制造半导体器件的方法，包括以下步骤 刻蚀衬底以形成由第一沟槽隔离的多个本体；形成将所述第一沟槽的底面的一部分暴露出来的内衬层； 在所述第一沟槽的暴露出的底面之下的所述衬底中形成结区； 刻蚀所述结区的一部分以形成侧面被第二沟槽暴露出来的侧结；以及形成与所述侧结连接并掩埋所述第二沟槽的位线。
8.如权利要求7所述的方法，其中，在形成内衬层的步骤中，所述第一沟槽的底面的所述一部分包括与所述第一沟槽的底角部相邻的底面。
9.如权利要求7所述的方法，其中，形成内衬层的步骤包括以下步骤 在包括所述第一沟槽的整个结构之上形成内衬氮化物层；在所述内衬氮化物层之上形成内衬氧化物层，所述内衬氧化物层被划分为掺杂区和未掺杂区；将所述内衬氧化物层的掺杂区去除以将所述内衬氮化物层的一部分暴露出来；以及将所述内衬氮化物层的暴露出的所述一部分去除以将所述第一沟槽的底面的一部分暴露出来。
10.如权利要求9所述的方法，其中，形成内衬氧化物层的步骤包括以下步骤 形成氧化物层；以及通过倾斜离子注入工艺将掺杂剂注入到所述氧化物层的一部分中。
11.如权利要求9所述的方法，其中，所述内衬氧化物层包括正硅酸四乙酯TEOS氧化物层。
12.如权利要求9所述的方法，其中，将所述内衬氧化物层的掺杂区去除的步骤包括湿法刻蚀工艺。
13.如权利要求7所述的方法，还包括以下步骤在所述第二沟槽之上形成隔离层，所述隔离层将所述结区暴露出来。
14.如权利要求13所述的方法，其中，形成隔离层的步骤包括以下步骤在所述第二沟槽的表面之上形成氧化物层，使得所述氧化物层在侧壁中的所述结区处的厚度小于在其他表面处的厚度；以及通过清洗工艺将所述氧化物层的一部分去除以将侧壁中的所述结区暴露出来。
15.如权利要求14所述的方法，其中，形成氧化物层的步骤包括等离子体氧化工艺。
16.如权利要求15所述的方法，其中，所述等离子体氧化工艺是通过施加底部偏置来执行的，以产生厚度差。
17.如权利要求7所述的方法，其中，形成结区的步骤包括在所述第一沟槽的底部中扩散掺杂剂。
18.如权利要求7所述的方法，在形成位线的步骤之后还包括以下步骤 刻蚀所述本体的顶部以形成柱；以及在所述柱的侧壁之上形成垂直字线。
19.如权利要求7所述的方法，其中，所述本体包括硅本体。
20.如权利要求7所述的方法，其中，形成结区的步骤包括在含掺杂剂气体气氛中执行退火工艺。
21.如权利要求7所述的方法，其中，形成结区的步骤包括以下步骤 在含掺杂剂气体气氛中执行第一退火工艺；以及在比所述第一退火工艺更高的温度下执行第二退火工艺。
22.如权利要求7所述的方法，其中，形成结区的步骤包括以下步骤 将掺杂剂注入到所述第一沟槽的底部中；以及执行退火工艺。
23.如权利要求20所述的方法，其中，所述掺杂剂包括N型杂质。
全文摘要
本发明涉及一种制造半导体器件的方法，包括以下步骤刻蚀衬底以形成沟槽；在所述沟槽之下的衬底中形成结区；将所述沟槽的底部刻蚀至一定的深度以形成侧结；及形成与所述侧结耦接的位线。
文档编号H01L21/306GK102315161SQ20111003895
公开日2012年1月11日 申请日期2011年2月16日 优先权日2010年7月7日
发明者池连赫 申请人:海力士半导体有限公司