专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造方法，特别是涉及一种被STI包围的Ge膜作为沟道的半导体器件及其制造方法。
背景技术：
随着半导体器件尺寸持续缩小，增强沟道载流子的迁移率成为非常重要的技术。在衬底应力层的设计中不同的材料的特性不同，例如晶格常数、介电常数、禁带宽度、特别是载流子迁移率等等，如下表I所不。表I
权利要求
1.一种半导体器件，包括衬底、形成在衬底上的绝缘隔离层、形成在所述绝缘隔离层中的有源区层，其特征在于，所述有源区层的载流子迁移率高于所述衬底的载流子迁移率。
2.如权利要求I所述的半导体器件，其中，所述衬底为硅，所述有源区层为外延生长的锗、GaAs、InAs> InSb或SiGe,所述绝缘隔离层为氧化娃。
3.如权利要求I所述的半导体器件，其中，所述有源区层上形成有栅极绝缘层和栅极材料层构成的栅极堆叠，所述栅极堆叠两侧的有源区层内形成有源漏区，所述源漏区上形成有源漏接触。
4.如权利要求3所述的半导体器件，其中，所述栅极材料层为多晶硅、金属、金属氮化物及其组合。
5.如权利要求3所述的半导体器件，其中，所述栅极绝缘层为高k材料，且所述栅极绝缘层不含所述衬底和/或所述有源区层的氧化物。
6.如权利要求I所述的半导体器件，其中，所述衬底和所述绝缘隔离层之间还具有衬垫层。
7.如权利要求6所述的半导体器件，其中，所述衬底层为氮化硅或氧化硅。
8.一种半导体器件的制造方法，包括 在衬底上形成绝缘隔离层； 在所述绝缘隔离层中形成绝缘隔离层沟槽； 在所述绝缘隔离层沟槽中形成有源区层； 在所述有源区层中和其上形成半导体器件结构； 其特征在于，所述有源区层的载流子迁移率高于所述衬底的载流子迁移率。
9.如权利要求8所述的半导体器件，其中，所述衬底为硅，所述有源区层为锗。
10.如权利要求8所述的半导体器件的制造方法，其中，在形成绝缘隔离层之后还包括在衬底上形成衬垫层。
11.如权利要求9所述的半导体器件的制造方法，其中，所述衬底层为氮化硅或氧化硅。
12.如权利要求8所述的半导体器件的制造方法，其中，通过HDP、LPCVD或SACVD方法在所述衬底上沉积氧化硅以形成所述绝缘隔离层。
13.如权利要求8所述的半导体器件的制造方法，其中，在所述绝缘隔离层上形成掩模图形，以该掩模图形为掩模蚀刻所述绝缘隔离层以形成所述绝缘隔离层沟槽，直至露出衬。
14.如权利要求13所述的半导体器件的制造方法，其中，过蚀刻所述绝缘隔离层直至蚀刻衬底的上表面。
15.如权利要求13所述的半导体器件的制造方法，其中，所述掩模图形由光刻胶或硬掩模层构成。
16.如权利要求8所述的半导体器件的制造方法，其中，通过RPCVD、UHVCVD或MBE方法在所述绝缘隔离层沟槽中外延沉积锗。
17.如权利要求16所述的半导体器件的制造方法，其中，所述外延沉积的温度范围为250°C至 600°C。
18.如权利要求8所述的半导体器件的制造方法，其中，所述半导体器件结构包括所述有源区层上沉积有栅极绝缘层和栅极材料层构成的栅极堆叠，所述栅极堆叠两侧的有源区层内离子注入形成有源漏区，所述源漏区上沉积有源漏接触。
19.如权利要求18所述的半导体器件的制造方法，其中，所述栅极材料层为多晶硅、金属、金属氮化物及其组合。
20.如权利要求18所述的半导体器件的制造方法，其中，所述栅极绝缘层为高k材料，且所述栅极绝缘层与所述有源区层之间不含所述衬底和/或所述有源区层的氧化物。
全文摘要
本发明公开了一种半导体器件及其制造方法，包括在衬底上形成有绝缘隔离层；在所述绝缘隔离层中形成有绝缘隔离层沟槽；在所述绝缘隔离层沟槽中形成有有源区层；在所述有源区层中和其上形成半导体器件结构；其特征在于，所述有源区层的载流子迁移率高于所述衬底的载流子迁移率。依照本发明的半导体器件及其制造方法，使用了不同于衬底材料的有源区，提高了沟道区载流子迁移率，从而大幅提高了器件的响应速度，增强了器件的性能。此外，不同于已有的STI制造工序，本发明先形成STI后填充形成有源区，避免了STI中出现孔洞的问题，提高了器件的可靠性。
文档编号H01L21/336GK102842614SQ20111016524
公开日2012年12月26日 申请日期2011年6月20日 优先权日2011年6月20日
发明者王桂磊, 李春龙, 赵超, 李俊峰 申请人:中国科学院微电子研究所