专利名称：非挥发性记忆体装置及其制造方法
技术领域：
本发明涉及一种记忆体装置及其制造方法，特别是涉及一种非挥发性记忆体装置及其制造方法。
背景技术：
在先前技术中，一非挥发性记忆体装置包括一基板、一浮动栅极、一控制栅极和一绝缘体。该绝缘体设置在该基板和该控制栅极之间，且该浮动栅极埋入该绝缘体中。该绝
缘体包括一穿隧氧化层和一多晶硅间介电层。该穿隧氧化层设置在该基板和该浮动栅极之间，且该多晶硅间介电层设置在该浮动栅极和该控制栅极之间。采用小于20纳米技术层次的制造过程，具有上述结构的浮动栅极记忆体单元被生产出来。该浮动栅极记忆体单元在该浮动栅极的边缘上遭受与场拥挤效应相关的高多晶硅间介电漏电流。严重的多晶硅间介电漏电流造成小的规划窗与差的耐久性，并减少快闪记忆体的资料保留力。由此可见，上述现有的非挥发性记忆体装置及其制造方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的非挥发性记忆体装置及其制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的主要目的在于，克服现有的非挥发性记忆体装置及其制造方法存在的缺陷，而提供一种新的非挥发性记忆体装置及其制造方法，所要解决的技术问题是使其能够减少元件中多晶硅间介电漏电流的问题，非常适于实用。本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种非挥发性记忆体装置的制造方法，该制造方法包括下列步骤形成一第一导电结构，其中该第一导电结构具有一第一顶部；以及，将该第一顶部转换为一第二顶部，该第二顶部具有一穹形表面。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的非挥发性记忆体装置的制造方法，还包括下列步骤形成一工件，其中该工件包括该第一导电结构和耦合于该第一导电结构的一第一介电结构，该第一顶部具有一子部分，该子部分具有一暴露的边缘修剪表面，且所述形成该工件的步骤包括下列步骤提供一基板；在该基板上方形成一第一介电层；在该第一介电层上方形成一第一导电层；在该第一导电层上形成一第二介电层；图型化并移除该第二介电层、该第一导电层、该第一介电层和该基板的部分，形成一残留第二介电层、一残留第一导电层、一残留第一介电层以及一沟槽结构，其中该残留第一导电层形成该第一导电结构，且该第一导电结构具有一上表面；用一介电结构填满该沟槽结构；平坦化并移除部分该介电结构以形成一第一介电结构，其中该第一介电结构具有一上表面且该第一介电结构的上表面低于该第一导电结构的上表面；移除该残留第二介电层已暴露该第一导电结构以形成该工件，其中该顶边缘部分被移除来形成该暴露的边缘修剪表面；藉由对该暴露的边缘修剪表面应用一低温氧化过程，将该子部分转变为一第一氧化层，以将该第一顶部转换为一第三顶部，其中该第一氧化层覆盖该第三顶部；移除该第一氧化层，将该第三顶部转换为该第二顶部；以及覆盖该第二顶部来形成该非挥发性记忆体装置。前述的非挥发性记忆体装置的制造方法，其中所述移除该介电结构的步骤是藉由一稀释氢氟酸清洁过程和一干蚀刻过程的其中之一而执行的；所述移除该残留第二介电层的步骤是藉由使用一热磷酸清洁过程而执行的；该第一顶部具有一第一前视盖轮廓，该第二顶部具有一第二前视盖轮廓，该第一前视盖轮廓和该第二前视盖轮廓分别具有一第一最小拟合曲率半径和一第二最小拟合曲率半径，且该第一最小拟合曲率半径小于该第二最小拟合曲率半径；该低温氧化过程包括从一低温等离子体氧化过程、一自由基氧化过程和一臭氧清洁过程中所选的一个；以及该低温氧化过程包括一等向氧化过程，该第一顶部在该暴露的边缘修剪表面损坏，且所述将该子部分转变的步骤包括一修理该损坏的步骤。 本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种非挥发性记忆体装置的制造方法，该制造方法包括下列步骤形成一晶体管工件和设置在该晶体管工件中的一第一导电层；以及，形成该导电层的一顶表面，其中该顶表面具有是有限的一最小拟合曲率半径。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的非挥发性记忆体装置的制造方法，其中该晶体管工件包括一介电模块，该第一导电层设置在该介电模块下面；该介电模块包括一第一介电部分和一介电结构，其中该第一介电部分具有一第一厚度，并设置在该第一导电层上和在该介电结构下面，且该介电结构稱合于该第一导电层；该介电结构包括一第二介电部分、一第三介电部分和一介电层；该第一导电层具有一第二厚度、一顶边缘部分和一导电部分；该制造方法还包括下列步骤藉由一化学机械研磨过程和一回蚀过程的其中之一，将该介电结构平坦化来移除该第二介电部分；用大于该第一厚度的一所移除厚度将该第三介电部分移除，以留下该介电结构的该介电层，其中该介电层包括一第四介电部分；将该第一介电部分和该顶边缘部分移除来留下该第一导电层的该导电部分，其中该导电部分包括一第一顶部，该第一顶部具有一子部分，该子部分具有一暴露的边缘修剪表面，且该顶边缘部分被移除来形成该暴露的边缘修剪表面；藉由对该暴露的边缘修剪表面应用一低温氧化过程，将该子部分转变为一第一氧化层，以将该第一顶部转换为一第二顶部，其中该第一氧化层覆盖该第二顶部；藉由移除该第一氧化层和该第四介电部分，将该第二顶部转换为一第三顶部，其中该第三顶部具有该顶表面；以及覆盖该第三顶部来形成该非挥发性记忆体装置。前述的非挥发性记忆体装置的制造方法，其中所述的形成该晶体管工件的步骤包括下列步骤提供一基板，其中该基板包括一基板部分；在该基板上方形成一第一介电层，其中该第一介电层包括一第一介电部分；在该第一介电层上方形成一第二导电层，其中该第二导电层包括一导电部分和该第一导电层；在该第二导电层上形成一第二介电层，其中该第二介电层包括一第二介电部分和一第三介电部分；藉由将该第二介电部分、该导电部分、该第一介电部分和该基板部分移除，形成一沟槽结构，以留下该第二介电层的该第三介电部分和该第二导电层的该第一导电层；以及用一介电结构填满该沟槽结构来形成该晶体
管工件。本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种非挥发性记忆体装置，该非挥发性记忆体装置包括一晶体管结构和一第一导电层。该导电层设置在该晶体管结构中并具有一顶表面，其中该顶表面具有是有限的一最小拟合曲率半径。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的非挥发性记忆体装置，其中所述的晶体管结构包括一基板，具有一顶部；一穿隧层，设置在该基板的该顶部上，其中该第一导电层设置在该穿隧层上并具有一底部；一沟槽隔离层，耦合于该基板的该顶部、该穿隧层和该第一导电层的该底部；一介电层，设置在该第一导电层和该沟槽隔离层上；以及一第二导电层，设置在该介电层上，其中该基 板的该顶部、该穿隧层和该导电层的该底部是成为对齐的；该第一导电层是一多晶硅浮动栅极层，该第二导电层是一控制栅极层，且更具有一第一表面和在该第一表面中的一拟合曲率半径分布，其中该第一表面包括该顶表面和I禹合于该顶表面的一侧表面；该拟合曲率半径分布在该顶表面中具有该最小拟合曲率半径；以及该顶表面平滑地延伸到该侧表面。本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种非挥发性记忆体装置，该非挥发性记忆体装置包括一第一导电层、一第二导电层和一介电层。该介电层设置在该第一导电层和该第二导电层之间，且具有一内穹形表面。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的非挥发性记忆体装置，还包括一基板，具有一顶部；一穿隧层，设置在该基板的该顶部上，其中该第二导电层设置在该穿隧层上并具有一底部；以及一沟槽隔离层，耦合于该基板的该顶部、该穿隧层和该导电层的该底部，其中该第一导电层设置在该介电层上，且该介电层设置在该第二导电层和该沟槽隔离层上；该介电层更具有一外穹形表面、一内侧表面和一外侧表面；该内穹形表面具有一第一底部和形成一内圆形尖端的一第一顶部；该外穹形表面具有一第二底部和形成一外圆形尖端的一第二顶部；该第一底部平滑地延伸到该内侧表面和该第一顶部；以及该第二底部平滑地延伸到该外侧表面和该第二顶部。本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明非挥发性记忆体装置及其制造方法至少具有下列优点及有益效果利用本发明的制造方法形成一第一导电结构，其中该第一导电结构具有一第一顶部；以及，将该第一顶部转换为一第二顶部，该第二顶部具有一穹形表面。上述穹形表面能够减少漏电流的产生，提高元件的资料保存力。综上所述，本发明是有关于一种非挥发性记忆体装置及其制造方法。该非挥发性记忆体装置的制造方法包括下列步骤形成一导电层，其中该导电层具有一第一顶部；以及，将该第一顶部转换为一第二顶部，该第二顶部具有一穹形表面。该非挥发性记忆体装置包括一晶体管结构；以及一第一导电层，设置在该晶体管结构中并具有一顶表面，其中该顶表面具有是有限的一最小拟合曲率半径。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图I是本发明一实施例所提供一非挥发性记忆体装置的制造方法的流程图。图2A、图2B、图2C、图2D、图2E和图2F是本发明一实施例所提供该非挥发性记忆体装置的制造方法的示意图。图2G是本发明一实施例所提供用于在图2F中配置的一可替代配置的示意图。图3是本发明一实施例所提供一非挥发性记忆体装置的示意图。
图4是本发明一实施例所提供另一非挥发性记忆体装置的示意图。41,81 :基板411、51 :基板部分42、44、48、66、88 :介电层43、49:导电层431、53:导电部分44S、52S、53S、54S、56S、66S、76S :顶表面45 :沟槽结构45S、9S :表面46:介电结构46A :衬垫氧化物层46B :填料氧化物46Q、421、52、441、54、56Q、66Q、76 :介电部分47 :氧化层50:晶体管工件501 :介电模块51D、511D、52D、53D、83D、83P :侧表面531、631、731、831、8322、8822、8842、9322 :顶部53E :顶边缘部分56 :平坦化结构60 :工件63、83:导电层632 :子部分633 :暴露的边缘修剪表面80:晶体管结构82:穿隧层83:导电层832 :穹形表面8321、835、8821、8841、9321 :底部
86 :沟槽隔离层882 :外穹形表面882D :外侧表面884:内穹形表面884D:内侧表面89:控制栅极层91、91A、91B、93、94 :非挥发性记忆体装置932 :顶表面 DSUDS2:特定距离H83 :高度L83 :长度MR :遮罩区域NR :非遮罩区域Rl :拟合曲率半径分布RM:最小拟合曲率半径TH1、TH2 :所移除厚度TH53、TH54、TH88 :厚度W83:宽度
具体实施例方式为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的非挥发性记忆体装置及其制造方法其具体实施方式
、结构、方法、步骤、特征及其功效，详细说明如后。有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式
的说明，应当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。请参阅图I所示，其为本发明一实施例所提供一非挥发性记忆体装置的制造方法300的流程图，其中用于详细解说制造方法300的图形显示在图2A、图2B、图2C、图2D、图2E和图2F中。用于图I中流程的下列叙述涉及制造多个非挥发性记忆体单元中的一个。在步骤302中，提供一基板41，基板41包括一基板部分411和一基板部分51。例如，基板41是一半导体基板，比如一娃基板。在步骤304中，在基板41上形成一介电层42,介电层42包括一介电部分421和一介电部分52。例如，介电层42是一氧化物层，比如一氧化硅(SiO2)层。在步骤306中，在介电层42上形成一导电层43，导电层43包括一导电部分431和一导电部分53。例如，导电层43是一多晶娃层。在步骤308中，在导电层43上形成一介电层44,介电层44包括一介电部分441和一介电部分54。例如,介电层44是一硬遮罩层。介电层44可以是一氮化娃(Si3N4)层。在步骤310中，图案化介电层44,应用自对齐浅沟槽隔离(self-aligned shallowtrench isolation, SA-STI)过程来形成一沟槽结构45。所述沟槽结构45通过介电层44、导电层43和介电层42而向下延伸入基板41。例如，介电层44配置在其上具有一遮罩区域和一非遮罩区域。该自对齐浅沟槽隔离过程在该非遮罩部分中形成沟槽结构45。沟槽结构45用于将多个记忆体单元区域分开。通过步骤310，藉由将介电部分441、导电部分431、介电部分421和基板411部分移除,形成沟槽结构45,以留下介电部分54、导电部分53、介电部分52和基板部分51。介电部分54和导电部分53 (是一导电层)可分别作为一遮罩层和一浮动栅极层。介电部分52和基板部分51可分别形成该非挥发性记忆体装置的一穿隧层和一基板。在步骤312中，形成一介电结构46来填满沟槽结构45。例如，介电结构46是一填料介电物并包括一可选择的衬垫氧化物层46A和一填料氧化物46B。例如，该填料氧化物可以是藉由采用一高密度等离子体(high density plasma, HDP)沉积或者一玻璃悬涂(spinon glass, S0G)技术而形成的。在步骤314 中，化学机械研磨(chemical-mechanical polishing, CMP)过程或者 回蚀过程被应用来平坦化介电结构46，其中介电结构46被处理直到暴露介电部分54为止。利用步骤314，介电结构46具有被留下的一平坦化结构56。结果，介电部分54的顶表面可以与平坦化结构56的顶表面对齐。例如，平坦化结构56被填补在沟槽结构45中，并耦合于介电部分54、导电部分53(是一导电层)和介电部分52。在步骤316中，用大于介电部分54的厚度的一所移除厚度，回蚀或者藉由CMP处理平坦化结构56来将平坦化结构56的一部分移除，以使平坦化结构56具有被留下的一介电层66。例如，步骤316是藉由一稀释氢氟酸(dilute HF)清洁过程和一干蚀刻过程的其中之一而执行的。例如，介电层66具有一顶表面，介电层66的该顶表面以一特定距离低于导电部分53的一顶表面。在步骤318中，将介电部分54移除，且能够同时将导电部分53的一顶边缘部分53E移除来使导电部分53具有被留下的一导电层63 (是一导电部分)。导电层63具有一顶部631，其中导电层63的顶部631可以具有一子部分632，且子部分632具有一暴露的边缘修剪表面633。例如，导电部分53的顶边缘部分53E被移除来形成暴露的边缘修剪表面633，且步骤318是藉由使用一热磷酸(hot H3PO4)清洁过程而执行的。在步骤320中，藉由应用一低温氧化过程到暴露的边缘修剪表面633，将子部分632转变为一氧化层47来将顶部631转换为一顶部731，其中氧化层47覆盖顶部731。例如，该低温氧化过程包括从一低温等离子体氧化过程、一自由基氧化过程和一臭氧清洁过程中所选的一个。在步骤322中，将氧化层47移除，且用与导电部分53的厚度相关的一所移除厚度，将介电层66的一部分移除，以将顶部731转换为一顶部831并使介电层66和导电层63分别具有被留下的一导电层83和一介电部分76，其中导电层83具有顶部831，且顶部831是暴露的并具有一穹形表面(domed surface)832ο例如，步骤322是藉由使用一稀释氢氟酸(dilute HF)清洁过程而执行的。例如，介电部分76具有一顶表面,介电部分76的该顶表面以一特定距离高于介电部分52的一顶表面。在步骤324中，在介电部分76和导电层83的顶部831上形成一介电层48。例如，介电层48是沉积在介电部分76和导电层83的顶部831上的一氧化物氮化物氧化物(0N0)层。在步骤326中，在介电层48上形成一导电层49来形成该非挥发性记忆体装置。例如，导电层49是ー多晶硅层，且介电层48是ー多晶硅间介电层。例如，介电层48是该非挥发性记忆体装置的ー控制栅极层。请參阅图2A、图2B、图2C、图2D、图2E和图2F琐事，其为本发明一实施例所提供非挥发性记忆体装置91的制造方法300的示意图。在图2A-图2F中，非挥发性记忆体装置91包括两个非挥发性记忆体装置91A和91B，比如两个浮动栅极非挥发性记忆体単元。为了下列的叙述便于理解，虽然讨论将涉及每ー个非挥发性记忆体装置，但将參考非挥发性记忆体装置91A和91B的其中之一。例如，非挥发性记忆体装置91A是ー NAND浮动栅极记忆体装置和一 NOR浮动栅极记忆体装置的其中之一。在图2A中，已提供一基板41，基板41包括两基板部分411和51。例如，基板41是一半导体基板，比如ー娃基板。在基板41上已形成一介电层42,介电层42包括两介电 部分421和52。例如,介电层42是ー氧化物层，比如一氧化娃(SiO2)层。在介电层42上已形成一导电层43,导电层43包括两导电部分431和53。例如，导电层43是ー多晶娃层。在导电层43上已形成一介电层44，介电层44包括两介电部分441和54。例如，介电层44是ー硬遮罩层。介电层44可以是ー氮化娃(Si3N4)层。在图2B中，藉由将介电部分441、导电部分431、介电部分421和基板部分411移除，沟槽结构45已被形成，以留下介电部分54、导电部分53、介电部分52和基板部分51。沟槽结构45从介电层44的顶表面44S通过介电层44、导电层43和介电层42而向下延伸入基板41。例如，应用自对齐浅沟槽隔离(self-aligned shallow trench isolation,SA-STI)过程以形成沟槽结构45。例如，介电部分54和导电部分53(是ー导电层)可分别作为ー遮罩层和一浮动栅极层。介电部分52和基板部分51可分别形成非挥发性记忆体装置91A的一穿隧层和一基板。介电层44配置在其上具有ー遮罩区域MR和一非遮罩区域NR。该自对齐浅沟槽隔离过程在非遮罩部分NR形成沟槽结构45。沟槽结构45用于将多个非挥发性记忆体单元区域分开。例如，基板部分51的顶部511、介电部分52和导电部分53是成为对齐的。在图2B中，已形成一介电结构46来填满沟槽结构45，且形成一晶体管エ件50，介电结构46作为ー填料介电物。在一具体实施例中，介电结构46是ー氧化物结构，且包括一衬垫氧化物层46A和一填料氧化物46B ;衬垫氧化物层46A是藉由一现场蒸汽生长(in-situ steam growth, ISSG)或者一热处理过程(thermal process)而沉积在沟槽结构45的表面45S上，然后填料氧化物46B是在衬垫氧化物层46A上形成的来填满沟槽结构45。例如，填料氧化物46B可以是藉由采用一高密度等离子体(high density plasma, HDP)沉积或者一玻璃悬涂(spin on glass, S0G)技术而形成的。例如，介电结构46包括一介电部分46Q、一介电部分56Q和一介电层66。例如，晶体管エ件50可包括基板部分51、介电部分52和一介电模块501,其中介电部分52设置在基板部分51上，导电部分53设置在晶体管エ件50中，且介电模块501耦合于基板部分51、介电部分52和导电部分53。介电模块501包括介电部分54和介电结构46,其中介电部分54是设置在导电部分53(是ー导电层)上和在介电结构46下面,且介电结构46稱合于介电部分54、导电部分53和介电部分52。导电部分53包括一顶边缘部分53E和一导电层63 (是ー导电部分),且是设置在介电部分52上和介电模块501下面。例如，介电部分54、导电部分53和介电部分52由介电结构46所围绕。在图2C中，化学机械研磨(CMP)过程或者回蚀过程已被应用来平坦化介电结构46,且由介电部分54的顶表面54S所停止。因此，介电结构46的介电部分46Q(显不在图2B中)可以予以移除来暴露介电部分54，并使介电结构46具有被留下的一平坦化结构56，其中导电部分53具有ー顶表面53S和一厚度TH53。平坦化结构56包括介电部分56Q和介电层66，介电部分56Q具有一所移除厚度THl，且介电部分54的顶表面可以与平坦化结构56的顶表面对齐。在图2D中，用大于介电部分54的厚度TH54的所移除厚度THl，已回蚀或者藉由CMP处理平坦化结构56来将平坦化结构56的介电部分56Q移除，并使平坦化结构56具有被留下的介电层66。例如，平坦化结构56的部分56Q已是藉由一稀释氢氟酸(dilute HF)清洁过程和一干蚀刻过程的其中之一而移除的。例如，介电层66具有ー顶表面66S,顶表面66S以一特定距离DSl低于导电部分53的顶表面53S。介电层66包括两介电部分66Q和76，其中介电部分66Q具有一所移除厚度TH2。
在图2D中，已将介电部分54移除，且能够同时将导电部分53的顶边缘部分53E (显示在图2B中)移除来使导电部分53的导电层63 (是ー导电部分)留下并形成ーエ件60。导电层63包括一顶部631,其中导电层63的顶部631可以具有一子部分632,且子部分632具有一暴露的边缘修剪表面633。例如，顶边缘部分53E被移除来形成暴露的边缘修剪表面633，且热磷酸(hot H3P04)清洁过程是使用来移除介电部分54和顶边缘部分53E。例如,エ件60可以包括基板部分51、介电部分52、导电层63和介电层66。介电层66包括两介电部分66Q和76,设置在基板部分51上,且稱合于介电部分52和导电层63。例如，介电部分52和导电层63由介电层66所围绕。在图2E中，藉由应用一低温氧化过程到暴露的边缘修剪表面633，将子部分632转变为ー氧化层47来将顶部631转换为ー顶部731，其中氧化层47覆盖顶部731。例如，该低温氧化过程包括从ー低温等离子体氧化过程、ー自由基氧化过程和一臭氧清洁过程中所选的ー个。例如，在该低温等离子体氧化过程期间，导电层63的温度是在600°C和700°C之间的范围内；在该自由基氧化过程期间，导电层63的温度是在600°C和700°C之间的范围内；在该臭氧清洁过程期间，导电层63的温度是在400°C和500°C之间的范围内。例如，该低温氧化过程包括一等向氧化过程，导电层63的顶部631在暴露的边缘修剪表面633上损坏，且在暴露的边缘修剪表面633上的该损坏在该低温等离子体氧化过程期间被修理。在图2F中，已将氧化层47移除，且用与导电部分53的厚度TH53 (显示在图2C中)相关的一所移除厚度TH2，将介电层66的介电部分66Q (显示在图2E中)移除，以将顶部731转换为ー顶部831并使导电层63和介电层66分别具有被留下的一导电层83和一介电部分76，其中导电83具有顶部831，且顶部831是暴露的并具有ー穹形表面832。例如，一稀释氢氟酸(dilute HF)清洁过程是使用来移除氧化层47和介电层66的介电部分66Q。例如，介电部分76具有ー顶表面76S,顶表面76S以ー特定距离DS2高于介电部分52的一顶表面52S，且介电部分76形成非挥发性记忆体装置91A的一沟槽隔离层。例如，导电层63的顶部631具有一第一前视盖轮廓(front-view cap profile),导电层83的顶部831具有一第二前视盖轮廓，该第一前视盖轮廓和该第二前视盖轮廓分别具有一第一最小拟合曲率半径(minimum fitted curvature radius)和一第二最小拟合曲率半径，且该第一最小拟合曲率半径小于该第二最小拟合曲率半径。例如，穹形表面832具有一底部8321和耦合于底部8321的ー顶部8322，且顶部8322形成一圓形尖端(或者一圓顶)。导电层83更具有一侧表面83D，且底部8321平滑地延伸到侧表面83D和顶部8322。例如，导电层83具有长度L83、宽度W83 (在垂直于纸面的方向)和高度H83，其中高度H83是大于长度L83，以及/或者高度H83是大于宽度W83，或者高度H83是大于导电层83的侧向览度。在图2F中，在介电部分76和导电层83的顶部831上已形成一介电层48。例如，介电层48是沉积在介电部分76和顶部831上的ー氧化物氮化物氧化物(ONO)层。在图2F中，在介电层48上已形成一导电层49来形成非挥发性记忆体装置91A。例如，导电层49是ー多晶娃层,且介电层48是ー多晶娃间介电层。例如，导电层83和导电层49分别形成非挥发性记忆体装置91A的一浮动栅极层和ー控制栅极层。 请參阅图2G所示，其为本发明一实施例所提供用于在图2F中配置的一可替代配置的示意图。在图2F)和图2G中具有相同符号的元件具有相似的功能。如图2G所示，导电层83的顶部831具有ー顶表面932，其中顶表面932具有是有限的一最小拟合曲率半径(minimum fitted curvature radius)RM0例如，导电层83更具有一表面9S和在表面9S中的ー拟合曲率半径分布Rl，其中表面9S包括顶表面932和稱合于顶表面932的ー侧表面83D。拟合曲率半径分布Rl在顶表面932中具有最小拟合曲率半径RM。例如，顶表面932和侧表面83D具有一倒置的U形横断面。例如,顶表面932是ー穹形表面并平滑地延伸到侧表面83D。顶表面932是由ー方法所制造，该方法相同于制造顶表面832的方法。例如，顶表面932具有一底部9321和耦合于底部9321的ー顶部9322，且顶部9322可以形成一圓形尖端(或者ー圆顶)。底部9321平滑地延伸到侧表面83D和顶部9322。例如，当持续缩小NAND记忆体单元的大小时，由于在浮动栅极层的顶边缘上的较小曲率半径、较薄的多晶娃间介电层和较小的稱合率，在规划(programming)操作期间通过多晶硅间介电层，较高的电场在该浮动栅极层的该顶边缘上被感应出来。为了克服此问题，具有圆形尖端的浮动栅极层(比如导电层83)被提供以用于NAND快闪记忆体単元，其中该圆形尖端具有大的曲率半径。例如，提供较低热预算过程的低温氧化过程调变该圆形尖端，且对于自对齐浅沟槽隔离的单元掺杂轮廓没有影响。在一实施例中，根据图2A-图2G而提供ー种非挥发性记忆体装置91A的制造方法，该制造方法包括下列步骤形成ー导电层63，其中导电层63具有ー顶部631 ;以及，将顶部631转换为ー顶部831，顶部831具有ー穹形表面832。例如，该制造方法更包括形成一エ件60的步骤,其中エ件60可以包括基板部分51、介电部分52、导电层63和介电层66。介电部分52设置在基板部分51上,导电层63设置在介电部分52上,且介电层66设置在基板部分51上并稱合于介电部分52和导电层63。在一实施例中，根据图2A)-图2G而提供ー种非挥发性记忆体装置91A的制造方法，该制造方法包括下列步骤形成一晶体管エ件50和设置在晶体管エ件50中的一导电层(比如导电部分53);以及，形成该导电层的ー顶表面932，其中顶表面932具有是有限的一最小拟合曲率半径RM。例如，顶表面932更具有在其中的ー拟合曲率半径分布Rl和ー顶部9322，且是由转换晶体管エ件50和导电层(比如导电部分53)所形成，其中拟合曲率半径分布Rl在顶部9322中具有最小拟合曲率半径RM。例如，顶表面932是由移除晶体管エ件50的一部分和该导电层的一部分所形成，其中晶体管エ件50的该部分包括介电部分46Q、54、56Q和66Q,该导电层的该部分包括顶边缘部分53E和子部分632。例如，顶表面932可以是穹形表面832。请參阅图3所示，其为本发明一实施例所提供一非挥发性记忆体装置93的示意图。如图所示，非挥发性记忆体装置93包括一晶体管结构80和一导电层83。导电层83设置在晶体管结构80中并具有ー穹形表面832。例如，晶体管结构80包括一基板81、ー穿隧层82、ー沟槽隔离层86、ー控制栅极层89和一介电层88。例如，导电层83作为ー浮动栅极层。基板81包括ー顶部811。穿隧层82设置在基板81的顶部811上，其中导电层83设置在穿隧层82上并具有一底部835。沟槽隔离层86耦合于基板81的顶部811、穿隧层82和导电层83的底部835。介电层88设置在导电层83和沟槽隔离层86上。控制栅极层89设置在介电层88上。例如，顶部811、穿隧层82和底部835由沟槽隔离层86所围绕，且沟槽隔离层86设置在基板81上。例如，基板81的顶部811、穿隧层82和导电层83的底部835是成为对齐的。导电层83可以是ー多晶娃浮动栅极层。例如，穹形表面832具有一底部8321和稱合于底部8321的ー顶部8322，且顶部8322形成一圓形尖端或者一圆顶。导电层83更具有一侧表面83D，且底部8321平滑地延伸到侧表面83D和顶部8322。例如，导电层83具有长度L83、宽度W83 (在垂直于纸面的方向)和高度H83，其中高度H83是大于长度L83，以及/或者高度H83是大于宽度W83，或者高度H83是大于导电层83的侧向宽度。例如，穹形表面832耦合于侧表面83D，且穹形表面832和侧表面83D具有一倒置的U形横断面。在一实施例中，非挥发性记忆体装置93包括ー控制栅极层89、ー导电层83和一介电层88。介电层88设置在控制栅极层89和导电层83之间，且具有一内穹形表面884，其中内穹形表面884与穹形表面832相一致。例如,介电层88更具有一外穹形表面882、一内侧表面884D和一外侧表面882D,其中内侧表面884D与侧表面83D相一致。例如，介电层88具有一厚度TH88，且外穹形表面882是藉由厚度TH88从内穹形表面884所偏离出的。例如，内穹形表面884具有一底部8841和耦合于底部8841的ー顶部8842，且外穹形表面882具有一底部8821和耦合于底部8821的ー顶部8822。顶部8842形成一内圆形尖端，且顶部8822形成一外圆形尖端。底部8841平滑地延伸到内侧表面884D和顶部8842，且底部8821平滑地延伸到外侧表面882D和顶部8822。例如，外穹形表面882耦合于外侧表面882D，且外穹形表面882和外侧表面882D具有一倒置的U形横断面。
请參阅图4所示，其为本发明一实施例所提供另ー非挥发性记忆体装置94的示意图。在图3和图4中具有相同符号的元件具有相似的功能。如图4所示，非挥发性记忆体装置94包括一晶体管结构80和一导电层83。导电层83设置在晶体管结构80中并具有一顶表面932，其中顶表面932具有是有限的一最小拟合曲率半径RM。例如，晶体管结构80包括一基板81、一穿隧层82、ー沟槽隔离层86、ー控制栅极层89和一介电层88。
例如，导电层83更具有一表面9S和在表面9S中的ー拟合曲率半径分布R1，其中表面9S包括顶表面932和耦合于顶表面932的ー侧表面83D。拟合曲率半径分布Rl在顶表面932中具有最小拟合曲率半径RM。例如，顶表面932和侧表面83D具有一倒置的U形横断面。例如，顶表面932是ー穹形表面并平滑地延伸到侧表面83D。例如，顶表面932具有一底部9321和耦合于底部9321的ー顶部9322，且顶部9322可以形成一圓形尖端(或者ー圆顶)。底部9321平滑地延伸到侧表面83D和顶部9322。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述掲示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案 的范围内。
权利要求
1.一种非挥发性记忆体装置的制造方法，其特征在于其包括以下步骤 形成一第一导电结构，其中该第一导电结构具有一第一顶部；以及 将该第一顶部转换为一第二顶部，该第二顶部具有一穹形表面。
2.根据权利要求I所述的非挥发性记忆体装置的制造方法，其特征在于其还包括下列步骤 形成一工件，其中该工件包括该第一导电结构和耦合于该第一导电结构的一第一介电结构，该第一顶部具有一子部分，该子部分具有一暴露的边缘修剪表面，且所述形成该工件的步骤包括下列步骤 提供一基板； 在该基板上方形成一第一介电层； 在该第一介电层上方形成一第一导电层； 在该第一导电层上形成一第二介电层； 图型化并移除该第二介电层、该第一导电层、该第一介电层和该基板的部分，形成一残留第二介电层、一残留第一导电层、一残留第一介电层以及一沟槽结构，其中该残留第一导电层形成该第一导电结构，且该第一导电结构具有一上表面； 用一介电结构填满该沟槽结构； 平坦化并移除部分该介电结构以形成一第一介电结构，其中该第一介电结构具有一上表面且该第一介电结构的上表面低于该第一导电结构的上表面； 移除该残留第二介电层已暴露该第一导电结构以形成该工件，其中该顶边缘部分被移除来形成该暴露的边缘修剪表面； 藉由对该暴露的边缘修剪表面应用一低温氧化过程，将该子部分转变为一第一氧化层，以将该第一顶部转换为一第三顶部，其中该第一氧化层覆盖该第三顶部； 移除该第一氧化层，将该第三顶部转换为该第二顶部；以及 覆盖该第二顶部来形成该非挥发性记忆体装置。
3.根据权利要求2所述的非挥发性记忆体装置的制造方法，其特征在于其中 所述移除该介电结构的步骤是藉由一稀释氢氟酸清洁过程和一干蚀刻过程的其中之一而执行的； 所述移除该残留第二介电层的步骤是藉由使用一热磷酸清洁过程而执行的； 该第一顶部具有一第一前视盖轮廓，该第二顶部具有一第二前视盖轮廓，该第一前视盖轮廓和该第二前视盖轮廓分别具有一第一最小拟合曲率半径和一第二最小拟合曲率半径，且该第一最小拟合曲率半径小于该第二最小拟合曲率半径； 该低温氧化过程包括从一低温等离子体氧化过程、一自由基氧化过程和一臭氧清洁过程中所选的一个；以及 该低温氧化过程包括一等向氧化过程，该第一顶部在该暴露的边缘修剪表面损坏，且所述将该子部分转变的步骤包括一修理该损坏的步骤。
4.一种非挥发性记忆体装置的制造方法，其特征在于其包括以下步骤 形成一晶体管工件和设置在该晶体管工件中的一第一导电层；以及 形成该第一导电层的一顶表面，其中该顶表面具有是有限的一最小拟合曲率半径。
5.根据权利要求4所述的非挥发性记忆体装置的制造方法，其特征在于其中该晶体管工件包括一介电模块，该第一导电层设置在该介电模块下面； 该介电模块包括一第一介电部分和一介电结构，其中该第一介电部分具有一第一厚度，并设置在该第一导电层上和在该介电结构下面，且该介电结构稱合于该第一导电层；该介电结构包括一第二介电部分、一第三介电部分和一介电层； 该第一导电层具有一第二厚度、一顶边缘部分和一导电部分； 该制造方法还包括下列步骤 藉由一化学机械研磨过程和一回蚀过程的其中之一，将该介电结构平坦化来移除该第二介电部分； 用大于该第一厚度的一所移除厚度将该第三介电部分移除，以留下该介电结构的该介电层，其中该介电层包括一第四介电部分； 将该第一介电部分和该顶边缘部分移除来留下该第一导电层的该导电部分，其中该导电部分包括一第一顶部，该第一顶部具有一子部分，该子部分具有一暴露的边缘修剪表面，且该顶边缘部分被移除来形成该暴露的边缘修剪表面； 藉由对该暴露的边缘修剪表面应用一低温氧化过程，将该子部分转变为一第一氧化层，以将该第一顶部转换为一第二顶部，其中该第一氧化层覆盖该第二顶部； 藉由移除该第一氧化层和该第四介电部分，将该第二顶部转换为一第三顶部，其中该第三顶部具有该顶表面；以及 覆盖该第三顶部来形成该非挥发性记忆体装置。
6.根据权利要求4所述的非挥发性记忆体装置的制造方法，其特征在于其中所述形成该晶体管工件的步骤包括下列步骤 提供一基板，其中该基板包括一基板部分； 在该基板上方形成一第一介电层，其中该第一介电层包括一第一介电部分； 在该第一介电层上方形成一第二导电层，其中该第二导电层包括一导电部分和该第一导电层； 在该第二导电层上形成一第二介电层，其中该第二介电层包括一第二介电部分和一第三介电部分； 藉由将该第二介电部分、该导电部分、该第一介电部分和该基板部分移除，形成一沟槽结构，以留下该第二介电层的该第三介电部分和该第二导电层的该第一导电层；以及用一介电结构填满该沟槽结构来形成该晶体管工件。
7.一种非挥发性记忆体装置，其特征在于其包括 一晶体管结构；以及 一第一导电层，设置在该晶体管结构中并具有一顶表面，其中该顶表面具有是有限的一最小拟合曲率半径。
8.根据权利要求7所述的非挥发性记忆体装置，其特征在于其中所述的晶体管结构包括 一基板，具有一顶部； 一穿隧层，设置在该基板的该顶部上，其中该第一导电层设置在该穿隧层上并具有一底部； 一沟槽隔离层，耦合于该基板的该顶部、该穿隧层和该第一导电层的该底部；一介电层，设置在该第一导电层和该沟槽隔离层上；以及 一第二导电层，设置在该介电层上，其中 该基板的该顶部、该穿隧层和该导电层的该底部是成为对齐的； 该第一导电层是一多晶硅浮动栅极层，该第二导电层是一控制栅极层，且更具有一第一表面和在该第一表面中的一拟合曲率半径分布，其中该第一表面包括该顶表面和稱合于该顶表面的一侧表面； 该拟合曲率半径分布在该顶表面中具有该最小拟合曲率半径；以及 该顶表面平滑地延伸到该侧表面。
9.一种非挥发性记忆体装置，其特征在于其包括 一第一导电层； 一第二导电层；以及 一介电层，设置在该第一导电层和该第二导电层之间，且具有一内穹形表面。
10.根据权利要求9所述的非挥发性记忆体装置，其特征在于其还包括 一基板，具有一顶部； 一穿隧层，设置在该基板的该顶部上，其中该第二导电层设置在该穿隧层上并具有一底部；以及 一沟槽隔离层，耦合于该基板的该顶部、该穿隧层和该导电层的该底部，其中 该第一导电层设置在该介电层上，且该介电层设置在该第二导电层和该沟槽隔离层上; 该介电层更具有一外穹形表面、一内侧表面和一外侧表面； 该内穹形表面具有一第一底部和形成一内圆形尖端的一第一顶部； 该外穹形表面具有一第二底部和形成一外圆形尖端的一第二顶部； 该第一底部平滑地延伸到该内侧表面和该第一顶部；以及 该第二底部平滑地延伸到该外侧表面和该第二顶部。
全文摘要
本发明是有关于一种非挥发性记忆体装置及其制造方法。该非挥发性记忆体装置的制造方法包括下列步骤形成一导电层，其中该导电层具有一第一顶部；以及，将该第一顶部转换为一第二顶部，该第二顶部具有一穹形表面。该非挥发性记忆体装置包括一晶体管结构；以及一第一导电层，设置在该晶体管结构中并具有一顶表面，其中该顶表面具有是有限的一最小拟合曲率半径。
文档编号H01L29/788GK102867785SQ20111019465
公开日2013年1月9日 申请日期2011年7月8日 优先权日2011年7月8日
发明者卢棨彬 申请人:旺宏电子股份有限公司