专利名称：半导体封装以及使用其的移动设备的制作方法
技术领域：
在此描述的实施方式总体涉及半导体封装以及使用其的移动设备。
背景技术：
对于以便携电话机为代表的便携通信设备中使用的半导体装置，为了防止对通信特性的不良影响，要求抑制向外部泄漏无用电磁波。因此，应用具有屏蔽功能的半导体封装。作为具有屏蔽功能的半导体封装，已知具有沿着封装半导体芯片的封装树脂层的外面设置有屏蔽层的结构，所述半导体芯片搭载于插入式基板上。已知一种半导体封装，其为了抑制无用电磁波从插入式基板的侧面泄漏，使用了在外周侧配置有连接于接地布线的通孔的插入式基板。在这样的半导体封装中，要求提高屏蔽层与插入式基板的接地布线的电以及机械的连接可靠性。进而，要求不使半导体封装大型化地抑制无用电磁波从插入式基板的侧面泄漏。
发明内容
根据一个实施方式，提供一种半导体封装，其具有插入式基板；设置于插入式基板的第一面的外部连接端子；搭载于插入式基板的第二面上的半导体芯片；以封装半导体芯片的方式形成于插入式基板的第二面上的封装树脂层；以及以覆盖封装树脂层以及插入式基板的侧面的至少一部分的方式设置的导电性屏蔽层。插入式基板具备形成于绝缘基材的第一面的第一布线层；形成于绝缘基材的第二面的第二布线层；和贯通绝缘基材的多个通孔。多个通孔的一部分，具有在插入式基板的侧面露出并在插入式基板的厚度方向被切断的切断面。通孔的切断面与导电性屏蔽层电连接。根据本实施例，通过屏蔽效果能够有效地抑制电磁波从插入式基板泄漏。此外，通过将本实施例的半导体封装应用于例如便携电话机，能够抑制通信时的噪音。
图1是表示实施方式的半导体封装的结构的侧视图。图2是图1所示的半导体封装的剖视图。图3是表示图1所示的半导体封装的导电性屏蔽层形成前的状态的侧视图。图4是表示图1所示的半导体封装所使用的插入式基板的一例的俯视图。图5是图4所示的插入式基板的剖视图。图6是表示图1所示的半导体封装所使用的插入式基板的其他例的俯视图。图7是表示实施方式的半导体封装的其他结构的侧视图。
图8是图7所示的半导体封装的剖视图。图9是表示通孔的切断面的最大间隔与半导体封装的磁场屏蔽效果的关系的图。图10是表示导电性屏蔽层与通孔的切断面的接触电阻和半导体封装的磁场屏蔽效果的关系的图。图IlA 图IlC是表示图7所示的半导体封装的制造工序的图。图12A 图12E是表示图1所示的半导体封装的制造工序的图。图13是图1所示的半导体封装的从上面所见的图。图14是放大地表示图13所示的半导体封装的封装树脂层以及导电性屏蔽层的一部分的剖视图。图15是表示导电性屏蔽层的标识标记的形成部分的薄层电阻率与半导体封装的磁场屏蔽效果的关系的图。图16是表示实施方式的便携电话机的结构的立体图。
具体实施例方式参照附图对第一实施方式的半导体封装进行说明。图1是表示第一实施方式的半导体封装的侧视图，图2是图1所示的半导体封装的剖视图，图3是表示图1所示的半导体封装的导电性屏蔽层形成前的状态的侧视图，图4是表示图1所示的半导体封装所使用的插入式基板的一例的俯视图，图5是图4所示的插入式基板的剖视图。这些图中所示的半导体封装1是在!7BGA(Fine pitch Ball Grid Array，微间距球栅阵列)6上形成有导电性屏蔽层7的带屏蔽功能的半导体封装，该FBGA6具备插入式基板2、在插入式基板2的第一面作为外部连接端子而设置的焊球3、搭载于插入式基板2的第二面上的半导体芯片4以及封装半导体芯片4的封装树脂层5。插入式基板2具有绝缘基板21作为绝缘基材。在绝缘基板21的第一面(下面) 设置有第一布线层22，在第二面(上面)设置有第二布线层23。布线层22、23不限于单层结构的导体层，也可以分别包括2层以上的导体层。插入式基板2具有以将第一布线层22 与第二布线层23电连接的方式贯通绝缘基板21而形成的通孔24。布线层22、23和/或通孔M，包含铜箔和/或含有银或铜的导电性膏，根据需要对表面实施镀镍和/或镀金。插入式基板2的通孔24，如图5所示，具有形成于贯通绝缘基板21的贯通孔的内面的导体层25 ；填充于导体层25的内侧的中空部的孔填埋材料沈；和将导体层25与布线层22、23电连接的连接盘(land)27、27。孔填埋材料沈包括例如绝缘性树脂和/或导电性树脂。孔填埋材料26优选，由与导电性屏蔽层7的紧密附着性优异的材料形成。在孔填埋材料沈由导电材料形成的情况下，由于与导电性屏蔽层7的接触面积增大，所以可预见通孔M与导电性屏蔽层7的接触电阻值的降低。通孔M也可以通过镀覆等在贯通孔内填充有金属材料(铜等)。在插入式基板2的第一面(设置有第一布线层22的面)设置有焊球3。焊球3与第一布线层22电连接。插入式基板2的第二面(设置有第二布线层23的面)具有芯片搭载区域X。在图4中省略了图示，但在芯片搭载区域X除了芯片搭载部以外，还设置有第二布线层23的信号布线和/或接地布线等。插入式基板2具有形成于第一以及第二面的抗焊层28,290
在插入式基板2的第二面上搭载有半导体芯片4。设置于半导体芯片4的上面的电极焊盘(未图示)，经由金(Au)线等接合线8与插入式基板2的第二布线层23电连接。 进而，在插入式基板2的第二面形成有将半导体芯片4与接合线8等一同封装的封装树脂层5。封装树脂层5与插入式基板2的侧面的至少一部分由导电性屏蔽层7覆盖。导电性屏蔽层7，为了防止从封装树脂层5内的半导体芯片4和/或插入式基板 2的布线层22、23放射的无用电磁波的泄漏，优选由电阻率低的金属层形成，例如应用包含铜、银、镍等的金属层。导电性屏蔽层7的厚度，优选基于其电阻率来设定。例如，优选以使得导电性屏蔽层7的电阻率除以厚度所得的薄层电阻值小于等于0.5 Ω的方式，来设定导电性屏蔽层7的厚度。通过使导电性屏蔽层7的薄层电阻值小于等于0. 5 Ω，能够再现性良好地抑制无用电磁波从封装树脂层5的泄漏。从半导体芯片4等放射的无用电磁波，由于通过覆盖封装树脂层5的导电性屏蔽层7遮断，所以被防止向外部泄漏。无用电磁波有可能也从插入式基板2的侧面泄漏。因此，在该实施方式的半导体封装1中，如图2 图5所示，在插入式基板2的外周部配置有一部分通孔24、即与接地布线22Α、23Α连接的通孔24Α。通孔24Α配置为，具有在插入式基板2的厚度方式切断的切断面C，该切断面C在插入式基板2的侧面露出。第一以及第二布线层22、23具有接地布线22Α、23Α。接地布线22Α、23Α以在插入式基板2的侧面露出的方式配置于外周部。进而，在插入式基板2的外周部，配置有与接地布线22Α、23Α连接的通孔24Α。通孔24Α配置为，具有在插入式基板2的厚度方式切断的切断面C，且使切断面C在插入式基板2的侧面露出。由于导电性屏蔽层7形成为覆盖插入式基板2的侧面的一部分，所以导电性屏蔽层7与接地布线23Α电连接，进而与通孔24Α的切断面C电连接。由于导电性屏蔽层7与通孔24Α经由通孔24Α的切断面C电连接，所以能够提高导电性屏蔽层7与通孔24Α的连接状态。具体而言，能够使导电性屏蔽层7与通孔24Α的接触电阻降低。导电性屏蔽层7与通孔24Α的切断面C的连接状态不限于直接连接的状态 (直流连接)，也可以经由薄的绝缘体高频电连接。通孔M的切断面C优选包含导体层25的切断面和孔填埋材料沈的切断面。图 4以及图5表示以通过通孔24Α的中心的方式进行了切断的状态。由此，由于导电性屏蔽层7与通孔24Α的切断面C的接触面积增大，所以能够使导电性屏蔽层7与通孔24Α的连接状态更进一步提高。但是，通孔24Α的切断面C也可以不一定通过通孔24Α的中心，而只要切断面C包含通孔24Α的一部分即可。在切断通孔24Α时，优选连接盘27的形状如图4所示为矩形。切断后的通孔24Α 的连接盘27的形状，可以考虑图4所示的长方形和图6所示的半圆形。图4所示的长方形的连接盘27是切断例如正方形的连接盘而成的部分。图6所示的半圆形的连接盘271是切断例如圆形的连接盘而成的部分。在如图6所示切断圆形的连接盘的情况下，由于切割线(dicingline)的位置的偏差的影响，连接盘271的剖面露出面积容易偏差。相对于此， 图4所示的长方形的连接盘27，即使在切割线的位置偏差了的情况下也能够使剖面露出面积一定。进而，在切断通孔24A时，优选在插入式基板2的四角不配置通孔24A。配置于四角的通孔24A，由于在切割工序中要被切断2次，所以容易产生铜箔从插入式基板2的分离等。因此，优选在插入式基板2的四角不配置通孔24A。但是，当在切割工序中不可能产生因铜箔的分离等所导致的通孔24A的损伤和/或破坏的情况下，也可以在插入式基板2的四角也配置要被切割的通孔24A。图2 图5所示的通孔24A具有将其厚度方向(通孔M的贯通方向)的一部分在插入式基板2的厚度方向切断而成的切断面C。通孔24A的切断面C具有从插入式基板 2的第二面侧切断通孔24A的厚度方向的一部分而成的形状。通孔24A的插入式基板2的第一面侧的端部及其附近部分由绝缘基板21覆盖。导电性屏蔽层7形成为，覆盖切断通孔 24A的厚度方向的一部分而成的切断面C和通过切断通孔24A的一部分而产生的台阶面。 由此，能够提高由导电性屏蔽层7形成的对FBGA6的被覆性和/或导电性屏蔽层7与通孔 24A的切断面C的连接性。如图7以及图8所示，通孔24A也可以具有将其整个厚度方向(通孔M的贯通方向)在插入式基板2的厚度方向切断而成的切断面C。图7以及图8所示的通孔24A的切断面C具有切断通孔24A的整个厚度方向而成的形状。导电性屏蔽层7形成为，从插入式基板2的第二面侧覆盖通孔24A的切断面C的厚度方向的一部分。切断面C的未由导电性屏蔽层7所覆盖的部分在插入式基板2的侧面露出。导电性屏蔽层7也可以形成为覆盖整个切断面C。在该情况下，导电性屏蔽层7可以与第一布线层22的接地布线22A电连接。图7以及图8所示的半导体封装1，由于切断了整个通孔24A，所以能够抑制半导体封装1的面积的增大。例如在使用在外周部配置有未被切断的通孔的插入式基板的情况下，与未在外周部配置通孔的插入式基板相比，半导体封装的一边的长度增加通孔的连接盘的宽度的2倍以上。相对于此，在使用在外周部配置有在中心切断了的通孔24A的插入式基板2的情况下，半导体封装1的一边的长度的增加量被抑制为通孔M的连接盘的宽度程度。在通孔24A的连接盘的宽度为0. 2mm的情况下，如果配置未切断的通孔，则封装的一边的长度增加0. 4mm以上，相对于此，如果配置切断了的通孔则能够将封装的一边的长度的增加量抑制为0. 2mm左右。具有与导电性屏蔽层7电连接的切断面C的通孔24A，具有抑制电磁波从插入式基板2的侧面泄漏的效果。由于通孔24A贯通插入式基板2，并且在切断面C与导电性屏蔽层 7电连接，所以能够有效地抑制电磁波从插入式基板2的整个侧面泄漏。例如，即使在插入式基板2的外周部配置有连接于接地布线的通孔，在该通孔仅设置于插入式基板2的厚度方向的一部分的情况下，电磁波也从在厚度方向不存在通孔的部分泄漏。相对于此，通过配置贯通插入式基板2的通孔24A，由于通孔24A对于插入式基板2的整个侧面发挥屏蔽效果，所以能够有效地抑制电磁波从插入式基板2的侧面泄漏。为了抑制电磁波从插入式基板2的侧面泄漏，优选使多个通孔24A的切断面C在插入式基板2的每一边的侧面露出。进而，在插入式基板2的侧面露出的通孔24A的切断面C的间隔越窄，电磁波的泄漏抑制效果(磁场屏蔽效果)就变得越高。优选，将通孔24A 的切断面C的最大间隔设定为小于等于4mm。通孔24A的配置间隔并不限定于等间隔。通孔24A的配置间隔也可以不固定。即使在那样的情况下，也优选以使得切断面C的最大间隔小于等于4mm的方式配置通孔24A。图9中示出插入式基板2的侧面的通孔24A的切断面C的最大间隔与磁场屏蔽效果的关系。图9是测定900MHz、2500MHz各个频率下的磁场屏蔽效果的结果。测定样本设定为一边的长度为8. 15mm、高度(包括焊球)为1. 06mm的半导体封装。噪音从外部供给于焊球，并从焊球起在插入式基板的信号布线和通孔中传播而传播到基板并终止于基板。使导电性屏蔽层、露出的通孔、接地布线以及焊球的接地引脚电连接。磁场强度在距封装中央部正上方的封装树脂层Imm的距离(基准面)的位置进行扫描而测定。磁场屏蔽效果根据有屏蔽层时和无屏蔽层时基准面处的磁场强度之差而求得。导电性屏蔽层的厚度，在封装上面设定为50μπκ在侧面设定为70μπι。导电性屏蔽层的电阻率为30μ Qcm左右。在图9中示出这样测定到的磁场屏蔽效果。图9示出了使通孔24Α的切断面C的最大间隔变化了的情况下的磁场屏蔽效果。如图9所示，通孔MA的切断面C的最大间隔的对数与磁场屏蔽效果具有线性的关系。可知，在通孔24Α的切断面C的最大间隔大的情况下，磁场屏蔽效果降低。为了提高磁场屏蔽效果，优选使通孔24Α的切断面C的最大间隔变窄。在便携设备所使用的半导体封装1中，要求使900MHz下的磁场屏蔽效果大于等于34dB。因此，优选将切断面C的最大间隔设定为小于等于4mm。使通孔24A的切断面C的间隔变窄的方式效果高，但是由于通孔 24A的间隔受到结构上的限制，所以使其间隔大于等于0. 2mm。进而，为了提高由导电性屏蔽层7实现的磁场屏蔽效果，优选使导电性屏蔽层7与插入式基板2的接地布线以低电阻接触。具体而言，优选使导电性屏蔽层7与接地布线23A 和/或通孔24A的切断面C的接触电阻降低。图10中示出通过电磁场模拟求出导电性屏蔽层7和通孔24A的切断面C的接触电阻与由导电性屏蔽层7实现的磁场屏蔽效果的关系的结果。对于一边的长度为8. 1mm、高度(包括焊球)为1. 06mm的半导体封装进行了基于电磁场模拟的分析。半导体封装的具体的形状设定为，插入式基板2的高度为0. 1mm、通孔 24A的直径为0. 08mm、通孔24A的连接盘27的宽度为0. 2mm、第一以及第二布线层22、23的厚度为18μπι。设定通孔24Α在贯通孔内填充有铜。如果导电性屏蔽层7与通孔24Α的切断面C的上半部分接触，则通孔24Α的每一个的接触面积为0. 0076mm2。通孔24A以Imm间距等间隔配置，也配置于插入式基板2的四角。通孔24A的个数为33个。噪音从外部供给于焊球，并从焊球起在插入式基板的信号布线和通孔中传播而传播到基板并终止于基板。使导电性屏蔽层、露出的通孔、接地布线以及焊球的接地引脚电连接。磁场强度在距封装中央部正上方的封装树脂层Imm的位置(基准面)计算出。磁场屏蔽效果根据有屏蔽层时和无屏蔽层时基准面处的磁场强度的最大值之差而求得。导电性屏蔽层的厚度，在封装上面和侧面都设定为50 μ m。导电性屏蔽层的电阻率为30μ Qcm左右。 在图10中示出这样实施的电磁场模拟的结果。如图10所示，导电性屏蔽层7与通孔24Α的切断面C的接触电阻越低，磁场屏蔽效果就变得越高。在便携设备所使用的半导体封装1中，要求使900MHz下的磁场屏蔽效果大于等于34dB。因此，优选将导电性屏蔽层7与通孔24A的切断面C的接触面积电阻率设定为小于等于300mQ/mm2。由于每一个通孔24A的接触面积为0. 0076mm2，所以优选将一个通孔24A的切断面C与导电性屏蔽层7的接触界面的电阻值设定为小于等于39 Ω。g卩，导电性屏蔽层7，优选用与通孔24A的切断面C的接触电阻小于等于300m Ω /mm2的导电材料、 或者与一个通孔24A的切断面C的接触界面的电阻值小于等于39 Ω的导电材料来形成。该实施方式的半导体封装1，例如如下述这样制作。首先，如图IlA所示，应用现有的制作工序制作FBGA 6。通过切割将FBGA 6单片化。在将FBGA 6单片化时，以使得通孔 24A的切断面C在插入式基板2的侧面露出的方式进行切割。接着，在使封装树脂层5固化 (cure)之后，如图IlB所示形成导电性屏蔽层7。图IlA以及图IlB示出图7以及图8所示的半导体封装1的制造工序。导电性屏蔽层7，通过用例如转印法、丝网印刷法、喷射涂敷法、喷射分配(jet dispense)法、喷墨法、喷雾法等涂敷导电性膏来形成。导电性膏包含例如银和/或铜和树脂作为主成分，优选电阻率低。此外，也可以应用通过化学镀法和/或电镀法进行铜和/或镍的成膜的方法、通过溅射法进行铜等的成膜的方法来形成导电性屏蔽层7。导电性屏蔽层 7形成为，覆盖封装树脂层5以及插入式基板2的侧面的至少一部分。如图IlC所示，也可以根据需要用耐蚀性和/或耐迁移性优异的保护层9覆盖导电性屏蔽层7。作为保护层9，使用聚酰亚胺树脂等。之后，通过对导电性屏蔽层7和/或保护层9进行烧成以使其固化，从而制作半导体封装1。半导体封装1根据需要被进行印字。印字，通过基于激光进行的印字和/或转印法等来实施。该实施方式的半导体封装1，也能够如图12A 图12E所示，在单片化之前进行半切割(half dicing)，接着在形成了导电性屏蔽层7之后，进行用于单片化的切割而制作。 图12A 图12E示出了图1 图3所示的半导体封装1的制造工序。首先，如图12A所示，应用现有的制作工序制作将多个FBGA6用封装树脂层5 —并封装而成的封装。接着，如图12B所示，以将封装树脂层5和插入式基板2的一部分切断的方式进行半切割。半切割以将配置于插入式基板2的外周部的通孔24A的厚度方向的一部分切断的方式实施。通孔24A的切断面C通过半切割而形成。在实施半切割时，若在插入式基板2的四角配置通孔24A，则有时通孔24A会从插入式基板2分离。为了避免这样的情况，优选在插入式基板2的四角不配置通孔24A。当在插入式基板2的四角配置通孔24A且在半切割中通孔24A从插入式基板2分离了的情况下， 通过再次使切割刀片通过与进行了半切割的部分相同的位置，能够除去分离了的通孔24A。 由此，能够抑制因通孔24A的分离导致的不良的发生。接着，如图12C所示，以覆盖多个FBGA 6的方式形成导电性屏蔽层7。导电性屏蔽层7以填充于通过半切割而形成的切割槽内的方式形成。如图12D所示，在一并搭载了焊球3之后，如图12E所示，进行用于单片化的切割而制作半导体封装1。用于单片化的切割， 以将填充于切割槽内的导电性屏蔽层7和插入式基板2的剩余部分切断的方式实施。如图 IlC所示，在应用保护层9的情况下，在用于单片化的切割工序之前或者工序之后在导电性屏蔽层7上形成保护层9。半导体封装1根据需要被进行印字。如图13所示，当在半导体封装1的导电性屏蔽层7的表面形成文字10A、符号10B、 图形等标识标记10的情况下，如果在厚度方向全部削去导电性屏蔽层7、使封装树脂层5露出，则电磁噪音可能会从标识标记10的形成部分泄漏。因此，标识标记10，优选通过仅在厚度方向的一部分削去导电性屏蔽层7来形成。标识标记10，也可以通过不削去导电性屏蔽层7的转印墨的方法来形成。作为标识标记10的形成方法，可举出以不怎么削去导电性屏蔽层7的方式调节激光输出的激光打标法。在对导电性屏蔽层7进行激光标记的情况下，如图14所示，优选调节激光的输出以使标识标记10的形成部分的表面粗糙度变得与导电性屏蔽层7的其他部分的表面粗糙度不同。例如，使标识标记10的形成部分的表面粗糙度变得比导电性屏蔽层 7的其他部分的表面粗糙度小。由此，不大幅削去导电性屏蔽层7便能够识别性良好地形成标识标记10。在图15以及表1中示出通过电磁场模拟求出导电性屏蔽层7的标识标记10的形成部分的薄层电阻值与磁场屏蔽效果的关系的结果。对于一边的长度为8. 1mm、高度(包括焊球)为1.06mm的半导体封装进行了基于电磁场模拟的分析。半导体封装的具体的形状设定为，插入式基板2的高度为0. 1mm、通孔24A的直径为0. 08mm、通孔24A的连接盘27 的宽度为0. 2mm、第一以及第二布线层22、23的厚度为18 μ m。设定通孔24A在贯通孔内填充有铜。如果导电性屏蔽层7与通孔24A的切断面C的上半部分接触，则通孔24A的每一个的接触面积为0. 0076mm2。通孔24A以Imm间距等间隔配置，也配置于插入式基板2的四角。通孔24A的个数为33个。噪音从外部供给于焊球，并从焊球起在插入式基板的信号布线和通孔中传播而传播到基板并终止于基板。使导电性屏蔽层、露出的通孔、接地布线以及焊球的接地引脚电连接。分析频率设定为900MHz。磁场强度在距封装中央部正上方的封装树脂层Imm的位置 (基准面)计算出。磁场屏蔽效果根据有屏蔽层时和无屏蔽层时基准面处的磁场强度的最大值之差而求得。导电性屏蔽层的厚度，在封装上面和侧面都设定为50μπι。导电性屏蔽层的电阻率为30 μ Ω cm,导电性屏蔽层的薄层电阻值为0. 006 Ω。在导电性屏蔽层7形成有图13所示那样的标识标记10。文字IOA的粗细是 0. 08mm,文字IOA的大小设定为纵1mm、横0. 7mm。表示封装方向的标记IOB设定为直径Imm 的圆形。通过切削导电性屏蔽层7而形成了图13所示那样的标识标记10。使标识标记10 的形成部分的导电性屏蔽7的厚度从0 μ m变化至50 μ m，对与磁场屏蔽效果的关系进行了分析。在导电性屏蔽层7的厚度为0 μ m时，是标记形成部分的导电性屏蔽层7被完全削去而不存在的状态，该情况下的薄层电阻值为无限大。在导电性屏蔽层7的厚度为50 μ m时， 标记形成部分的导电性屏蔽层7未被切削，该情况下的薄层电阻值为0. 006Ω。表 权利要求
1.一种半导体封装，具备插入式基板，其具备具有第一面和第二面的绝缘基材、形成于所述绝缘基材的所述第一面的第一布线层、形成于所述绝缘基材的所述第二面的第二布线层和以贯通所述绝缘基材的方式形成的多个通孔；外部连接端子，其设置于具有所述第一布线层的所述插入式基板的第一面； 半导体芯片，其搭载于具有所述第二布线层的所述插入式基板的第二面上； 封装树脂层，其以封装所述半导体芯片的方式设置于所述插入式基板的所述第二面上；以及导电性屏蔽层，其以覆盖所述封装树脂层和所述插入式基板的侧面的至少一部分的方式设置，其中，所述多个通孔的一部分具有在所述插入式基板的侧面露出并在所述插入式基板的厚度方向被切断的切断面，并且所述通孔的切断面与所述导电性屏蔽层电连接。
2.根据权利要求1所述的半导体封装，其中，多个所述通孔的切断面在所述插入式基板的每一边的侧面露出。
3.根据权利要求2所述的半导体封装，其中， 所述多个通孔的切断面的间隔小于等于4mm。
4.根据权利要求1所述的半导体封装，其中，所述通孔的切断面具有将所述插入式基板的厚度方向的所述通孔的一部分切断而成的形状。
5.根据权利要求1所述的半导体封装，其中，所述通孔的切断面具有将所述插入式基板的厚度方向的整个所述通孔切断而成的形状。
6.根据权利要求1所述的半导体封装，其中，所述第一布线层以及所述第二布线层的至少一方具有接地布线，所述切断了的通孔与所述接地布线电连接。
7.根据权利要求1所述的半导体封装，其中，所述第二布线层具有接地布线，所述接地布线在所述插入式基板的侧面露出，并且与所述导电性屏蔽层电连接。
8.根据权利要求1所述的半导体封装，其中，所述通孔具有形成于贯通所述绝缘基材的贯通孔的内面的导体层；以及填充于所述导体层的内侧的中空部的孔填埋材料，所述通孔的切断面包含所述孔填埋材料的切断面。
9.根据权利要求8所述的半导体封装，其中， 所述孔填埋材料包含导电材料。
10.根据权利要求1所述的半导体封装，其中，所述导电性屏蔽层包含与构成所述通孔的切断面的导电材料的接触面积电阻率小于等于300m Ω/mm2的导电材料。
11.根据权利要求1所述的半导体封装，其中，所述导电性屏蔽层包含与一个所述通孔的切断面的接触界面的电阻值小于等于39 Ω 的导电材料。
12.根据权利要求1所述的半导体封装，其中， 在所述插入式基板的四角未配置所述切断了的通孔。
13.根据权利要求1所述的半导体封装，其中，所述通孔具有形成于贯通所述绝缘基材的贯通孔的内面的导体层；填充于所述导体层的内侧的中空部的孔填埋材料；以及与所述导体层和所述第一或第二布线层电连接的连接盘，所述切断了的通孔的连接盘具有矩形形状。
14.根据权利要求1所述的半导体封装，其中，所述导电性屏蔽层具有标识标记，所述标识标记通过以所述封装树脂层的表面不露出的方式切削所述导电性屏蔽层的厚度方向的一部分而设置。
15.根据权利要求14所述的半导体封装，其中，所述标识标记的形成部分具有与所述导电性屏蔽层的其他部分的表面不同的表面粗糙度。
16.一种半导体封装，具备插入式基板，其具备具有第一面和第二面的绝缘基材、形成于所述绝缘基材的所述第一面的第一布线层、形成于所述绝缘基材的所述第二面的第二布线层和以贯通所述绝缘基材的方式形成的多个通孔；外部连接端子，其设置于具有所述第一布线层的所述插入式基板的第一面； 半导体芯片，其搭载于具有所述第二布线层的所述插入式基板的第二面上； 封装树脂层，其以封装所述半导体芯片的方式设置于所述插入式基板的所述第二面上；以及导电性屏蔽层，其以覆盖所述封装树脂层和所述插入式基板的侧面的至少一部分的方式设置，其中，所述导电性屏蔽层具有标识标记，所述标识标记通过以所述封装树脂层的表面不露出的方式切削所述导电性屏蔽层的厚度方向的一部分而设置。
17.根据权利要求16所述的半导体封装，其中，所述标识标记的形成部分具有与所述导电性屏蔽层的其他部分的表面不同的表面粗糙度。
18.根据权利要求16所述的半导体封装，其中，所述导电性屏蔽层的设置有所述标识标记的部分的薄层电阻值小于等于0.观Ω。
19.一种便携通信设备，具备权利要求1所述的半导体封装。
20.根据权利要求19所述的便携通信设备，其中， 便携通信设备为便携电话机。
全文摘要
本发明提供一种半导体封装以及使用其的移动设备。根据一个实施方式，半导体封装具备搭载于插入式基板上的半导体芯片、封装半导体芯片的封装树脂层和覆盖封装树脂层以及插入式基板的侧面的至少一部分的导电性屏蔽层。插入式基板具有贯通绝缘基材的多个通孔。多个通孔的一部分具有在插入式基板的侧面露出且在插入式基板的厚度方向被切断的切断面。通孔的切断面与导电性屏蔽层电连接。
文档编号H01L23/552GK102339817SQ201110199379
公开日2012年2月1日 申请日期2011年7月15日 优先权日2010年7月15日
发明者小盐康弘, 山崎尚, 山田启寿, 福田昌利 申请人:株式会社东芝