专利名称：电容器及其形成方法
技术领域：
本发明涉及半导体技术领域，尤其涉及一种电容器及其形成方法。
背景技术：
为了增加需要高速工作的模拟电路和射频器件的性能，研究了用于在半导体器件中集成具有大容量的电容器的方法。当电容器的上极板和下极板由掺杂的多晶硅形成时， 在下极板和介质层的界面以及上极板和介质层的界面容易发生氧化反应形成自然氧化层， 这样电容器的电容量减少。为了防止这种电容器减少的现象，通常使用金属-绝缘体-硅 (MIS)电容器或者金属-绝缘体-金属(MIM)电容器，因为MIM电容器显示出低电阻率和缺少由耗尽引起的寄生电容的特性，MIM电容器通常用于高性能半导体器件。图1为现有技术中MIM电容器的剖面结构示意图，参考图1，现有技术的MIM电容器包括基底10、位于所述基底10上的第一极板21、第二极板23、位于第一极板21和第二极板23之间的介质层22。第二极板23通过互连结构(图中未标号)与其上层的金属互连层电连接，第一极板21与其他器件(图中未示)电连接。通常MIM电容器的介质层容易发生击穿，产生漏电流现象，漏电流的存在会影响电容器的性能，漏电流越大，电容器的性能越差。现有技术中有许多关于电容器的专利以及专利申请，例如，申请号为 200410100720. 1的中国发明专利申请公开的一种MIM电容器的制造方法，其形成的MIM电容器容易发生漏电流。
发明内容
本发明解决的问题是现有技术的电容器容易发生漏电流。为解决上述问题，本发明具体实施例提供一种电容器，包括第一极板、第二极板、 位于所述第一极板和第二极板之间的介质层；所述介质层包括第一介质层、第二介质层，所述第一介质层位于所述第一极板与所述第二介质层之间，或者所述第一介质层位于所述第二极板与所述第二介质层之间，所述第一介质层的带隙大于所述第二介质层的带隙，所述第二介质层的介电常数大于所述第一介质层的介电常数。可选地，所述介质层还包括第三介质层，所述第三介质层、第一介质层分别位于所述第二介质层的两侧，所述第三介质层的带隙大于所述第二介质层的带隙；所述第二介质层的介电常数大于所述第三介质层的介电常数。可选地，所述第一极板、第二极板的材料为金属、金属化合物或导电的非金属。可选地，所述第一极板、第二极板的材料为钽，氮化钽，钛，氮化钛或者铝。可选地，所述第一介质层的材料为氧化硅，所述第二介质层的材料为氮化硅。可选地，所述第三介质层的材料为氧化硅。可选地，所述第二介质层的厚度大于所述第一介质层。
可选地，所述第二介质层的厚度大于第三介质层的厚度。本发明具体实施例还提供一种电容器的形成方法，包括提供基底；在所述基底上形成第一极板；在所述第一极板上形成第一介质层，在所述第一介质层上形成第二介质层；在所述第二介质层上形成第二极板；或者，在所述第一极板上形成第二介质层，在所述第二介质层上形成第一介质层； 在所述第一介质层上形成第二极板；所述第一介质层的带隙大于所述第二介质层的带隙，所述第二介质层的介电常数大于所述第一介质层的介电常数。本发明具体实施例还提供另一种电容器的形成方法，包括提供基底；在所述基底上形成第一极板；在所述第一极板上形成第一介质层，在所述第一介质层上形成第二介质层；在所述第二介质层上形成第三介质层，在所述第三介质层上形成第二极板；所述第一介质层、第三介质层的带隙大于所述第二介质层的带隙，所述第二介质层的介电常数大于所述第一介质层、第三介质层的介电常数。与现有技术相比，本技术方案具有以下优点本技术方案的电容器第一极板和第二极板之间的介质层包括第一介质层、第二介质层，所述第一介质层位于所述第一极板与所述第二介质层之间，或者所述第一介质层位于所述第二极板与所述第二介质层之间，所述第一介质层的带隙大于所述第二介质层的带隙，所述第二介质层的介电常数大于所述第一介质层的介电常数。一般来说，介电常数大的介质带隙窄，也就是说禁带宽度小，介电常数小的介质带隙宽，也就是说禁带宽度大。带隙越大，电子由价带被激发到导带越难，本征载流子浓度就越低，电导率也就越低。当第一介质层的带隙大于第二介质层的带隙，第二介质层的介电常数大于第一介质层的介电常数时，相对于现有技术中，介质层具有统一的介电常数、带隙而言，通过调整第一介质层、第二介质层的带隙、介电常数可以确保电容器既有相对大的电容值，介质层又不容易被击穿，可以避免或者至少减少第一极板和第二极板之间的介质层被击穿产生的漏电流现象，提高电容器的性能。在具体实施例中，还具有第三介质层，第三介质层的带隙也大于第二介质层的带隙，第二介质层的介电常数大于第三介质层的介电常数，第三介质层和第一介质层位于第二介质层两侧，通过调整第一介质层、第二介质层、第三介质层的带隙、介电常数，可以更好的减小产生的漏电流，确保电容器有相对大的电容值。
图1是现有技术的MIM电容器的剖面结构示意图；图2是本发明第一具体实施例的电容器的剖面结构示意图；图3是本发明第二具体实施例的电容器的剖面结构示意图；图4是本发明第三具体实施例的电容器的剖面结构示意图5 图7是本发明第三具体实施例的电容器的形成方法的剖面结构示意图。
具体实施例方式为了使本领域的技术人员可以更好的理解本发明，下面结合附图以及具体实施例详细说明本发明的具体实施方式
。图2为本发明第一具体实施例的电容器的剖面结构示意图，参考图2，本发明第一具体实施例的电容器包括第一极板41、第二极板43、位于所述第一极板41和第二极板43 之间的介质层42。其中，所述介质层42包括第一介质层421和第二介质层422，所述第一介质层421位于所述第一极板41与所述第二介质层422之间，也就是说，第一介质层421位于第一极板41上，第二介质层422位于第一介质层421上，第二极板43位于第二介质层422 上。第一介质层421的带隙大于第二介质层422的带隙，第二介质层422的介电常数大于第一介质层421的介电常数。相对于现有技术中，介质层具有统一的介电常数、带隙而言， 通过调整第一介质层、第二介质层的带隙、介电常数可以确保电容器既有相对大的电容值， 介质层又不容易被击穿，可以避免或者至少减少第一极板和第二极板之间的介质层(靠近第一极板的第一介质层)被击穿产生的漏电流现象，提高电容器的性能。第一介质层421的厚度、第二介质层422的厚度可以根据实际需要进行确定，一般情况下，所述第二介质层422的厚度大于所述第一介质层421的厚度。第一介质层421的材料可以为氧化硅，但不限于氧化硅，也可以为本领域技术人员公知的其他材料。第二介质层422的材料可以为氮化硅，但不限于氮化硅，也可以为本领域技术人员公知的其他材料。在该第一具体实施例中电容器位于基底30上，所述基底30内可以具有器件结构 (图中未示)，所述第一极板41通过互连结构与其他器件结构(图中未示)电连接。在基底30、第一极板41、介质层42以及第二极板43形成的表面上具有介质层60，在所述介质层 60中形成有互连结构，该互连结构包括插栓71和互连线72，第二极板43通过该互连结构与其他器件结构电连接。基底30的材料可以为单晶硅、单晶锗或单晶硅锗；也可以是绝缘体上硅(SOI)；或者还可以包括其它的材料，例如砷化镓等III-V族化合物。在基底30中形成有器件结构可以为MOS晶体管。第一极板41、第二极板43的材料为金属或金属化合物。具体的，第一极板41、第二极板43的材料为钽，氮化钽，钛，氮化钛或者铝。在该第一具体实施例中，第二介质层422的介电常数大于第一介质层421的介电常数，第一介质层421的带隙大于第二介质层422的带隙，因此，本发明第一具体实施例的电容器既可以避免或者至少减少介质层42被击穿产生的漏电流现象，又可以相对提高电容器的电容值。图3为本发明第二具体实施例的电容器的剖面结构示意图，参考图3，本发明第二具体实施例的电容器包括第一极板41、第二极板43、位于所述第一极板41和第二极板43 之间的介质层42。其中，所述介质层42包括第一介质层421和第二介质层422，所述第一介质层421位于所述第二极板43与所述第二介质层422之间，也就是说，第二介质层422位于第一极板41上，第一介质层421位于第二介质层422上，第二极板43位于第一介质层421 上，第一介质层421的带隙大于第二介质层422的带隙，第二介质层422的介电常数大于第一介质层421的介电常数。相对于现有技术中，介质层具有统一的介电常数、带隙而言，通过调整第一介质层、第二介质层的带隙、介电常数可以确保电容器既有相对大的电容值，介质层又不容易被击穿，可以避免或者至少减少第一极板和第二极板之间的介质层(靠近第二极板的第一介质层)被击穿产生的漏电流现象，提高电容器的性能。第一实施例与第二实施例的区别仅在于第一介质层和第二介质层的位置关系，其他与第一实施例相同的部分在此不做赘述。图4为本发明第三具体实施例的电容器的剖面结构示意图，参考图4，本发明第三具体实施例的电容器包括第一极板41、第二极板43、位于所述第一极板41和第二极板43 之间的介质层42。其中，所述介质层42包括第一介质层421、第二介质层422和第三介质层423，所述第三介质层423位于所述第二介质层422相对于所述第一介质层421的另一面上，也就是说，第一介质层421、第三介质层423位于第二介质层422的两侧，具体为第一介质层421位于第一极板41上，第二介质层422位于第一介质层421上，第三介质层423 位于第二介质层422上，第二极板43位于第三介质层423上，所述第一介质层421、第三介质层423的带隙大于第二介质层422的带隙，第二介质层422的介电常数大于第一介质层 421、第三介质层423的介电常数。通过调整第一介质层421、第二介质层422、第三介质层 423的带隙、介电常数，可以更好的减小产生的漏电流，确保电容器有相对大的电容值。第一介质层421的厚度、第二介质层422的厚度、第三介质层423的厚度可以根据实际需要进行确定，一般情况下，第二介质层422的厚度大于第一介质层421、第三介质层 423的厚度。第一介质层421的材料可以为氧化硅，但不限于氧化硅，也可以为本领域技术人员公知的其他材料。第二介质层422的材料可以为氮化硅，但不限于氮化硅，也可以为本领域技术人员公知的其他材料。第三介质层423的材料可以为氧化硅，但不限于氧化硅，也可以为本领域技术人员公知的其他材料。第三实施例的电容器在第一实施例的基础上增加了第三介质层，其他与第一实施例相同，在此不做赘述。在该具体实施例中，还具有第三介质层，第三介质层的带隙也大于第二介质层的带隙，第二介质层的介电常数大于第三介质层的介电常数，第三介质层和第一介质层位于第二介质层两侧，通过调整第一介质层、第二介质层、第三介质层的带隙、介电常数，可以更好的减小产生的漏电流，确保电容器有相对大的电容值。下面以第三具体实施例的电容器为例，说明形成本发明的电容器的方法。第三具体实施例的电容器的形成方法，包括步骤Sll，提供基底；步骤S12，在所述基底上形成第一极板；步骤S13，在所述第一极板上形成第一介质层，在所述第一介质层上形成第二介质层，在所述第二介质层上形成第三介质层；步骤S14，在所述第三介质层上形成第二极板；所述第一介质层、第三介质层的带隙大于所述第二介质层的带隙，所述第二介质层的介电常数大于所述第一介质层、第三介质层的介电常数。图5 图7为形成电容器的方法的剖面结构示意图。参考图5，执行步骤S11，提供基底30，所述基底30内可以具有器件结构(图中未示)。基底30的材料可以为单晶硅、单晶锗或单晶硅锗；也可以是绝缘体上硅(SOI)；或者还可以包括其它的材料，例如砷化镓等III- V族化合物。在基底30中形成有器件结构可以为MOS晶体管。参考图6，执行步骤S12、步骤S13、步骤S14，在所述基底30上形成第一极板41， 在所述第一极板41上形成第一介质层421，在所述第一介质层421上形成第二介质层422， 在所述第二介质层422上形成第三介质层43，在所述第三介质层423上形成第二极板43。 其中第一介质层421、第二介质层422和第三介质层423作为电容器的介质层42，第二极板43，第一极板41与其他器件结构(图中未示)电连接。第一极板41、第二极板43材料为钽，氮化钽，钛，氮化钛或者铝。在所述基底30上形成第一极板41、介质层42、第二极板 43的方法为利用气相沉积方法在基底30上形成第一导电层，之后对第一导电层进行平坦化；在经平坦化的第一导电层上依次形成第一介质层421，对第一介质层421进行平坦化； 在经平坦化后的第一介质层421上形成第二介质层422，对第二介质层422进行平坦化；在经平坦化后的第二介质层422上形成第三介质层423，对第三介质层423进行平坦化；在经平坦化后的第三介质层423上形成第二导电层43，对第二导电层43进行平坦化。之后，利用光刻、刻蚀工艺对第一导电层、第一介质层、第二介质层、第三介质层、第二导电层进行图形化形成第一极板41、包括第一介质层421、第二介质层422、第三介质层423的介质层42、 第二极板43。第一介质层421的厚度、第二介质层422的厚度、第三介质层423的厚度可以根据实际需要进行确定，一般情况下，第二介质层422的厚度大于第一介质层421、第三介质层423的厚度。参考图7，形成介质层60，覆盖所述基底30、第一极板41、介质层42以及第二极板 43，在所述介质层60中形成互连结构，在本发明具体实施例中，该互连结构包括插栓71以及互连线72，通过该互连结构将第二极板43与其他器件结构电连接。介质层60的形成方法为化学气相沉积，其材料为氧化硅或本领域技术人员公知的其他材料。形成互连结构的方法为公知技术，此不做赘述。本发明第一具体实施例的电容器、第二具体实施例的电容器的形成方法与第三具体实施例基本相同，只是在形成介质层42时需要根据具体情况进行确定。本发明第一具体实施例、第二具体实施例的电容器的形成方法，包括步骤S21，提供基底；步骤S22，在所述基底上形成第一极板；步骤S23，在所述第一极板上形成第一介质层，在所述第一介质层上形成第二介质层；在所述第二介质层上形成第二极板(对应第一实施例)；或者，在所述第一极板上形成第二介质层，在所述第二介质层上形成第一介质层；在所述第一介质层上形成第二极板 (对应第二实施例)；所述第一介质层的带隙大于所述第二介质层的带隙，所述第二介质层的介电常数大于所述第一介质层的介电常数。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种电容器，包括第一极板、第二极板、位于所述第一极板和第二极板之间的介质层；其特征在于，所述介质层包括第一介质层、第二介质层，所述第一介质层位于所述第一极板与所述第二介质层之间，或者所述第一介质层位于所述第二极板与所述第二介质层之间，所述第一介质层的带隙大于所述第二介质层的带隙，所述第二介质层的介电常数大于所述第一介质层的介电常数。
2.如权利要求1所述的电容器，其特征在于，所述介质层还包括第三介质层，所述第三介质层、第一介质层分别位于所述第二介质层的两侧，所述第三介质层的带隙大于所述第二介质层的带隙；所述第二介质层的介电常数大于所述第三介质层的介电常数。
3.如权利要求1或2所述的电容器，其特征在于，所述第一极板、第二极板的材料为金属、金属化合物或导电的非金属。
4.如权利要求1或2所述的电容器，其特征在于，所述第一极板、第二极板的材料为钽， 氮化钽，钛，氮化钛或者铝。
5.如权利要求1或2所述的电容器，其特征在于，所述第一介质层的材料为氧化硅，所述第二介质层的材料为氮化硅。
6.如权利要求2所述的电容器，其特征在于，所述第三介质层的材料为氧化硅。
7.如权利要求1或2所述的电容器，其特征在于，所述第二介质层的厚度大于所述第一介质层的厚度。
8.如权利要求2所述的电容器，其特征在于，所述第二介质层的厚度大于所述第三介质层的厚度。
9.一种电容器的形成方法，其特征在于，包括提供基底；在所述基底上形成第一极板；在所述第一极板上形成第一介质层，在所述第一介质层上形成第二介质层；在所述第二介质层上形成第二极板；或者，在所述第一极板上形成第二介质层，在所述第二介质层上形成第一介质层；在所述第一介质层上形成第二极板；所述第一介质层的带隙大于所述第二介质层的带隙，所述第二介质层的介电常数大于所述第一介质层的介电常数。
10.一种电容器的形成方法，其特征在于，包括提供基底；在所述基底上形成第一极板；在所述第一极板上形成第一介质层，在所述第一介质层上形成第二介质层，在所述第二介质层上形成第三介质层；在所述第三介质层上形成第二极板；所述第一介质层、第三介质层的带隙大于所述第二介质层的带隙，所述第二介质层的介电常数大于所述第一介质层、第三介质层的介电常数。
全文摘要
一种电容器及其形成方法，所述电容器包括第一极板、第二极板、位于所述第一极板和第二极板之间的介质层；所述介质层包括第一介质层、第二介质层，所述第一介质层位于所述第一极板与所述第二介质层之间，或者所述第一介质层位于所述第二极板与所述第二介质层之间，所述第一介质层的带隙大于所述第二介质层的带隙，所述第二介质层的介电常数大于所述第一介质层的介电常数。本技术方案可以确保电容器有较大的电容值，又可以减小电容器的漏电流。
文档编号H01L21/02GK102332447SQ20111021351
公开日2012年1月25日 申请日期2011年7月28日 优先权日2011年7月28日
发明者胡剑 申请人:上海宏力半导体制造有限公司