专利名称：横向绝缘栅双极晶体管的制作方法
技术领域：
本发明涉及一种横向绝缘栅双极晶体管(下文称作IGBT)，并且具体涉及一种形成在SOI (即绝缘体上硅)衬底上的横向IGBT。
背景技术：
研发并且利用了单片逆变器IC芯片，其中在SOI (绝缘体上硅)衬底上构造诸如横向IGBT、横向二极管、模拟电路以及数字电路等集成部件。逆变器IC的性能主要由集成的横向IGBT和横向二极管决定。横向IGBT的重要的性能指标是低导通态电压以及高开关速度，并且横向二极管的重要性能指标也是低导通态电压以及高开关速度。具体而言，有必要使横向IGBT保持低导通态电压和高开关速度而不控制寿命，这是通过照射电子束来执行的。另外，通过降低空穴注入到集电极的效率来减少导通态的载流子浓度是非常重要的。常规地，双层集电极区域包括具有低杂质浓度的大P阱区域，以及具有高杂质浓度的小P+型区域。P阱区域和P+型区域都与集电极电极欧姆接触以便抑制集电极区域中受主杂质的总量。此外，围绕低杂质浓度P阱区域和高杂质浓度P+型区域的N型缓冲层提供了施主型杂质效应，使得空穴注入受到限制。因此，如JP 3415441(对应于USP 6133607) 所示的，空穴注入的效率被降低了。然而，根据本发明发明人的研究，发现在将下降时间tf设置为0. 3 μ sec或更低的情况下集电极区域的双层结构使得导通态电压的变化增加。低导通态电压和高开关速度处于折中的关系。因此，基本上下降时间随着导通态电压的增加而降低。然而，如JP 3415441(对应于USP 6133607)所示，在其中双层集电极区域与集电极电极欧姆接触的结构中，低导通态电压和高开关速度之间的折中关系不复存在。此外，通过牺牲导通态电压不能降低下降时间，并且导通态电压的变化增加了。在其中集电极电极与集电极区域欧姆接触的常规IGBT中，在下降时间降低到某一水平之后下降时间不会随着导通态电压的增加而稳定地降低。因此，不可能将开关速度提高到高于某一水平。根据本发明发明人的分析，在将P阱沟道层的表面杂质浓度设置为例如IXlO17cnT3 并且集电极电极由包含的硅的铝制成的情况下，具有低杂质浓度的P阱沟道层的表面与集电极电极不稳定地接触。P阱沟道层的表面与集电极电极之间不稳定的接触引起了导通态电压的变化。
发明内容
考虑到上述困难，本发明的目的是提供一种可以实现高开关速度的横向IGBT。根据本发明公开的一个方面，一种N沟道横向绝缘栅双极晶体管包括半导体衬底；具有N导电类型并且设置在衬底上的漂移层；为P导电类型并且设置在漂移层的第一表面部分中的集电极区域；为P导电类型并且设置在漂移层的远离集电极区域的第二表面部分中的沟道层；为N导电类型并且具有比漂移层更高的杂质浓度的发射极区域，并且该发射极区域设置在沟道层的第一表面部分中且具有在沟道层的终止部分(terminatedportion)内部终止的端部；设置在沟道区域上的栅极绝缘膜，该沟道区域由沟道层的位于发射极区域和漂移层之间的第二表面部分提供；设置在栅极绝缘膜上的栅电极；与集电极区域电耦合的集电极电极；以及与发射极区域和沟道层电耦合的发射极电极。集电极区域包括具有高杂质浓度的高杂质浓度区域和杂质浓度比高杂质浓度区域低的低杂质浓度区域。集电极电极与高杂质浓度区域欧姆接触并且与低杂质浓度区域肖特基接触。在上述器件中，由于集电极电极与高杂质浓度区域欧姆接触并且与低杂质浓度区域肖特基接触，通过限制空穴注入减小了空穴注入的效率。因此，可以获得被构造成实现高开关速度而不控制寿命的横向IGBT。
根据以下结合附图进行的详细说明，本发明的上述以及其他目的、特征和优点将变得更加显见。在附图中图1是示出根据本发明第一实施例的N沟道横向IGBT的截面图的示图；图2是示出图1所示的横向IGBT的布局的顶视平面图的示图；图3是示出根据第一实施例的横向IGBT的下降时间tf和导通态电压V。n之间的关系以及其中集电极电极与集电极区域欧姆接触的常规横向IGBT的下降时间tf和导通态电压V。n之间的关系的图表；图4是示出阻挡金属12a的功函数Φω[Θν]和空穴注入效率(空穴电流Ih/集电极电流I。)之间的关系的图表；图5Α和5Β是示出功函数Φω分别为4. 5eV和4. 9eV两种情况下的能带结构的示图；图6是示出当横向IGBT导通时横向IGBT的截面图的示图；图7是示出欧姆接触面积Si和肖特基接触面积&之间的关系的截面图的示图；图8是示出肖特基接触面积与欧姆接触面积的比值(S^Si)与关断时间t。ff之间的关系的图表；图9是示出P型区域4b的P型杂质表面浓度Csp和导通态电压V。n之间的关系以及P型区域4b的P型杂质表面浓度Csp和关断时间t。ff之间的关系的图表；图10是示出关断时间t。ff和电流驱动能力之间的关系的图表；图IlA和IlB是分别示出横向IGBT中的导通态电压的温度特性和关断时间t。ff的温度特性的图表；图12是其中例如设置了 IGBT和二极管的开关电路的例子的电路图；图13是示出图12中所示的开关电路的操作过程的时序图；图14是示出根据第一实施例的横向IGBT的截面图的示图；图15是示出其中组合了欧姆接触和肖特基接触的横向二极管的截面图的示图；图16是示出根据本发明第二实施例的N沟道横向IGBT的截面图的示图；图17是示出根据本发明第三实施例的N沟道横向IGBT的截面图的示图；图18是示出根据本发明第四实施例的N沟道横向IGBT的截面图的示图；图19是示出根据本发明第五实施例的N沟道横向IGBT的截面图的示图；图20是示出根据其他实施例的横向IGBT的布局的顶视平面图的示图21是示出根据其他实施例的横向IGBT的截面图的示图；图22是示出根据其他实施例的垂直IGBT的截面图的示图。
具体实施例方式(第一实施例)将要介绍本发明的第一实施例。图2示出了横向IGBT的单个单元。图1是沿着图 2的线IA-IA截取的截面图。将要参照上述附图介绍根据本实施例的横向IGBT的结构。如图1所示，在本实施例中将SOI衬底1用作N沟道横向IGBT的半导体衬底。以这样的方式形成SOI衬底1，即在支撑衬底Ia上形成有源层Ic并且在它们之间插置掩埋氧化物(BOX) lb。支撑衬底Ia由诸如硅的材料制成，并且有源层Ic由硅制成。在本实施例中，有源层Ic起到N_型漂移层2的作用，并且横向IGBT的每个元件部分都形成在N_型漂移层2的表面部分中。在横向IGBT可以具有预定击穿电压的情况下，SOI衬底的掩埋氧化物Ib和有源层 lc(N_型漂移层幻可以具有任意厚度和任意杂质浓度。例如，可以将掩埋氧化物Ib形成为 4 μ m厚或者更厚的厚度以获得高击穿电压。具体而言，也可以将掩埋氧化物Ib形成为5 μ m 厚以获得600V的稳定击穿电压。另外，有源层Ic可以具有处于IX IO14CnT3和1. 2 X 1015cm_3 之间的范围内的N型杂质浓度，以便在有源层Ic厚度为15 μ m或更低的情况下获得600V 的稳定击穿电压，并且有源层Ic还可以具有处于1 X IO14CnT3和8 X IO14CnT3之间的范围内的N型杂质浓度，以便在有源层厚度为20m或更低的情况下获得600V的稳定击穿电压。在N_型漂移层2的表面上形成LOCOS氧化物膜3以使横向IGBT的每个元件部分隔离。如图2所示，在N—型漂移层2的第一表面部分中形成集电极区域4并使其一个方向作为纵向方向。在不形成LOCOS氧化物膜3的地方形成集电极区域4。其中形成不同杂质浓度区域的集电极区域4包括P+型区域如和P型区域4b，其中P+型区域如是高杂质浓度区域，而P型区域4b是低杂质浓度区域。高杂质浓度区域如具有相对较高的杂质浓度， 并且低杂质浓度区域4b具有比高杂质浓度区域如的杂质浓度低的杂质浓度。P+型区域乜具有例如1 X IO19CnT3和1 X 102°cnT3之间的范围内的表面浓度，并且P 型区域4b具有例如IXlO16Cnr3和IX IO19CnT3之间的范围内或者IXlO15Cnr3和IX IO18CnT3 之间的范围内的表面浓度。在本实施例中，如图1和图2所示，以条状形状形成P+型区域 4a和P型区域4b并使其一个方向作为纵向方向，并且P+型区域如被P型区域4b包围。另外，在N—型漂移层2的第三表面部分中形成杂质浓度比N—型漂移层2的杂质浓度高的N型缓冲层5以包围集电极区域4。N型缓冲层5用作FS (场停止)层并且由N型层形成，其具有比N—型漂移层2的杂质浓度更高的杂质浓度。因此，N型缓冲层5可以限制耗尽区扩展，从而可以改善击穿电压的性能和静态损耗(stationary loss)的性能。例如， N型缓冲层5具有4 X IO16CnT3和1 X 1018cm_3之间的范围内的杂质浓度。另外，在N_型漂移层2的第二表面部分中的其上不形成LOCOS氧化物膜3的地方围绕集电极区域4的中心形成P阱沟道层6、矿型发射极区域7、P+型接触层8和P型体层 9。P阱沟道层6在P阱沟道层6的第二表面部分中提供沟道区域。例如，将P阱沟道层6形成为具有2 μ m或更低的厚度并且具有6 μ m或更低的宽度。如图2所示，将P阱沟道层6形成为共心地(concentrically)围绕集电极区域4的中心(以及下述的集电极 12)，以包围集电极区域4的外围一圈。以这样的方式将N+型发射极区域7设置在P阱沟道层6的第一表面部分中，即， 使得N+型发射极区域7的端部在P阱沟道层6的终止部分内部终止。将N+型发射极区域 7形成为具有与集电极区域4的纵向方向相等的纵向方向。如图2所示，在集电极区域4的角落部分中不形成N+型发射极区域7。也就是说，在作为纵向方向的一个方向上在集电极区域4的两端不形成N+型发射极区域7，而是与集电极区域4平行且线性地形成N+型发射极区域7。在本实施例中，在两个相邻的N+型发射极区域7之间夹置P+型接触层8和P型体层9。P+型接触层8将P阱沟道层6固定为发射极电势。P+型接触层8具有比P阱沟道层6的杂质浓度更高的杂质浓度。如图2所示，P+型接触层8同样形成为共心地围绕集电极区域4的中心(以及下述的集电极12)以包围集电极区域4的外围一圈。P型体层9用于减小电压降，所述电压降是由从集电极经由横向IGBT的表面部分流到发射极的空穴电流引起的。P型体层9同样形成为共心地围绕集电极区域4的中心(以及下述的集电极12)以包围集电极区域4的外围一圈。P型体层9可以限制由N+型发射极区域7、P阱沟道层6和N_型漂移层2形成的寄生NPN晶体管工作。因此，可以进一步改善关断时间。如图2所示，在每个单元中，集电极区域4(以及下述的集电极1 在两侧都夹置在P阱沟道层6、N+型发射极区域7、P+型接触层8和P型体层9之间。经由插置在栅电极11和P阱沟道层6之间的栅极绝缘膜10将栅电极11形成在 P阱沟道层6上。栅电极11由诸如掺杂多晶硅等材料制成。当将栅电压施加到栅电极11 时，在P阱沟道层6的第二表面部分中形成沟道区域。另外，在集电极区域4的表面上形成集电极电极12以与集电极区域4电耦合。此外，在N+型发射极区域7和P+型接触层8的表面上形成发射极电极13以与N+型发射极区域7和P+型接触层8电耦合。集电极电极12与P+型区域如欧姆接触，并且与P型区域4b肖特基接触。在本实施例中，集电极电极12具有包括阻挡金属1 和电极材料12b的双层结构。P型区域4b 的表面被阻挡金属1 覆盖，并且P+型区域如的表面和阻挡金属12a的表面被电极材料 12b覆盖。阻挡金属1 具有与P型区域4b的暴露表面相同的平面图案，并且P型区域4b 的整个暴露表面被阻挡金属1 覆盖。P型区域4b的暴露表面从LOCOS氧化物膜3暴露出来。作为阻挡金属12a的材料，可以使用能够与具有低杂质浓度的P型区域4b形成可靠的肖特基接触的金属。阻挡金属12a的材料可以具有4. 9eV或者更低的功函数。例如， 可以使用Ti、TiN或者Ni作为阻挡金属12a的材料。作为电极材料12b的材料，可以使用能够与P+型区域如形成可靠的欧姆接触的金属。例如，可以使用Al或者Cu作为电极材料12b的材料。在形成在集电极和栅极之间的LOCOS氧化物膜3的表面部分中形成电阻器层14。 电阻器层14由纵向延伸的掺杂多晶硅层形成。设置电阻器层14以防止在集电极和栅极之间生成偏置的电势梯度。具体而言，如图2所示，围绕集电极电极12以螺旋状形成电阻器层14。电阻器层14的端部与集电极电极12电耦合，并且电阻器层14的另一端部与栅电极 11电耦合。因此，电阻器层14的与集电极电极12电耦合的端部具有与集电极电极12相同的电势，并且在从集电极侧到发射极侧的方向上由于电阻器层14的内部电阻，电势逐渐降低。因此，电阻器层14具有与从集电极电极12到电阻器层14的距离成比例的电势梯度。 经由插置在电阻器层14和N_型漂移层2之间的LOCOS氧化物膜13而形成在电阻器层14 下方的N—型漂移层2的一部分也具有恒定的电势梯度。因此，可以限制可能由偏置的电势梯度引起的电场集中，并且因此，可以提高器件的击穿电压。此外，可以限制碰撞电离，并且因此在切换器件时(在关断状态)可以限制开关时间的增加。本实施例中的横向IGBT由上述结构形成。在具有上述结构的横向IGBT中，在将预定电压施加到栅电极11时在P阱沟道层6的第二表面部分中形成沟道区域。P阱沟道层 6的第二表面部分是夹置在N+型发射极区域7和N—型漂移层2之间并且设置在栅电极11 下方的部分。电子从发射极电极13和N+型发射极区域7通过沟道区域流入N—型漂移层2 中。同时，空穴通过集电极电极12和集电极区域4流入N—型漂移层2中。电子和空穴到 N—型漂移层2中的流动引起N—型漂移层2中的电导率调制。因此，IGBT可以在发射极和集电极之间的高电流上工作。在上述根据本实施例的横向IGBT中，集电极电极12与P+型区域如欧姆接触，并且与P型区域4b肖特基接触。因此，可以限制来自集电极的空穴注入并且可以降低空穴注入的效率。具体而言，由于可以通过集电极区域4和集电极电极12之间的接触类型限制空穴注入，可以将缓冲层5仅仅用作FS(场停止)层而不限制空穴注入。由此，缓冲层5可以具有低杂质浓度，所述杂质浓度足够低而不会改变集电极侧空穴注入的效率。下面将要介绍通过上述结构可以实现的效果。图3是示出根据本实施例的横向IGBT的下降时间tf和导通态电压V。n之间的关系(由3a所示)以及其中集电极电极与集电极区域欧姆接触的常规横向IGBT的下降时间 tf和导通态电压V。n之间的关系(由北所示)的图表。如图3所示，在常规IGBT中，在将下降时间tf降低到0. 3 μ sec之后通过牺牲导通态电压不能降低下降时间tf。也就是说，当下降时间tf为0. 3 μ sec或更低时，高开关速度和导通态电压V。n之间的折中关系不复存在。然而，在根据本实施例的横向IGBT中，下降时间tf可以被减小到0. 3μ sec或更低。另外，即使当下降时间被减小到0. 3 μ sec或更低时，也可以保持高开关速度和导通态电压V。n之间的折中关系。在本实施例中，集电极电极12与P型区域4b肖特基接触以限制空穴注入并且降低空穴注入的效率。因此，可以获得构造为实现高开关速度而不控制寿命的横向IGBT。如上所述，在集电极电极12中，与P型区域4b肖特基接触的部分被限定为阻挡金属12a。可以使用具有4. 9eV或者更低的功函数的金属作为阻挡金属12a的材料，其原因将参照图4、图5A和图5B来介绍。在图5A和图5B中，Evacc代表真空能级，Ef代表费米能级，Ec代表导带能级，Ev代表价带能级。如图4所示，当功函数大于4. 9eV时，空穴注入的效率增加并且可能不会保持在低的水平。在这种情况下，不能获得高开关速度。相反，当功函数为4. 9eV或者更低时，可以将空穴注入的效率降低到0. 3。在这种情况下，可以获得高开关速度。如图5A所示，在功函数Φω为4. 5eV的情况下，对于空穴而言的势垒高度足够大， 使得空穴不能流过肖特基接触界面。如图5B所示，在功函数9eV的情况下，对于空穴而言的势垒略微存在，使得空穴不能流过肖特基接触界面。在功函数Φω大于4. 9eV的情况下，对于空穴而言的势垒消失，使得空穴可以从阻挡金属1 注入到P型区域4b中。如上所述，空穴注入取决于阻挡金属12a的功函数Φω的水平。因此，将阻挡金属12a的功函数Φω设置为4. 9eV或者更低，使得可以更多地降低空穴注入的效率并且可以进一步更多地加快开关操作。如上所述，在根据本实施例的横向IGBT中，集电极电极12与P+型区域如欧姆接触，并且与P型区域4b肖特基接触。因此，可以限制来自集电极的空穴注入并且可以降低空穴注入的效率。此外，可以获得构造为实现高开关速度而不控制寿命的横向IGBT。将阻挡金属12a设置在P型区域4b上，使得集电极电极12可靠地与P型区域4b 肖特基接触。通过这种方式，可以限定肖特基接触区域并且预定区域可以稳定地与集电极电极12肖特基接触。由此，可以容易地制造具有肖特基接触的横向IGBT。在根据本实施例的横向IGBT的制造方法中，增加了形成阻挡金属12a的工艺并且其他步骤与横向IGBT的常规制造方法类似。在形成电极材料12b之前进行阻挡金属12a的形成。例如，形成由诸如Ti、Ni和TiN的金属制成的膜，并且之后对其进行构图以仅仅在P型区域4b的表面上保留一部分。通过这种方式，可以形成阻挡金属12a。另外，将阻挡金属1 的功函数设置为4. 9eV或者更低，使得可以降低空穴注入的效率并且可以获得高开关速度。如JP 3415441(对应于USP 6133607)所公开的，常规地，集电极电极与集电极区域欧姆接触以限制导通态电压的增加。因此，没有想到集电极电极可以部分地与集电极区域成肖特基接触。具体而言，没有想到预定区域可以稳定地与集电极区域肖特基接触。在根据本实施例的横向IGBT中，将参照图6介绍在横向IGBT从导通态到关断状态切换的期间关断过程的工作机制。图6是示出当横向IGBT导通时横向IGBT的截面图的示图。如图6所示，将横向 IGBT用作开关元件。例如，假设电路切换以将电流从电源20供应到负载21，横向IGBT的集电极连接到负载21的低侧，并且横向IGBT的发射极连接到地。在该电路中，根据本实施例的横向IGBT将根据以下过程⑴到(IV)来工作。(I)作为起始状态，将大于阈值电压的电压施加到栅电极11，使得栅电极11下方的沟道被关断。因此，电子从N+型发射极区域7通过N—型漂移层2流到集电极区域4，并且跨过P+/P/N结注入到P+型区域如中，使得P+/P/N结被正向偏置(在图6中，电子在由点状箭头VIA所示的路径中流动)。当电子注入到P+型区域如中时，如图6中的箭头VIB所示，空穴反向地从P+型区域如注入到N型缓冲层5中。因此，在N_型漂移层2中，由点划线包围的区域VIC可以具有由电导率调制引起的高载流子浓度状态。因此，高电流从集电极流到发射极。(II)当以阶梯方式降低栅极电压时，形成沟道并且由点状箭头VIA所示的电子的流动停止。而且电子停止跨过P+/P/N结注入集电极区域4，并且由箭头VIB所示的空穴的反向流动停止。
(III)在N—型漂移层2中积累大量的载流子(电子和空穴)。积累的载流子中的电子被具有正电势的集电极区域4吸引，并且跨过不具有势垒的肖特基接触被注入(charge) 到集电极(由箭头VID所示)。由于肖特基接触，因此电子可以容易地被集电极抽取。(IV)由于N—型漂移层2中的电子被集电极抽取，因此载流子中的电荷平衡被打破。因此，型漂移层2中的空穴被具有负电势的发射极区域吸引，并且通过P+型接触层 8被排放(discharge)到发射极(由箭头VIE所示)。根据上述机制，由于如过程(III)所述在导通态中积累的电子可以通过肖特基接触而被集电极有效地吸引，因此可以通过其中如本实施例中所述的那样设置欧姆接触和肖特基接触的集电极结构来减少关断时间。另外，在根据本实施例的横向IGBT中，电子的吸引取决于肖特基接触面积。因此， 可以通过增加肖特基接触面积与欧姆接触面积的比值来减小关断时间。具体而言，当集电极电极12和高杂质浓度区域如之间的欧姆接触的面积被设定为Si,并且集电极电极12和低杂质浓度区域4b之间的肖特基接触的面积被设定为&时，肖特基接触面积与欧姆接触面积的比值(^/Si)被设置为处在3到50之间的范围内。如图7所示，在截面图中示出了欧姆接触的宽度和肖特基接触的宽度。欧姆接触和肖特基接触在垂直于图7的纸面的方向上延伸同样的长度。因此，肖特基接触宽度与欧姆接触宽度的比值与肖特基接触面积与欧姆接触面积的比值(SySi)相同。图7仅仅示出了发射极中面对集电极的一个发射极。然而，在实际的横向IGBT中，另外的发射极在图7的纸面中被设置在集电极的左侧。因此，设置在欧姆接触两侧的肖特基接触的面积视为&/2。 在图8中示出了肖特基接触面积与欧姆接触面积的比值(SySi)与关断时间t。ff之间的关系的实验结果。如图8所示，关断时间t。ff随着肖特基接触面积&与欧姆接触面积Si的比值(Se/ Si)的增加而减小。在^/Si比值被设置为3或更大的情况下，可以将关断时间t。ff减小到 150nsec(0. 15ysec)或更小，其等于或者小于目标时间0. 3 μ sec的一半。根据实验结果， 当将Se/Si比值设置为处在3到50之间的范围内时，关断时间t。ff* 150nSec或更小。因此，通过将^/Si比值设置为处在3到50之间的范围内可以减小横向IGBT的关断时间t。ff。另外，在根据本实施例所构造的横向IGBT中，导通态电压V。n和关断时间t。ff取决于作为肖特基接触界面的P型区域4b的P型杂质表面浓度。因此，可以如下设置P型区域 4b的P型杂质表面浓度。如图9所示，当P型区域4b的P型杂质表面浓度Csp大于3 X IO18CnT3时关断时间 t。ff急剧增加。这是因为当P型区域4b的P型杂质表面浓度Csp大于3X IO18CnT3时肖特基接触可能转变为欧姆接触。相反，当P型区域4b的P型杂质表面浓度Csp小于IXlO17cnT3 时，导通态电压V。n随着P型杂质表面浓度Csp的降低而急剧增加。这是因为，在本实验中， 将N型缓冲层5的N型杂质浓度设置为大约1 X 1017cm_3。因此，P型区域4b可能被N型缓冲层5中包括的N型杂质所补偿，并且在P型区域4b的P型杂质表面浓度Csp等于或小于 N型缓冲层5的N型杂质浓度时可能转变成N型。因此，通过以比N型缓冲层5的N型杂质浓度更高的P型杂质表面浓度Csp对P型区域4b的表面部分进行掺杂可以降低导通态电压V。n。此外，通过以3X IO18CnT3或者更低的P型杂质表面浓度Csp对P型区域4b的表面部分进行掺杂可以降低关断时间t。ff。
降低关断时间t。ff和保持电流驱动能力是一种折中的关系。然而，在根据本实施例的横向IGBT中，可以在保持电流驱动能力的同时降低关断时间t。ff。如图10所示，在将栅极电压Ve设置为5V并将集电极和发射极之间的电压Nce设置为3V的条件下测量电流驱动能力，作为电流密度。更高的电流密度意味着更大的电流驱动能力，并且更大的电流驱动能力意味着更低的导通态电压。在图10中还示出了常规横向IGBT的特性。常规横向IGBT的特性请参考H. Funaki等人在1998年ISPSD' 98学报 (Proceeding of ISPSD' 98)第 33-36 页所公布的特性。在图10中由箭头XA所示的左斜上方向上，可以在将电流驱动能力保持在高水平的同时降低关断时间t。ff，并且可以改善横向IGBT的特性。如图10所示，在所有的IGBT都具有相同的电流驱动能力的情况下，根据本实施例的横向IGBT可以具有比常规横向IGBT 更短的关断时间t。ff。此夕卜，图IlA和IlB分别示出了横向IGBT中的导通态电压的温度特性和关断时间 t。ff的温度特性的实验结果。为了将根据本实施例的横向IGBT与LDMOS进行比较，制作了表面面积比根据本实施例的横向IGBT的表面面积大7. 9倍的LDMOS的样品。图IlA和IlB 分别示出了该LDMOS样品的温度特性。如图IlA所示，与LDMOS样品相比，在根据本实施例的横向IGBT中导通态电压V。n 随着温度的增加而稍微改变。因此，在根据本实施例的横向IGBT中可以降低导通态电压V。n 的温度特性。如图IlB所示，在根据本实施例的横向IGBT中关断时间t。ff随着温度的增加几乎保持不变。此外，根据本实施例的横向IGBT的关断时间t。ff比LDMOS样品的关断时间 t。ff短。如上所述，可以限制根据本实施例的横向IGBT中导通态电压的温度特性和关断时间t。ff的温度特性，并且可以降低根据本实施例的横向IGBT的关断时间t。ff。在常规横向二极管中，与横向IGBT类似，在如JP 4157184(对应于USP 5982015) 中所示在阳极部分处空穴注入受到限制。横向二极管具有双层结构，该双层结构包括具有低杂质浓度的大P阱沟道层区域和具有高杂质浓度的小P+型区域。此外，阳极与具有低杂质浓度的P阱区域肖特基接触，并且与具有高杂质浓度的P+型区域欧姆接触。如上所述， 横向二极管可以具有部分形成的肖特基接触。然而，在横向IGBT中，没有想到在导通态电压控制方面可以部分地形成肖特基接触。此外，在JP 4157184(对应于USP 5982015)中， 并没有阐明具有肖特基接触的横向IGBT和用于在横向IGBT中构造肖特基接触的方法。将要参照图12到图15介绍根据本实施例的横向IGBT和上述横向二极管之间的差异。图12示出了其中使用IGBT和二极管的开关电路的例子。在开关电路中，将上侧臂和下侧臂连接在一起，并且这两个臂都包括IGBT和用作二极管的续流二极管(下文称作 FffD)。在该电路中，控制IGBTh的栅极电压Vgh和IGBT1的栅极电压Vgl，以连续地进行推挽操作，从而将电流供应到电感负载L。IGBTh设置在上侧臂中并且形成高的一侧，而IGBT1设置在下侧臂中并且形成低的一侧。图13是示出开关电路的操作过程的时序图。如图12和图13所示，在时间段1\期间，IGBTh导通并且集电极电流I。h通过箭头 XIIA所示的电流路径流到负载L。IGBTh设置在上侧臂中并且形成高侧开关。另外，在时间段1~2期间，IGBTh关断并且阳极电流Ial通过箭头XIIB所示的电流路径流到负载L。阳极电流Ial是由低侧的FWD1形成的续流电流。结果，负载电流込连续地流过负载L。
在时间段T1期间，IGBTh的集电极和发射极之间的电压V。eh大约为+2V，并且FWD1 的阳极和阴极之间的电压Vakl大约为-200V。在时间段T2期间，IGBTh的集电极和发射极之间的电压Vceh大约为+200V，并且FWD1的阳极和阴极之间的电压大约为+2V。如上所述，当 IGBT和FWD关断时，IGBT和FWD的偏置状态是将+200V的电压施加到IGBT的集电极，并且将-200V的电压施加到FWD的阳极。根据图12和图13的上述说明，在开关电路或逆变器电路中使用横向IGBT和横向二极管的情况下，当横向IGBT关断时，在横向IGBT的集电极和发射极之间施加高的正电压作为偏置条件，并且在横向二极管关断时，在横向二极管的阳极和阴极之间施加高的负电压作为偏置条件。将要参照图14和图15介绍器件的偏置条件和内部操作之间的关系。图14是示出根据本实施例的横向IGBT的截面图的示图。图15是根据JP 4157184(对应于USP 5982015)中公开的横向二极管的横向二极管的截面图的示图。在图 15的横向二极管中，类似于本实施例，在横向IGBT中结合欧姆接触结构和肖特基接触结构。如图14所示，当横向IGBT关断时，将+200V的电压施加到横向IGBT的集电极。此时，N—型漂移层2中少量的电子被具有正电势的集电极吸引，并且通过N型缓冲层5、P型区域4b和肖特基接触被排放到集电极电极12 (如箭头XIVA所示)。而N—型漂移层2中少量的空穴被具有负电势的发射极吸引，并且通过P型体层9和P+型接触层8被排放到发射极电极13 (如箭头XIVB所示)。如上所述，电子穿过集电极中的肖特基接触。如图15所示，当横向二极管关断时，将-200V的电压施加到横向二极管的阳极。此时，型漂移层101中少量的空穴被具有负电势的阳极吸引，并且通过P阱沟道层102和肖特基接触被排放到阳极电极103(如箭头XVA所示)。而少量的电子被具有正电势的阴极吸引，并且通过N阱沟道层104和N+型接触层105被排放到阴极电极106 (如箭头XVB所示)。如上所述，空穴穿过阳极中的肖特基接触。似乎横向IGBT和横向二极管中形成的肖特基接触结构和欧姆接触结构具有相同的工作机制，然而，根据上述详细的分析，横向IGBT和横向二极管中形成的肖特基接触结构和欧姆接触结构具有不同的工作机制。因此，在根据本实施例的横向IGBT中通过形成肖特基接触结构和欧姆接触结构可以实现上述效果。通过这种方式，在根据本实施例的横向IGBT中预定区域可以稳定地处于肖特基接触。因此，与常规横向IGBT相比可以实现高开关速度。(第二实施例)将要介绍本发明的第二实施例。由于在本实施例中集电极电极12的构造是从第一实施例变化而来并且其余部分与第一实施例类似，因此将仅仅介绍不同的部分。如图16所示，在本实施例中，作为集电极电极12的一部分的阻挡金属1 不仅形成在P型区域4b的表面上，而且还形成在P+型区域如的表面上。阻挡金属1 和半导体之间的接触类型由阻挡金属12a的材料和半导体的杂质浓度之间的关系限定。在阻挡金属 12a形成在P+型区域如和P型区域4b两者的表面上的情况下，可以通过P+型区域如中的杂质浓度和P型区域4b中的杂质浓度来改变接触类型。另外，在本实施例中，P型区域4b 的杂质浓度比P+型区域如的杂质浓度低，使得P型区域4b与阻挡金属12a肖特基接触。 因此，阻挡金属12a与P+型区域如欧姆接触，并且与P型区域4b肖特基接触。
如上所述，在阻挡金属1 不仅形成在P型区域4b的表面上而且还形成在P+型区域如的表面上的情况下，可以实现与第一实施例的效果同样的效果。此外，可以容易地执行阻挡金属12a的图案化并且在阻挡金属1 不仅形成在P型区域4b的表面上而且还形成在P+型区域如的表面上的情况下可以限制掩膜的位置偏移。(第三实施例)将要介绍本发明的第三实施例。由于在本实施例中集电极区域4的构造是从第一实施例变化而来并且其余部分与第一实施例类似，因此将仅仅介绍不同的部分。如图17所示，在本实施例中，仅仅在P+型区域如的旁边设置P型区域4b，由此形成集电极区域4。然而，在P+型区域如的下方不形成P型区域4b并且P+型区域如不被P 型区域4b包围。如上所述，P+型区域如可以不被P型区域4b包围。在这一结构中，可以实现与第一实施例的效果同样的效果。(第四实施例)将要介绍本发明的第四实施例。由于在本实施例中与第一实施例相比使用半导体衬底而非SOI衬底并且其余部分与第一实施例类似，因此将仅仅介绍不同的部分。如图18所示，使用其中在P_型硅衬底31上形成N_型硅层32的衬底作为半导体衬底。型硅层32用作型漂移层2。在型漂移层2的表面上形成P+型隔离区域33 以穿透N_型漂移层2并且到达P_型硅衬底31。将P+型隔离区域33形成为包围横向IGBT 的外围。P+型隔离区域33和N—型漂移层2形成P-N结隔离结构。另外，在半导体衬底30 的背侧上形成GND图案34。通过将GND图案34连接到地来将P_型硅衬底31连接到地。如上所述，横向IGBT也可以是其中诸如P_型硅衬底31的硅衬底用作半导体衬底 30的结隔离型横向IGBT。(第五实施例)将要介绍本发明的第五实施例。由于同样在本实施例中与第一实施例相比使用半导体衬底而非SOI衬底并且其余部分与第一实施例类似，因此将仅仅介绍不同的部分。如图19所示，使用由多晶硅制成的衬底作为半导体衬底40。在半导体衬底40中形成氧化硅膜41，以包围其中形成横向IGBT的区域。氧化硅膜41的内部部分形成型硅层42。N_型硅层42用作型漂移层2，并且通过这种方式形成电介质隔离型(电介质隔离型)横向IGBT。另外，在半导体衬底40的背侧上形成GND图案43。通过将GND图案43 连接到地来将半导体衬底40接地。如上所述，横向IGBT也可以是其中由多晶硅制成的衬底用作半导体衬底40的电介质隔离型横向IGBT，并且N_型漂移层2被诸如氧化硅膜41的隔离膜包围。(其他实施例)在每一个上述实施例当中，以条状形状形成P+型区域如。条状形状仅仅是一个例子并且P+型区域如可以具有除了条状形状之外的任何形状。如图20所示，P+型区域如的布局可以被成形为P型区域4b中的多个分割的点。 待注入的空穴的量取决于P+型区域如的总面积(体积)。因此，在P+型区域如被分割为点的情况下，与其中不对P+型区域如进行分割的情况相比可以增加P+型区域如的每个分割的点的宽度。相应地，可以增加掩膜的开口部分的宽度并且可以容易地制造掩膜。结果，可以容易地制造P+型区域如。P+型区域如的布局可以具有除点状之外的任何形状，诸如梳状形状。在每一个上述实施例当中，如图21所示，可以在有源层Ic的与掩埋的氧化物Ib 接触的背侧处设置N型杂质区域20。以比有源层Ic的浓度更高的杂质浓度对N型杂质区域20进行掺杂。通过这种方式可以获得高击穿电压。当形成N型杂质区域20时，可以对第一实施例中设置的每个部分的浓度进行调节。例如，在N型杂质区域20为4 μ m厚并且以1. 25 X IO1W3的浓度掺杂有N型杂质的情况下，可以以大约1. OX IO14CnT3的浓度对有源层Ic的除N型杂质区域20之外的一部分进行N型杂质掺杂。另外，在每一个上述实施例当中，在横向IGBT中应用本发明。可选择地，也可以在垂直IGBT中应用本发明。图22是示出根据本实施例的N沟道垂直IGBT的截面图的示图。 如图22所示，经由N型缓冲层5在N—型漂移层2的背侧上形成P型集电极区域4，所述N 型缓冲层5用作插置在N—型漂移层2和P型集电极区域4之间的FS层。在N—型漂移层2 的表面上形成P阱沟道层6。在P阱沟道层6的表面部分中形成N+型发射极区域7和P型接触层8。形成沟槽15以穿透N+型发射极区域7和P阱沟道层6并且到达N_型漂移层2。 经由插置在栅电极11和沟槽15之间的栅极绝缘膜10将由诸如掺杂多晶硅等材料制成的栅电极11设置在沟槽15中。此外，经由插置在发射极电极13和P阱沟道层6之间的层间绝缘体16将发射极电极13和栅极布线形成在P阱沟道层6上。在图中未示出栅极布线。 发射极电极13经由接触孔与N+型发射极区域7和P型接触层8电耦合。栅极布线经由接触孔与栅电极11电耦合。在衬底的背侧，集电极电极12耦合到集电极区域4。通过这种方式形成了垂直IGBT。在具有上述结构的垂直IGBT中，集电极区域4包括P+型区域如和P型区域4b。 P+型区域如与集电极电极12欧姆接触，并且P型区域4b与集电极电极12肖特基接触。通过这种方式可以实现与横向IGBT相同的效果。上述公开内容具有以下方面。根据本公开内容的一方面，N沟道横向绝缘栅双极晶体管包括半导体衬底；具有 N导电类型并且设置在衬底上的漂移层；P导电类型并且设置在漂移层的第一表面部分中的集电极区域；P导电类型并且设置在漂移层的远离集电极区域的第二表面部分中的沟道层；N导电类型并且具有比漂移层更高的杂质浓度的发射极区域，并且该发射极区域设置在沟道层的第一表面部分中且具有在沟道层的终止部分内部终止的端部；设置在沟道区域上的栅极绝缘膜，该沟道区域由沟道层的位于发射极区域和漂移层之间的第二表面部分提供；设置在栅极绝缘膜上的栅电极；与集电极区域电耦合的集电极电极；以及与发射极区域和沟道层电耦合的发射极电极。集电极区域包括具有高杂质浓度的高杂质浓度区域和杂质浓度比高杂质浓度区域低的低杂质浓度区域。集电极电极与高杂质浓度区域欧姆接触并且与低杂质浓度区域肖特基接触。在上述器件中，由于集电极电极与高杂质浓度区域欧姆接触并且与低杂质浓度区域肖特基接触，通过限制空穴注入减小了空穴注入的效率。因此，可以获得被构造成实现高开关速度而不控制寿命的横向IGBT。或者，集电极电极可以包括阻挡金属。将阻挡金属夹置在集电极电极和低杂质浓度区域之间并且使其与低杂质浓度区域肖特基接触。在这种情况下，将阻挡金属设置在低
1电极电极与低杂质浓度区域可靠地肖特基接触。由此可以限定肖特基接触区域并且预定区域可以稳定地与集电极电极肖特基接触，并且可以容易地制造具有肖特基接触的横向IGBT。或者，阻挡金属可以具有4. 9eV或者更低的功函数。通过这种方式可以更多地降低空穴注入的效率。由此，可以进一步加快开关操作。或者，可以将低杂质浓度区域的较低杂质浓度设置为3X IO18CnT3或者更低。由此， 限制肖特基接触转变为欧姆接触并且可以可靠地降低关断时间。此外，可以将N导电型缓冲层设置在漂移层的第三表面部分中以包围集电极区域。N导电型缓冲层可以具有在IXlO15cnT3和IXlO18cnT3之间的范围内的杂质浓度。此夕卜，N导电型缓冲层也可以具有在4X IO16CnT3和IX IO18CnT3之间的范围内的杂质浓度。在这种情况下，由于可以通过集电极区域和集电极电极之间的接触类型限制空穴注入，缓冲层可以仅用作FS(场停止)层而不限制空穴注入。由此，缓冲层可以具有低杂质浓度，所述杂质浓度足够低而不会改变集电极侧的空穴注入效率。或者，低杂质浓度区域的较低杂质浓度可以高于缓冲层的N导电型杂质浓度。在这种情况下，由于低杂质浓度区域的较低杂质浓度高于缓冲层的N导电型杂质浓度，因此限制了低杂质浓度区域被N导电型缓冲层中包括的N导电型杂质补偿并且转变成N导电型。由此，可以可靠地降低导通态电压V。n。或者，设置在集电极电极和高杂质浓度区域之间的欧姆接触的面积被定义为Si, 并且设置在集电极电极和低杂质浓度区域之间的肖特基接触的面积被定义为Se，肖特基接触面积与欧姆接触面积的比值(SySi)可以被设置为处在3到50之间的范围内。关断时间 t。ff随着肖特基接触面积Se与欧姆接触面积Si的比值(SySi)的增加而减小。在Se/Si比值被设置为3或更大时，可以将关断时间t。ff减小到150nSec(0. 15 μ sec)或更小，其等于或者小于目标时间0. 3 μ sec的一半。根据实验结果，当将比值设置为处在3到50之间的范围内时，关断时间t。ff* 150nSec或更小。因此，通过将SySi比值设置为处在3至IJ 50之间的范围内可以减小横向IGBT的关断时间t。ff。尽管已经参照本发明的优选实施例对本发明进行了介绍，但是应当理解本发明不限于优选实施例和构造。本发明意在覆盖各种变形和等同设置。此外，尽管介绍了优选的各种组合和配置，但是包括更多、更少或仅仅单个元件的其他组合和配置也落入本发明的精神和保护范围之内。
权利要求
1.一种N沟道横向绝缘栅双极晶体管，包括 半导体衬底(1、30、40)；漂移层0)，该漂移层( 具有N导电类型并且设置在所述半导体衬底(1、30、40)上； 集电极区域G)，该集电极区域(4)为P导电类型并且设置在所述漂移层( 的第一表面部分中；沟道层(6)，该沟道层(6)为P导电类型并且设置在所述漂移层( 的远离所述集电极区域的第二表面部分中；发射极区域(7)，该发射极区域(7)为N导电类型并且具有比所述漂移层( 高的杂质浓度，并且该发射极区域(7)设置在所述沟道层(6)的第一表面部分中且具有在所述沟道层(6)的终止部分内部终止的端部；栅极绝缘膜(10)，该栅极绝缘膜(10)设置在沟道区域上，所述沟道区域由所述沟道层 (6)的位于所述发射极区域(7)和所述漂移层( 之间的第二表面部分提供； 栅电极(11)，该栅电极(11)设置在所述栅极绝缘膜(10)上； 集电极电极(12)，该集电极电极(1 与所述集电极区域电耦合；以及发射极电极(13)，该发射极电极(1 与所述发射极区域(7)和所述沟道层(6)电耦合，其中所述集电极区域(4)包括具有高杂质浓度的高杂质浓度区域Ga)和杂质浓度比所述高杂质浓度区域Ga)低的低杂质浓度区域(4b)，并且其中所述集电极电极(1 与所述高杂质浓度区域Ga)欧姆接触并且与所述低杂质浓度区域Gb)肖特基接触。
2.根据权利要求1所述的横向绝缘栅双极晶体管，其中所述集电极电极(1 包括阻挡金属(1 )，该阻挡金属(12a)夹置在所述集电极电极(1 和所述低杂质浓度区域Gb)之间，并且其中所述阻挡金属(12a)与所述低杂质浓度区域Gb)肖特基接触。
3.根据权利要求2所述的横向绝缘栅双极晶体管，其中所述阻挡金属(12a)具有4. 9eV或者更低的功函数。
4.根据权利要求1所述的横向绝缘栅双极晶体管，其中所述低杂质浓度区域Gb)的较低杂质浓度被设置为3 X IO18CnT3或更低。
5.根据权利要求1所述的横向绝缘栅双极晶体管，进一步包括N导电类型缓冲层(5)，该N导电类型缓冲层( 设置在所述漂移层O)的第三表面部分中以包围所述集电极区域G)，并且该N导电类型缓冲层(5)具有在IX IO15CnT3和 IX IO18CnT3之间的范围内的杂质浓度。
6.根据权利要求5所述的横向绝缘栅双极晶体管，其中所述N导电类型缓冲层(5)具有在4 X IO16CnT3和IXlO18cnT3之间的范围内的杂质浓度。
7.根据权利要求5所述的横向绝缘栅双极晶体管，其中所述低杂质浓度区域Gb)的较低杂质浓度高于所述缓冲层(5)的N导电类型杂质浓度。
8.根据权利要求1到7中的任意一项所述的横向绝缘栅双极晶体管，其中将设置在所述集电极电极(1 和所述高杂质浓度区域Ga)之间的欧姆接触的面积定义为Si;将设置在所述集电极电极(1 和所述低杂质浓度区域Gb)之间的肖特基接触的面积定义为Se;并且将肖特基接触面积与欧姆接触面积的比值SeZSi设置为处在3到50之间的范围内。
全文摘要
一种N沟道横向绝缘栅双极晶体管，包括半导体衬底(1、30、40)、漂移层(2)、集电极区域(4)、沟道层(6)、发射极区域(7)、栅极绝缘膜(10)、栅电极(11)、集电极电极(12)、发射极电极(13)。集电极区域(4)包括具有高杂质浓度的高杂质浓度区域(4a)和杂质浓度比高杂质浓度区域(4a)低的低杂质浓度区域(4b)。集电极电极(12)与高杂质浓度区域(4a)欧姆接触并且与低杂质浓度区域(4b)肖特基接触。
文档编号H01L29/739GK102403341SQ201110274680
公开日2012年4月4日 申请日期2011年9月9日 优先权日2010年9月9日
发明者中川明夫, 户仓规仁, 芦田洋一, 高桥茂树 申请人:株式会社电装