专利名称：Ligbt输出级集成电路的制作方法
技术领域：
本实用新型涉及半导体功率器件和集成电路，更具体地说，涉及LIGBT输出级集成电路。
背景技术：
高压功率集成电路将高压功率器件与低压控制和保护电路单片集成，减少了系统中的元件数、互连数和焊点数，不仅提高了系统的可靠性、稳定性，而且减少了系统的功耗、 体积、重量和成本。横向双扩散金属氧化物半导体场效应晶体管LDMOS由于器件所有电极均位于芯片表面，易于通过内部连接实现与低压器件和电路的单片集成，并且其驱动电路简单，使之广泛应用于高压功率集成电路中。然而，由于LDMOS器件耐压与导通电阻之间的矛盾，使LDMOS作为集成电路输出级时，具有较大的导通电阻，增加了集成电路输出级的导通损耗。图1示出了采用LDMOS输出级的集成电路。其中1是控制电路，2是LDMOS低压源极区，3是LDMOS高压漏极区。该结构低压源极区2将高压漏极区3包围，使得高压被隔离在LDMOS内部。由于LDMOS器件耐压与导通电阻之间的矛盾，使得输出级工作在高压大电流时，需采用较大的LDMOS器件面积。总的来说，需要降低输出级的导通电阻，目前的做法通常是采用多个LDMOS器件并联以及采用较大的LDMOS器件面积，这样无疑会增加集成电路的面积而提高芯片的成本。
实用新型内容本实用新型要解决的技术问题在于，针对现有技术的上述采用多个LDMOS器件并联以及采用较大的LDMOS器件面积，因而增加集成电路的面积和提高芯片成本的缺陷，提供LIGBT输出级集成电路。本实用新型解决其技术问题所采用的技术方案是构造LIGBT输出级集成电路， 其包括控制电路以及LDMOS输出级与LIGBT输出级，所述LDMOS输出级及LIGBT输出级的栅极与控制电路连接，其中在电位相同时，所述LDMOS输出级的源极与LIGBT输出级的阴极连接，所述LDMOS 输出级的漏极与LIGBT输出级的阳极连接。在本实用新型所述的集成电路中，所述控制电路以及LDMOS输出级与LIGBT输出级设置于集成电路模块上。在本实用新型所述的集成电路中，所述LDMOS输出级包括栅极区、低压源极区及高压漏极区，所述LIGBT输出级包括栅极区、低压阴极区及高压阳极区。在本实用新型所述的集成电路中，所述LDMOS输出级的低压源极区与LIGBT输出级的低压阴极区在电位不同时不共用。在本实用新型所述的集成电路中，所述LDMOS输出级的低压源极区与LIGBT输出级的低压阴极区在电位相同时共用，所述LDMOS输出级的高压漏极区与LIGBT输出级的高压阳极区交替构成。在本实用新型所述的集成电路中，所述LDMOS输出级的高压漏极区与LIGBT输出级的高压阳极区的宽度相同或者不相同。在本实用新型所述的集成电路中，所述LDMOS输出级与LIGBT输出级为N型沟道器件或者P型沟道器件。在本实用新型所述的集成电路中，所述集成电路模块由硅材料、绝缘体硅、氮化硅或者碳化硅制成。实施本实用新型的采用LIGBT输出级的集成电路，具有以下有益效果利用LIGBT 输出级的电导调制效应降低集成电路输出级的导通电阻，提高输出级的电流能力，解决了传统LDMOS输出级耐压与导通电阻之间的矛盾；在相同功率处理能力时，采用LIGBT输出级的集成电路面积较采用LDMOS输出级的集成电路面积降低，因此利用本实用新型可以制作各种性能优良的高压、高速、低导通损耗的集成电路。
下面将结合附图及实施例对本实用新型作进一步说明，附图中图1是采用LDMOS输出级的集成电路的示意图；图2是采用LIGBT输出级的集成电路的一个实施例的逻辑框图；图3是本实用新型的集成电路的第一实施例的结构示意图；图4是本实用新型的集成电路的第二实施例的结构示意图；图5是本实用新型的集成电路的第三实施例的结构示意图。
具体实施方式
为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。本实用新型的核心在于，提供一种采用横向绝缘栅双极型晶体管LIGBT(Lateral Insulated-Gate Bipolar Transistor)输出级的集成电路结构。与传统技术相比，其采用 LIGBT作为功率集成电路的输出级，利用电导调制效应降低电路输出级的导通电阻，提高输出级的电流能力，从而解决传统LDMOS输出级耐压与导通电阻之间的矛盾。在相同功率处理能力时，采用LIGBT输出级的集成电路面积较采用LDMOS输出级的集成电路面积减小。如图2所示，图中示出了本实用新型的采用LIGBT输出级的集成电路的一个实施例。所示的集成电路包括控制电路1以及LDMOS输出级6与LIGBT输出级7，LDMOS输出级 6及LIGBT输出级7的栅极与控制电路1连接。其中，在电位相同时，LDMOS输出级6的源极与LIGBT输出级7的阴极连接，LDMOS输出级6的漏极与LIGBT输出级7的阳极连接。本实用新型利用LIGBT器件的电导调制效应降低输出级单位面积的导通电阻，提高输出级单位面积的电流能力，从而减小集成电路面积，节约芯片成本。如图3所示，所示的控制电路1以及LDMOS输出级6与LIGBT输出级7设置于集成电路模块上。LDMOS输出级6包括栅极区、低压源极区2及高压漏极区3，LIGBT输出级 7包括栅极区、低压阴极区4及高压阳极区5。从图中可以看出，LDMOS输出级6的栅极区、
4源极区2和漏极区3分别独立于LIGBT输出级7的栅极区、阳极区4和阴极区5。然而，需要注意的是1、上述LDMOS低压源极区2和LIGBT低压阴极区4在电位相同时，可短接在一起， 进一步缩小芯片面积，其中LIGBT低压阴极区4和LDMOS低压源极区2共用LDMOS低压源极区2，如图4所示；2、上述LDMOS和LIGBT输出级的各电极电位均相同时，可采用如图5所示的集成电路结构。LIGBT低压阴极区4和LDMOS低压源极区2共用LDMOS低压源极区2，LDMOS高压漏极区3和LIGBT高压阳极区5交替构成，其中LDMOS高压漏极区3和LIGBT高压阳极区5的宽度可以相同，也可以不同。本实用新型的采用LIGBT输出级的集成电路利用电导调制效应降低集成电路输出级的导通电阻，提高输出级的电流能力，解决传统LDMOS输出级耐压与导通电阻之间的矛盾。在相同功率处理能力时，采用LIGBT输出级的集成电路面积较采用LDMOS输出级的集成电路面积降低。这里以高压N型沟道器件为例(如图2所示)，说明本实用新型的工作原理。由于器件所有电极均位于芯片表面，易于通过内部连接实现与低压器件和电路的单片集成；并且由于输出级采用MOS栅结构，其驱动电路简单。采用LIGBT作为集成电路的输出级，利用电导调制效应降低集成电路输出级的导通电阻，提高输出级的电流能力，解决传统LDMOS输出级耐压与导通电阻之间的矛盾。在相同功率处理能力时，采用LIGBT输出级的集成电路面积较采用LDMOS输出级的集成电路面积降低。LDMOS输出级6和LIGBT输出级7的栅极由控制电路1的输出信号控制，LDMOS 6 和LIGBT 7的栅极可以短接在一起，也可以由控制电路1的不同输出信号控制。LDMOS输出级6的漏极和LIGBT输出级7的阳极，LDMOS输出级6的源极和LIGBT输出级7的阴极根据应用要求，可以短接在一起，也可以分别连接。在LDMOS输出级6和LIGBT输出级7并联应用时，由于LIGBT器件的电导调制效应，集成电路输出级的导通电阻极大降低，减小了集成电路面积。根据本实用新型，LDMOS输出级6与LIGBT输出级7为N型沟道器件或者P型沟道器件。此外，集成电路模块可以由硅材料、绝缘体硅SOI (Silicon on Insulator)、氮化硅 SIN(Silicon Nitride)或者碳化硅 SIC (Silicon Carbide)等材料制成。本实用新型的采用LIGBT输出级的集成电路，可以提高集成电路性能降低集成电路输出级的导通电阻，提高输出级电流能力，减小集成电路输出级的导通损耗。满足 150V 1200V集成电路对高压输出级的高耐压、低导通电阻的要求。综上所述，本实用新型提供的LIGBT输出级集成电路。由于器件所有电极均位于芯片表面，易于通过内部连接实现与低压器件和电路的单片集成，并且其驱动电路简单。利用电导调制效应降低集成电路输出级的导通电阻，提高输出级的电流能力，解决传统LDMOS 输出级耐压与导通电阻之间的矛盾。在相同功率处理能力时，采用LIGBT输出级的集成电路面积较采用LDMOS输出级的集成电路面积降低。因此，采用本实用新型可以制作各种性能优良的高压、高速、低导通损耗的集成电路。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡是本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种LIGBT输出级集成电路，其特征在于，包括控制电路(1)以及LDMOS输出级(6) 与LIGBT输出级(7)，所述LDMOS输出级(6)及LIGBT输出级(7)的栅极与控制电路(1)连接，其中在电位相同时，所述LDMOS输出级(6)的源极与LIGBT输出级(7)的阴极连接，所述LDMOS输出级(6)的漏极与LIGBT输出级(7)的阳极连接。
2.根据权利要求1所述的LIGBT输出级集成电路，其特征在于，所述控制电路(1)以及 LDMOS输出级(6)与LIGBT输出级(7)设置于集成电路模块上。
3.根据权利要求2所述的集成电路，其特征在于，所述LDMOS输出级(6)包括栅极区、 低压源极区⑵及高压漏极区(3)，所述LIGBT输出级(7)包括栅极区、低压阴极区⑷及高压阳极区(5)。
4.根据权利要求3所述的LIGBT输出级集成电路，其特征在于，所述LDMOS输出级(6) 的低压源极区⑵与LIGBT输出级(7)的低压阴极区⑷在电位不同时不共用。
5.根据权利要求3所述的LIGBT输出级集成电路，其特征在于，所述LDMOS输出级(6) 的低压源极区⑵与LIGBT输出级(7)的低压阴极区⑷在电位相同时共用，所述LDMOS 输出级(6)的高压漏极区(3)与LIGBT输出级(7)的高压阳极区(5)交替构成。
6.根据权利要求5所述的LIGBT输出级集成电路，其特征在于，所述LDMOS输出级(6) 的高压漏极区⑶与LIGBT输出级(7)的高压阳极区(5)的宽度相同或者不相同。
7.根据权利要求1至6任一项所述的LIGBT输出级集成电路，其特征在于，所述LDMOS 输出级(6)与LIGBT输出级(7)为N型沟道器件或者P型沟道器件。
8.根据权利要求2所述的LIGBT输出级集成电路，其特征在于，所述集成电路模块由硅材料、绝缘体硅、氮化硅或者碳化硅制成。
专利摘要本实用新型涉及LIGBT输出级集成电路，其包括控制电路以及LDMOS输出级与LIGBT输出级，所述LDMOS输出级与LIGBT输出级的栅极与控制电路连接，其中在电位相同时，所述LDMOS输出级的源极与LIGBT输出级的阴极连接，所述LDMOS输出级的漏极与LIGBT输出级的阳极连接。由于LDMOS器件耐压与导通电阻之间的矛盾，使LDMOS作为集成电路输出级时，具有较大的导通电阻，增加了集成电路输出级的导通损耗。本实用新型采用具有电导调制效应的LIGBT输出级，降低输出级单位面积的导通电阻，提高输出级单位面积的电流能力，从而减小集成电路面积及节约芯片成本。
文档编号H01L27/02GK202231691SQ20112037948
公开日2012年5月23日 申请日期2011年9月28日 优先权日2011年9月28日
发明者乔明, 张波, 赵磊 申请人:深圳市联德合微电子有限公司