专利名称：碳化硅衬底的制造方法、半导体器件的制造方法、碳化硅衬底及半导体器件的制作方法
技术领域：
本发明涉及一种用于制造碳化硅衬底的方法、用于制造半导体器件的方法、碳化硅衬底和半导体器件，更具体地，涉及均能够降低采用碳化硅衬底的半导体器件的制造成本的用于制造碳化硅衬底的方法、用于制造半导体器件的方法、碳化硅衬底和半导体器件。
背景技术：
近年来，为了实现高击穿电压、低损耗以及在高温环境下利用半导体器件，已开始采用碳化硅作为用于半导体器件的材料。碳化硅是宽带隙半导体，其具有的带隙大于硅的带隙，并且常规上已作为用于半导体器件的材料而被广泛使用。因此，通过采用碳化硅作为用于半导体器件的材料，半导体器件可以具有高击穿电压、减小的导通电阻等。此外，有利的是，即使在高温环境下，与采用硅作为其材料的半导体器件的特性相比，这样采用碳化硅作为其材料的半导体器件具有的特性更少劣化。
在这样的情况下，对在制造半导体器件中使用的各种碳化硅晶体以及用于制造碳化硅衬底的方法加以考虑，并提出了各种想法(例如，参见日本专利特开 No. 2002-280531 (专利文献 1))。
引用文件列表
专利文献
PTL 1 日本专利特开 No. 2002-280531 发明内容
技术问题
然而，但碳化硅在大气压下没有液相。另外，其晶体生长温度为2000°C或更高，这是非常高的。从而难以控制并稳定生长条件。因此，对于碳化硅单晶而言，难以具有大直径而同时又维持其高质量。因此，不易获得具有大直径的高质量碳化硅衬底。制造这样的具有大直径的碳化硅衬底所存在的这种困难不仅是导致碳化硅衬底的制造成本增加，而且还导致使用碳化硅衬底时每一批只能制造出更少的半导体器件。因此，不利的是，增加了半导体器件的制造成本。考虑到，可以通过有效地利用制造成本高的碳化硅单晶作为衬底来降低半导体器件的制造成本。
鉴于此，本发明的目的是要提供一种用于制造碳化硅衬底的方法、用于制造半导体器件的方法、碳化硅衬底和半导体器件，其中每一个允许降低采用碳化硅衬底的半导体器件的制造成本。
问题的解决方案
本发明的用于制造碳化硅衬底的方法包括下列步骤准备由碳化硅制成的基底衬底和由单晶碳化硅制成的SiC衬底；通过堆叠基底衬底和SiC衬底，使得基底衬底和SiC衬底的主表面彼此接触，来制造堆叠衬底；通过加热堆叠衬底，使基底衬底和SiC衬底彼此连接，来制造连接衬底；通过加热连接衬底，使基底衬底和SiC衬底之间形成温度差，来使得在制造连接衬底的步骤中在基底衬底和SiC衬底之间的界面处形成的空洞在所述连接衬底的厚度方向上转移；以及，通过去除包括基底衬底和SiC衬底中的一个衬底的主表面的区域来去除空洞，所述一个衬底在转移空洞的步骤中被加热到具有较高温度，所述一个衬底的主表面与基底衬底和SiC衬底中的另一个衬底相反。
如上所述，对于高质量碳化硅单晶而言难以具有大的直径。其间，为了在使用碳化硅衬底制造半导体器件的过程中的高效率的制造，需要提供具有预定的均一形状和大小的衬底。因此，即使当得到高质量碳化硅单晶(例如，具有小缺陷密度的碳化硅单晶)时，也不能有效地使用通过切割等而未能被加工成这样的预定形状等的区域。
相比较而言，在本发明的用于制造碳化硅衬底的方法中，通过将由单晶碳化硅制成的SiC衬底放置在基底衬底上以制造堆叠衬底、并且加热该堆叠衬底以便使基底衬底和 SiC衬底彼此连接，来制造碳化硅衬底。因而，可以例如以下列方式来制造碳化硅衬底。艮口， 将由具有大缺陷密度的低质量碳化硅晶体形成的基底衬底加工成具有预定的形状和大小。 在这样的基底衬底上，放置未被成形为预定形状的高质量碳化硅单晶作为SiC衬底。然后， 加热它们。这样得到的碳化硅衬底整体上具有预定的均一形状和大小。这有助于提高半导体器件的制造效率。此外，在这样的碳化硅衬底的高质量SiC衬底上，例如，形成外延生长层以制造半导体器件。这样，可以有效地使用碳化硅单晶。同样地，根据本发明的用于制造碳化硅衬底的方法，可以制造能够降低使用碳化硅衬底制造半导体器件的制造成本的碳化硅衬底。
此外，当通过连接SiC衬底和基底衬底来制造连接衬底时，由于SiC衬底和基底衬底的翘曲等而会在基底衬底和SiC衬底之间的界面处形成空洞。如果在没有进行任何修改的情况下使用这样具有空洞的SiC衬底作为用于制造半导体器件的碳化硅衬底，则空洞充当电阻元件而增大衬底的电阻率。这会不利地增大将要制造的半导体器件的导通电阻。此外，如果在没有进行任何修改的情况下使用这样具有空洞的连接衬底作为碳化硅衬底，则空洞的存在会导致衬底的强度降低，从而在操作时可能产生裂纹。
为了解决该问题，本发明的用于制造碳化硅衬底的方法包括下列步骤在通过使 SiC衬底和基底衬底彼此连接而形成连接衬底之后，使空洞在该连接衬底的厚度方向上转移；以及去除空洞。因此，碳化硅衬底的空洞被减小，从而抑制了由于存在空洞而导致的问题的发生。这里，可以通过例如抛光来去除空洞。此外，可以将制造连接衬底的步骤和转移空洞的步骤作为分开的步骤来执行，但也可以作为单个步骤来同时执行。具体来讲，例如， 在制造堆叠衬底的步骤之后，可以加热该堆叠衬底，以在基底衬底和SiC衬底之间形成温度差，从而在使基底衬底和SiC衬底彼此连接的同时转移空洞。
在用于制造碳化硅衬底的方法中，在转移空洞的步骤中，可以加热连接衬底，以使基底衬底具有的温度高于SiC衬底的温度，并且在去除空洞的步骤中，可以通过去除包括基底衬底的与SiC衬底相反的主表面的区域来去除空洞。
通过加热连接衬底而使基底衬底具有的温度高于SiC衬底的温度，使空洞在基底衬底的方向上转移。然后，通过与包括基底衬底的与SiC衬底相反的主表面的区域一起去除空洞，可以去除空洞而不消耗SiC衬底。因此，例如，在采用由高质量单晶碳化硅制成的 SiC衬底的情况下，在去除空洞时从未浪费SiC衬底。
在用于制造碳化硅衬底的方法中，在转移空洞的步骤中，可以将基底衬底的与SiC 衬底相反的主表面加热到落入在不低于1500°C且不高于3000°C的温度范围内。
利用被设定为1500°C或以上的加热温度，可以有效率地转移空洞。另一方面，利用被设定为3000°C或以下的加热温度，可以防止在蚀刻SiC衬底时出现损伤。
上述用于制造碳化硅衬底的方法在制造堆叠衬底的步骤之前还可以包括对在制造堆叠衬底的步骤中将要彼此接触的基底衬底和SiC衬底的主表面平滑化的步骤。通过平滑化将要成为基底衬底和SiC衬底之间的连接表面的表面，可以使基底衬底和SiC衬底彼此更加牢固地连接。
在上述用于制造碳化硅衬底的方法中，可以在执行制造所述堆叠衬底的步骤之前不对在制造所述堆叠衬底的步骤中将要彼此接触的、所述基底衬底和所述SiC衬底的主表面进行抛光的情况下，来执行制造所述堆叠衬底的步骤。因此，可以降低碳化硅衬底的制造成本。这里，如上所述，可以不抛光在制造堆叠衬底的步骤中将要彼此接触的基底衬底和 SiC衬底的主表面。但是，为了去除制造衬底时由于切片而在表面附近形成的损伤层，优选地，在执行了通过例如蚀刻去除损伤层的步骤之后，执行制造堆叠衬底的步骤。
在用于制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，当从平面视角观看时，可以在所述基底衬底10上并排布置多个所述SiC衬底20。根据不同的观点来解释，可以将SiC衬底放置且布置在基底衬底的主表面上以及沿着基底衬底的主表面。
如上所述，对于高质量碳化硅单晶而言，难以具有大的直径。为了解决该问题，使均由高质量碳化硅单晶得到的多个SiC衬底当从平面视角观看时是并排布置的，并且然后将基底衬底和SiC衬底彼此连接，从而得到可以作为具有高质量SiC层和大直径的衬底来处理的碳化硅衬底。通过使用这样的碳化硅衬底，可以提高制造半导体器件的工艺效率。应予以注意的是，为了提高半导体器件制造工艺的效率，优选地，使多个SiC衬底中相邻的一些被布置成彼此接触。更具体来讲，例如，优选使多个SiC衬底当从平面视角观看时以矩阵的形式被布置成彼此接触。
在用于制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，SiC衬底可以具有与基底衬底相反的并且相对于{0001}面具有不小于50°且不大于65°的偏离角的主表面。
通过在<0001〉方向上生长六方晶系的单晶碳化硅，可以有效率地制造高质量单晶。从这样的在<0001〉方向上生长的碳化硅单晶，可以有效率地得到具有对应于{0001} 面的主表面的碳化硅衬底。其间，通过使用具有相对于{0001}面取向具有不小于50°且不大于65°的偏离角的主表面的碳化硅衬底，可以制造高性能的半导体器件。
具体来讲，例如，通常，用于制造MOSFET (金属氧化物半导体场效应晶体管)的碳化硅衬底具有相对于{0001}面取向具有大约8°或更小的偏离角的主表面。在该主表面上形成外延生长层，并且在该外延生长层上形成氧化物膜、电极等，从而得到M0SFET。在该 MOSFET中，在包括外延生长层和氧化物膜之间的界面的区域中形成有沟道区。但是，在具有这样的结构的MOSFET中，由于衬底的主表面相对于{0001}面具有大约8°或更小的偏离角，因而在外延生长层和氧化物膜之间的界面周围，即在形成有沟道区的位置周围形成多种界面态。这会阻碍载流子的行进，从而减小沟道迁移率。
为了解决该问题，在制造堆叠衬底的步骤中，SiC衬底相对于与基底衬底相反的并且相对于{0001}面具有不小于50°且不大于65°的偏离角的主表面，由此，将要制造的碳化硅衬底的主表面将相对于{0001}面具有不小于50°且不大于65°的偏离角。这减小界面态的形成。因此，可以制造允许制造具有减小的导通电阻的MOSFET等的碳化硅衬底。在用于制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，SiC衬底的与基底衬底相反的主表面可以具有相对于<1-100>方向形成5°或更小的角度的偏离取向。<1-100>方向是碳化硅衬底中具有代表性的偏离取向。将由制造衬底的工艺中的切片工艺而导致的偏离取向的变化调整到5°或更小，这允许在碳化硅衬底上容易地形成外延生长层。在上述用于制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，SiC衬底的与基底衬底相反的主表面可以在<1-100>方向上相对于{03-38}面具有不小于-3°且不大于 5°的偏离角。因此，在使用碳化硅衬底制造MOSFET的情况下可以进一步提高沟道迁移率。这里，相对于{03-38}的面取向将偏离角设定为不小于-3°且不大于5°是基于观察沟道迁移率和偏离角之间的关系结果发现在该设定范围内获得了特别高的沟道迁移率这一事实。此外，“在<1-100>方向上相对于{03-38}面的偏离角”是指由上述主表面的法线到由<1-100>方向和<0001〉方向限定的平面的正交投影与{03-38}面的法线形成的角度。 正号值对应于其中正交投影与<1-100>方向接近平行的情况，而负号值对应于其中正交投影与<0001〉方向接近平行的情况。应予以注意的是，主表面优选具有大致为{03-38}的面取向，并且主表面更优选具有{03-38}的面取向。这里，表述“主表面具有大致为{03-38}的面取向”旨在涵盖其中考虑到衬底的加工精度，衬底的主表面的面取向被包括在偏离角范围内以使得将该面取向大致认为是{03-38}的情况。在此情况下，偏离角的范围是例如相对于{03-38}的偏离角为士2°的范围。因此，可以进一步提高上述沟道迁移率。在用于制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，SiC衬底的与基底衬底相反的主表面可以具有相对于<11-20>方向形成5°或更小的角度的偏离取向。<11-20>方向与<1-100>方向一样是碳化硅衬底中具有代表性的偏离取向。将由衬底制造工艺中的切片工艺而导致的偏离取向的变化调整到士5°，这允许在碳化硅衬底上容易地形成外延生长层。在上述用于制造碳化硅衬底的方法中，在连接基底衬底和SiC衬底中，可以在通过减小大气的压力而得到的气氛中加热堆叠衬底。因此，可以降低碳化硅衬底的制造成本。在用于制造碳化硅衬底的方法中，在连接基底衬底和SiC衬底中，可以在高于 IO-1Pa且低于IO4Pa的压力下加热堆叠衬底。这可以利用简单设备来实现上述连接，并且可以在相对短的时间内提供用于实现该连接的气氛。结果，可以降低碳化硅衬底的制造成本。本发明中的用于制造半导体器件的方法包括下列步骤准备碳化硅衬底；在该碳化硅衬底上形成外延生长层；以及在该外延生长层上形成电极。在准备碳化硅衬底的步骤中，使用上述本发明中的用于制造碳化硅衬底的方法来制造碳化硅衬底。根据本发明中的用于制造半导体器件的方法，使用上述的本发明中的用于制造碳化硅衬底的方法制造的碳化硅衬底来制造半导体器件。因此，可以降低半导体器件的制造成本。
使用上述的本发明中的用于制造碳化硅衬底的方法来制造根据本发明的碳化硅衬底。因此，本发明中的碳化硅衬底能够降低使用碳化硅衬底制造半导体器件的成本。使用本发明的用于制造半导体器件的方法来制造根据本发明的半导体器件。因此，本发明的半导体器件是以降低的成本制造的半导体器件。本发明的有益效果从以上描述显而易见的是，根据本发明中用于制造碳化硅衬底的方法、用于制造半导体器件的方法、碳化硅衬底和半导体器件，可以提供均能够降低采用碳化硅衬底的半导体器件的制造成本的用于制造碳化硅衬底的方法、用于制造半导体器件的方法、碳化硅衬底和半导体器件。
图1是示意性示出第一实施例中的用于制造碳化硅衬底的方法的流程图。图2是用于图示第一实施例中的用于制造碳化硅衬底的方法的示意性横截面图。图3是用于图示第一实施例中的用于制造碳化硅衬底的方法的示意性横截面图。图4是示出了图3所示的空洞附近的示意性部分放大横截面图。图5是用于图示第一实施例中的用于制造碳化硅衬底的方法的示意性横截面图。图6是用于图示第一实施例中的用于制造碳化硅衬底的方法的示意性横截面图。图7是用于图示第一实施例中的用于制造碳化硅衬底的方法的示意性横截面图。图8是用于图示第二实施例中的用于制造碳化硅衬底的方法的示意性横截面图。图9是用于图示第二实施例中的用于制造碳化硅衬底的方法的示意性横截面图。图10是用于图示第二实施例中的用于制造碳化硅衬底的方法的示意性横截面图。图11是示出了第二实施例中的碳化硅衬底的结构的示意性横截面图。图12是示出了垂直型MOSFET的结构的示意性横截面图。图13是示意性示出了用于制造垂直型MOSFET的方法的流程图。图14是用于图示用于制造垂直型MOSFET的方法的示意性横截面图。图15是用于图示用于制造垂直型MOSFET的方法的示意性横截面图。图16是用于图示用于制造垂直型MOSFET的方法的示意性横截面图。图17是用于图示用于制造垂直型MOSFET的方法的示意性横截面图。
具体实施例方式下面参照附图来描述本发明的实施例。应予以注意的是，在下面提到的附图中，相同或相应的部分用相同的附图标记表示，并且将不再重复对其的描述。(第一实施例)首先，将参照图1至图7来描述一个实施例，即本发明的第一实施例。参照图1， 在本实施例中的用于制造碳化硅衬底的方法中，首先，作为步骤(Sio)，执行衬底准备步骤。 在步骤(SlO)中，参照图2，例如，准备由碳化硅形成的基底衬底10和由单晶碳化硅形成的 SiC衬底20。SiC衬底20具有主表面20A，该主表面将是通过本制造方法而得到的SiC层 20的主表面20A(参见下述图7)。因此，在此情况下，依据主表面20A的期望的面取向来选择SiC衬底20的主表面20A的面取向。其间，采用具有大于例如2X IO19CnT3的杂质浓度的衬底作为基底衬底10。作为 SiC衬底20，可以采用具有大于5X IO18CnT3且小于2X IO19CnT3的杂质浓度的衬底。这样， 可以形成具有小电阻率的基底衬底10，同时抑制在器件工艺中提供热处理时至少在SiC衬底20中的层错的产生。此外，作为基底衬底10，可以采用由单晶碳化硅、多晶碳化硅、无定形碳化硅、碳化硅烧结体等形成的衬底。接着，作为步骤(S20)，执行衬底平滑化步骤。在该步骤(S20)中，通过例如抛光来平滑基底衬底10的主表面IOA和SiC衬底20的主表面20B (连接表面)。在下述步骤 (S30)中，将要使主表面IOA和主表面20B彼此接触。应予以注意的是，该步骤(S20)不是必不可少的步骤，但如果执行的话，可以在彼此面对的基底衬底10和SiC衬底20之间提供具有均一尺寸的间隙。因此，在下述步骤(S40)中，连接表面处的反应(连接)的均一性得到改善。这允许基底衬底10和SiC衬底20彼此更加牢固地连接。为了使基底衬底10和 SiC衬底20彼此进一步牢固地连接，上述连接表面优选具有小于IOOnm的粗糙度Ra，更优选具有小于50nm的粗糙度Ra。此外，通过将连接表面的粗糙度Ra设定为小于lOnm，可以实现更为牢固的连接。其间，可以省略步骤(S20)，即可以在不抛光将要彼此接触的基底衬底10和SiC衬底20的主表面的情况下执行步骤(S30)。这减小了碳化硅衬底1的制造成本。此外，为了去除位于在制造基底衬底10和SiC衬底20时通过划片而形成的表面中的受损层，可以代替步骤(S20)或者在步骤(S20)之后通过蚀刻来执行去除受损层的步骤，并且然后可以执行下述步骤(S30)。接着，作为步骤(S30)，执行堆叠步骤。在该步骤(S30)中，参照图1，将SiC衬底 20放置在基底衬底10的主表面IOA上并与之接触，从而制造堆叠衬底。这里，在步骤(S30) 中，SiC衬底20的与基底衬底10相反的主表面20A可以相对于{0001}面具有不小于50° 且不大于65°的偏离角。以这种方式，可以容易地制造其中SiC衬底20的主表面20A相对于{0001}面具有不小于50°且不大于65°的偏离角的碳化硅衬底1。此外，在步骤(S30) 中，主表面20A的偏离取向相对于<1-100>方向形成5°或更小的角度。这有利于在将要制造的碳化硅衬底1(主表面20A)上形成外延生长层。此外，在步骤(S30)中，主表面20A相对于{03-38}面、在<1-100>方向上可以具有不小于-3°且不大于5°的偏离角。这进一步提高当使用将要制造的碳化硅衬底1来制造MOSFET时的沟道迁移率。另一方面，在步骤(S30)中，主表面20A的偏离取向可以相对于<11-20>方向形成 5°或更小的角度。这有利于在将要制造的碳化硅衬底1上形成外延生长层。接着，作为步骤(S40)，执行连接步骤。在该步骤(S40)中，将堆叠衬底2加热以落入在等于或高于构成例如基底衬底10的碳化硅的升华温度的范围内，以便使基底衬底10 和SiC衬底20彼此连接。因此，参照图3，得到连接衬底3。这里，对于在步骤(SlO)中准备的基底衬底10和SiC衬底20中的每一个而言，难以准备没有诸如翘曲的变形并且具有完美的平坦形状的衬底。因此，在步骤(S30)中制造的堆叠衬底2中，基底衬底10和SiC 衬底20互相之间不是全部完全紧密地接触。堆叠的衬底2通常具有彼此接触的区域和彼此不接触的区域。结果，在步骤(S30)中，在基底衬底10和SiC衬底20之间的连接表面15 附近形成空洞30。
接着，作为步骤(S50)，执行空洞转移步骤。在步骤(S50)中，加热连接衬底3，以在基底衬底10和SiC衬底20之间形成温度差。具体来讲，例如，加热连接衬底3，以使基底衬底10具有的温度高于SiC衬底20的温度。在此情况下，参照图4，在每个空洞30中，构成沿具有较高温度的基底衬底10的内壁30A的区域的碳化硅被升华。这样被升华的碳化硅沿箭头α被转移，然后到达具有较低温度的SiC衬底20的内壁30Β上并在之上固化。因此，如图5所示，空洞30在基底衬底 10的方向上被转移。通过维持该状态，如图6所示，空洞30被转移到基底衬底10的与SiC 衬底20相反的主表面IOB附近。这里，在步骤(S50)中，可以执行加热，以使基底衬底10和SiC衬底20中的任一个具有较高温度。然而，在本实施例中，加热连接衬底3，以使基底衬底10具有的温度高于 SiC衬底20的温度，以便使空洞30在基底衬底10的方向上转移，以抑制空洞30对SiC衬底20的质量和良率的影响。此外，将连接衬底3在坩埚中或者基座(susceptor)上进行加热，所述坩埚和基座均是由石墨制成且具有用例如碳化钽来涂覆的表面。在此情况下，随着气氛的压力降低，空洞30以更快的速率转移。因此，为了提高制造效率，期望减小气氛的压力，具体来讲，期望使该压力小于大气压。加热时采用的示例性气氛是稀有气体(诸如氩)、 氮等。此外，通过加热堆叠衬底2并且如上所述地形成温度差，可以同时执行步骤(S40)和步骤(S50)。接着，作为步骤(S60)，执行空洞去除步骤。在步骤(S60)中，通过去除包括在步骤 (S50)中基底衬底10和SiC衬底20中被加热到较高温度的一个衬底的主表面的区域来去除空洞30。该衬底的主表面被设置成与另一个衬底相反。具体来讲，例如，在本实施例中， 参照图6，去除包括基底衬底10的与SiC衬底20相反的主表面IOB的区域10C，从而去除空洞30。通过上述程序，完成本实施例中如图7所示的碳化硅衬底1。这里，根据上述工艺，通过选择基底衬底10的形状等，碳化硅衬底1可以具有期望的形状和大小。这有助于提高制造半导体器件的效率。此外，通过这种工艺制造的碳化硅衬底1利用了由高质量碳化硅单晶形成的并且传统上由于不能被加工成期望的形状等而导致未被使用的SiC衬底20。使用这样的碳化硅衬底，能够制造半导体器件，从而可以有效地使用碳化硅单晶。这样，根据本实施例的用于制造碳化硅衬底1的方法，可以制造能够降低采用碳化硅衬底的半导体器件的制造成本的碳化硅衬底1。此外，根据上述工艺，形成在基底衬底10和SiC衬底20之间的连接界面15附近的空洞30在步骤(S50)中被转移，并且然后在步骤(S60)中被去除。因此，在碳化硅衬底1 中，空洞30被减少，从而抑制了均由于存在空洞30而另外地导致的衬底电阻率增大、衬底
强度减小等。这里，在上述步骤(S50)中，优选将基底衬底10的与SiC衬底20相反的主表面IOB 加热以落入在不小于1500°C且不大于3000°C的温度范围内。在加热温度设定为1500°C或以上的情况下，空洞30可以快速地转移，从而实现空洞30的高效率转移。另一方面，在加热温度设定为3000°C或以上的情况下，可以防止在蚀刻SiC衬底20时出现损伤。应予以注意的是，上述用于制造碳化硅衬底的方法还可以包括对堆叠衬底中SiC 衬底20的对应于SiC衬底20的与基底衬底10相反的主表面20A的主表面进行抛光的步骤。这允许在SiC层20 (SiC衬底20)的与基底衬底10相反的主表面20A上形成高质量外延生长层。结果，可以制造包括高质量的外延生长层作为例如有源层的半导体器件。即是说，通过采用这样的步骤，可以获得能够制造包括形成在SiC衬底20上的外延层的高质量半导体器件的碳化硅衬底1。这里，可以在使基底衬底10和SiC衬底20彼此连接之后对 SiC衬底20的主表面20A进行抛光。可替选地，可以预先抛光SiC衬底20的与基底衬底 10相反并且将作为堆叠衬底2中的主表面20A的主表面，从而在制造堆叠衬底2的步骤之前执行抛光。参照图7，根据上述制造方法得到的碳化硅衬底1包括由碳化硅制成的基底衬底 10以及由与基底衬底10的单晶碳化硅不同的单晶碳化硅制成的SiC衬底20。这里，表述 “SiC衬底20由与基底衬底10的单晶碳化硅不同的单晶碳化硅制成”包括基底衬底10由诸如多晶碳化硅或无定形碳化硅的不属于单晶的碳化硅制成的情况；以及基底衬底10由在晶体方面与SiC衬底20的单晶碳化硅不同的单晶碳化硅制成的情况。表述“基底衬底10 和SiC衬底20由在晶体方面不同的碳化硅制成”是指例如其中相对于基底衬底10和SiC 衬底20之间的边界而言一侧上的缺陷密度不同于另一侧上的缺陷密度的状态。在该情况下，缺陷密度在边界处可以是不连续的。此外，在本实施例中的用于制造碳化硅衬底1的方法中，在步骤(S40)中，可以在通过减小大气的压力而得到的气氛中加热堆叠衬底。这可降低碳化硅衬底1的制造成本。 此外，在步骤(S50)中，可以在通过减小大气的压力而得到的气氛中加热连接衬底。这可降低碳化硅衬底1的制造成本。此外，在本实施例中的用于制造碳化硅衬底1的方法的步骤(S40)中，可以在高于 IO-1Pa且低于IO4Pa的压力下加热堆叠衬底2。这可以利用简单设备来实现上述连接，并且可以在相对短的时间内提供用于实现该连接的气氛。结果，可以降低碳化硅衬底1的制造成本。此外，在步骤(S50)中，可以在高于KT1I^且低于IO4Pa的压力下加热连接衬底3。 这可以利用简单设备来实现上述空洞30的转移，并且可以在相对短的时间内提供实现空洞30的转移的气氛。结果，可以降低碳化硅衬底1的制造成本。这里，在步骤(S30)中制造的堆叠衬底中，形成在基底衬底10和SiC衬底20之间的间隙优选为IOOym或更小。因此，在步骤(S40)中，可以获得SiC衬底20和SiC衬底20 之间的均一连接。此外，步骤(S40)中用于堆叠衬底的加热温度优选不低于1800°C且不高于 2500°C。如果加热温度不低于1800°C，则连接基底衬底10和SiC衬底20所用时间长，导致碳化硅衬底1的制造效率降低。另一方面，如果加热温度超过2500°C，则基底衬底10和 SiC衬底20的表面变粗糙，这会导致将要制造的碳化硅衬底1中产生多种晶体缺陷。为了提高制造效率、同时抑制碳化硅衬底1中缺陷的产生，优选将步骤(S40)中用于堆叠衬底的加热温度设定为不低于1900°C且不高于2100°C。此外，步骤(S40)中加热时的气氛可以是惰性气体气氛。在气氛为惰性气体气氛的情况下，惰性气体气氛优选包含选自由氩、氦和氮组成的组中的至少一种。(第二实施例)下面描述本发明的另一个实施例，即第二实施例。第二实施例中的用于制造碳化硅衬底的方法基本上是以与第一实施例中相同的方式执行的。但是，在SiC衬底的布置方面，第二实施例中的用于制造碳化硅衬底的方法不同于第一实施例的方法。
在第二实施例中的用于制造碳化硅衬底的方法中，参照图1，如在第一实施例中一样，作为步骤(SlO)，执行衬底准备步骤。在该步骤(SlO)中，准备基底衬底10和SiC衬底 20。这样，在本实施例中，准备多个SiC衬底20。接着，根据需要，以与第一实施例中相同的方式来执行步骤(S20)。之后，作为步骤 (S30)，执行堆叠步骤。在该步骤(S30)中，参照图8，当从平面视角观看时，在步骤(SlO)中准备的多个SiC衬底20被并排地布置成与基底衬底10的主表面IOA接触。在此情况下， 多个SiC衬底20优选被布置成矩阵形式，使得相邻的SiC衬底20在基底衬底10上彼此接触。然后，作为步骤(S40)，以与第一实施例相同的方式来执行连接步骤，以得到连接衬底3 (参见图9)。在此情况下，如在第一实施例中一样，会在基底衬底10和SiC衬底20 之间的连接界面15附近形成空洞30。此外，在本实施例中，会在SiC衬底20之间的连接界面25附近形成空洞31。接着，如在第一实施例中一样，作为步骤(S50)，执行空洞转移步骤。因此，如图10 所示，形成在连接界面15附近的空洞30到达基底衬底10的与SiC衬底20相反的主表面 IOB附近。此外，形成在SiC衬底20之间的连接界面25附近的空洞31也到达主表面IOB 附近。然后，如在第一实施例中一样，执行步骤(S60)，从而完成本实施例中如图11所示的碳化硅衬底1。因为使用了多个SiC衬底20，所以可以容易地提供具有大直径的碳化硅衬底1，因而进一步降低使用碳化硅衬底的半导体器件的制造成本。此外，参照图8，SiC衬底20中的每个优选具有大致垂直于SiC衬底20的主表面 20A的端表面20C。以此方式，可以容易地形成碳化硅衬底1。这里，例如，当端表面20C和主表面20A形成不小于85°且不大于95°的角度时，可以确定端表面20C和主表面20A彼此大致垂直。(第三实施例)作为第三实施例，下面描述使用本发明的上述碳化硅衬底制造的一个示例性半导体器件。参照图12，根据本发明的半导体器件101是垂直型DiMOSFET (双注入型M0SFET)， 并且具有衬底102、缓冲层121、击穿电压保持层122、ρ区123、η+区124、ρ+区125、氧化物膜126、源电极111、上部源电极127、栅电极110以及形成在衬底102的背表面上的漏电极 112。具体来讲，在由η型导电性碳化硅制成的衬底102的前表面上形成有由碳化硅制成的缓冲层121。所采用的衬底102是根据本发明的用于制造碳化硅衬底的方法，即包括第一和第二实施例中所描述的方法制造的碳化硅衬底。在采用第一和第二实施例中的每一个中的碳化硅衬底1的情况下，缓冲层121被形成在由碳化硅衬底1的SiC衬底20上。缓冲层 121具有η型导电性，并且具有例如0.5μπι的厚度。此外，缓冲层121中的η型导电性杂质具有例如5Χ IO17CnT3的浓度。在缓冲层121上形成的是击穿电压保持层122。击穿电压保持层122由η型导电性碳化硅制成，并且具有例如IOym的厚度。此外，击穿电压保持层 122包含浓度例如为5 X IO15CnT3的η型导电性杂质。击穿电压保持层122具有其中形成ρ型导电性的ρ区123并且ρ型导电性的ρ区 123之间具有空间的表面。在ρ区123中的每个中，在ρ区123的表面层处形成有η+区124。 此外，在与η+区IM相邻的位置处，形成有ρ+区125。氧化物膜1 被形成为在一个ρ区 123中的n+区124、该ρ区123、击穿电压保持层122的在两个ρ区123之间的暴露部、另一个ρ区123以及所述另一个ρ区123中的η+区IM上延伸。在氧化物膜1 上，形成栅电极110。此外，源电极111被形成在n+区IM和ρ+区125上。在源电极111上，形成上部源电极127。此外，漏电极112被形成在衬底102的背表面，即与形成有缓冲层121的前表面相反的表面上。本实施例中的半导体器件101采用根据本发明中的用于制造碳化硅衬底的方法， 即包括第一和第二实施例中所描述的方法而制造的碳化硅衬底作为衬底102。即是说，半导体器件101包括作为碳化硅衬底的衬底102 ；都用作在衬底102上和之上形成的外延生长层的缓冲层121和击穿电压保持层122 ；以及形成在击穿电压保持层122上的源电极111。 此外，衬底102是根据本发明中的用于制造碳化硅衬底的方法制造的。这里，如上所述，根据本发明中的用于制造碳化硅衬底的方法制造的衬底能够降低半导体器件的制造成本。因此，可以利用降低的制造成本来制造半导体器件101。下面参照图13-图17来描述用于制造图12所示的半导体器件101的方法。参照图13，首先，执行碳化硅衬底准备步骤(SllO)。这里准备的是例如由碳化硅制成的并且其主表面对应于(03-38)面(参见图14)的衬底102。作为衬底102，准备有本发明的碳化硅衬底，包括根据第一和第二实施例中所描述的每一个制造方法制造的碳化硅衬底1。作为衬底102 (参见图14)，可以采用具有η型导电性并且具有0. 02 Ω cm的衬底电阻。接着，如图13所示，执行外延层形成步骤(S120)。具体来讲，在衬底102的前表面上形成缓冲层121。缓冲层121被形成在被采用作为衬底102的碳化硅衬底1的SiC层21 的主表面20A(参见图7)上。形成由η型导电性碳化硅制成的并且具有例如0.5μπι的厚度的外延层，作为缓冲层121。缓冲层121具有密度例如为5Χ IO17CnT3的导电性杂质。然后，在缓冲层121上，如图14所示，形成击穿电压保持层122。使用外延生长法来形成由η 型导电性碳化硅制成的层，作为击穿电压保持层122。击穿电压保持层122可以具有例如 IOym的厚度。此外，击穿电压保持层122包含密度例如为5 X IO15CnT3的η型导电性杂质。接着，如图13所示，执行注入步骤(S130)。具体来讲，使用通过光刻和蚀刻形成的氧化物膜作为掩膜，将P型导电性杂质注入到击穿电压保持层122中，从而形成如图15所示的P区123。此外，在去除这样使用的氧化物膜之后，通过光刻和蚀刻来形成具有新的图案的氧化物膜。使用该氧化物膜作为掩膜，将η性导电性的导电性杂质注入到预定区域中， 以形成η+区124。以类似的方式，注入ρ性导电性的导电性杂质，以形成ρ+区125。结果， 得到如图15所示的结构。在这样的注入步骤之后，执行激活退火工艺。该激活退火工艺可以在例如采用氩作为气氛气体、加热温度被设定为1700°C且加热时间被设定为30分钟的条件下执行。接着，如图13所示执行栅绝缘膜形成步骤(S140)。具体来讲，如图16所示，氧化物膜126被形成为覆盖击穿电压保持层122、ρ区123、n+区IM和p+区125。作为形成氧化物膜126的条件，例如，可以执行干法氧化(热氧化)。干法氧化可以在加热温度被设定为1200°C且加热时间被设定为30分钟的条件下执行。之后，如图13所示，执行氮退火步骤(S150)。具体来讲，在一氧化氮(NO)的气氛气体中执行退火步骤。用于该退火工艺的温度条件可以例如如下加热温度被设定为1100°c 且加热时间被设定为120分钟。结果，在氧化物膜1 和被设置在氧化物膜1 下方的击穿电压保持层122、p区123、n+区IM和p+区125中的每一个之间的界面附近引入氮原子。 此外，在使用一氧化氮的气氛气体的退火步骤之后，可以使用作为惰性气体的氩(Ar)气来执行额外的退火。具体来讲，使用氩气作为气氛气体，额外的退火可以在加热温度被设定为 1100°C且加热时间被设定为60分钟的条件下执行。接着，如图13所示，执行电极形成步骤(S160)。具体来讲，借助于光刻法，在氧化物膜126上形成具有图案的抗蚀剂膜。使用该抗蚀剂膜作为掩膜，通过蚀刻来去除氧化物膜的在n+区IM和ρ+区125之上的部分。之后，在抗蚀剂膜上并且在氧化物膜126的开口中形成诸如金属的导电性膜以接触n+区IM和ρ+区125。之后，去除抗蚀剂膜，从而去除导电性膜的位于该抗蚀剂膜上的部分(剥离)。这里，例如，可以使用镍(Ni)，作为导体。结果，如图17所示，可以得到源电极111。应予以注意的是，在此情况下，优选执行用于合金的热处理。具体来讲，使用作为惰性气体的氩(Ar)气的气氛气体，将加热温度设定为950°C并将加热时间设定为2分钟，来执行热处理(合金处理)。之后，在源电极111上形成上部源电极127(参见图1 。进一步，在氧化物膜1 上形成栅电极110(参见图12)。此外，形成漏电极112(参见图12)。以这种方式，可以得到图12中所示的半导体器件101。应予以注意的是，在第三实施例中，垂直型MOSFET被示出为可以使用本发明的碳化硅衬底制造的一个示例性半导体器件，但可以制造的半导体器件不限于此。例如，可以使用本发明的碳化硅衬底来制造各种类型的半导体器件，诸如JFET(结型场效应晶体管)、 IGBT(绝缘栅双极晶体管)和肖特基势垒二极管。此外，第三实施例示出了其中通过在其主表面与(03-38)面相对应的碳化硅衬底上形成用作有源层的外延层来制造半导体器件的情况。但是，主表面可以采用的晶面不限于此，并且对于主表面，可以采用适合于使用目的并且包括(0001)面的任何晶面。此外，作为主表面(碳化硅衬底1的SiC衬底(SiC层)20的主表面20A)，可以采用在<01-10>方向上相对于(0-33-8)面具有不小于-3°且不大于+5°的偏离角的主表面，以便进一步提高使用碳化硅衬底制造MOSFET等的情况下的沟道迁移率。这里，将六方晶系的单晶碳化硅的(0001)面定义为硅面，而将(000-1)面定义为碳面。与其间，“在 <01-10>方向上相对于(0-33-8)面的偏离角”是指由主表面的法线到由作为偏离取向的基准的<000-1>方向和<01-10>方向限定的平面的正交投影以及(0-33-8)面的法线而形成的角度。正号值对应于其中正交投影与<01-10>方向接近平行的情况，而负号值对应于其中正交投影与<000-1>方向接近平行的情况。此外，表述“主表面在<01-10>方向上相对于 (0-33-8)面具有不小于-3°且不大于+5°的偏离角”表示主表面对应于碳面侧的满足碳化硅晶体中的上述条件的平面。应予以注意的是，在本申请中，(0-33-8)面包括碳面侧处的根据对用于限定晶面的轴的确定而以不同方式表述的等同平面，并且不包括硅面侧处的平面。应予以注意的是，在本发明中的用于制造碳化硅衬底的方法、用于制造半导体器件的方法、碳化硅衬底和半导体器件中，基底衬底(基础层)优选具有2英寸或以上的直径，更优选具有6英寸或以上的直径。此外，考虑到在功率器件中的应用，构成SiC层(SiC 衬底)的碳化硅优选具有4H多型。另外，基底衬底和SiC衬底中的每一个优选具有相同的晶体结构。此外，基底衬底和SiC衬底之间的热膨胀系数差优选为足够小，以致不在使用碳化硅衬底制造半导体器件的过程中产生裂纹。此外，在基底衬底和SiC衬底中的每一个中，平面内其厚度的变化小，具体地，其厚度的变化优选为ΙΟμπι或更小。其间，考虑到在其中电流在碳化硅衬底的厚度方向上流动的垂直型器件中的应用，基础层优选具有小于 50m Ω cm的电阻率，更优选地，具有小于IOmQcm的电阻率。其间，为了有利于其操作，碳化硅衬底优选具有300 μ m或以上的厚度。此外，连接基底衬底和SiC衬底的步骤中对堆叠衬底加热可以使用例如电阻加热法、高频感应加热法、灯退火法等来执行。在此所公开的实施例在任何方面都仅是例示性而非限制性的。本发明的范围由权利要求书而非上述实施例来限定，并且意图将任何修改包括在与权利要求书等同的范围和 3眉、中ο工业应用性本发明中的用于制造碳化硅衬底的方法、用于制造半导体器件的方法、碳化硅衬底和半导体器件可特别有利地应用于均要求降低采用碳化硅衬底的半导体器件的制造成本的用于制造碳化硅衬底的方法、用于制造半导体器件的方法、碳化硅衬底和半导体器件。附图标记列表1 碳化硅衬底；2 堆叠衬底；3 连接衬底；10 基础层(基底衬底)；10AU0B 主表面；15 连接界面；20 =SiC层(SiC衬底)；20A、20B 主表面；20C 端表面；25 连接界面； 30,31 空洞；30A、30B 内壁；101 半导体器件；102 衬底；110 栅电极:111 源电极；112 漏电极；121 缓冲层；122 击穿电压保持层；123 :p区；124 :n+区；125 :p+区；126 氧化物膜；127:上部源电极。
权利要求
1.一种用于制造碳化硅衬底(1)的方法，包括下列步骤准备由碳化硅制成的基底衬底(10)和由单晶碳化硅制成的SiC衬底00)；通过堆叠所述基底衬底(10)和所述SiC衬底00)以使得所述基底衬底(10)和SiC 衬底00)的主表面彼此接触，来制造堆叠衬底O)；通过加热所述堆叠衬底O)以使所述基底衬底(10)和所述SiC衬底00)彼此连接， 来制造连接衬底(3)；通过加热所述连接衬底(3)以在所述基底衬底(10)和所述SiC衬底00)之间形成温度差，来使得在制造所述连接衬底C3)的步骤中在所述基底衬底(10)和所述SiC衬底00) 之间的界面(1 处形成的空洞(30)在所述连接衬底(3)的厚度方向上转移；以及通过去除包含所述基底衬底(10)和所述SiC衬底00)中的一个衬底(10)的主表面 (IOB)的区域来去除所述空洞(30)，所述一个衬底(10)在转移所述空洞(30)的步骤中被加热到具有较高温度，所述一个衬底(10)的所述主表面(IOB)与所述基底衬底(10)和所述SiC衬底00)中的另一个衬底00)相反。
2.根据权利要求1所述的用于制造碳化硅衬底(1)的方法，其中在转移所述空洞(30)的步骤中，加热所述连接衬底(3)，以使所述基底衬底(10)具有的温度高于所述SiC衬底00)的温度，并且在去除所述空洞(30)的步骤中，通过去除包括所述基底衬底(10)的与所述SiC衬底 (20)相反的主表面(IOB)的区域来去除所述空洞(30)。
3.根据权利要求2所述的用于制造碳化硅衬底(1)的方法，其中，在转移所述空洞(30)的步骤中，将所述基底衬底(10)的相对于所述SiC衬底00)相反的主表面(IOB)加热到落入不低于1500°C且不高于3000°C的温度范围内。
4.根据权利要求1所述的用于制造碳化硅衬底(1)的方法，在制造所述堆叠衬底(2) 的步骤之前，还包括对在制造所述堆叠衬底O)的步骤中将要彼此接触的、所述基底衬底 (10)和所述SiC衬底00)的主表面(10A、20B)进行平滑化的步骤。
5.根据权利要求1所述的用于制造碳化硅衬底(1)方法，其中，在执行制造所述堆叠衬底( 的步骤之前不对在制造所述堆叠衬底( 的步骤中将要彼此接触的、所述基底衬底(10)和所述SiC衬底00)的主表面(10A、20B)进行抛光的情况下，来执行制造所述堆叠衬底O)的步骤。
6.根据权利要求1所述的用于制造碳化硅衬底(1)的方法，其中，在制造所述堆叠衬底O)的步骤中，当从平面视角观看时，在所述基底衬底(10)上并排布置多个所述SiC衬底00)。
7.根据权利要求1所述的用于制造碳化硅衬底(1)的方法，其中，在制造所述堆叠衬底( 的步骤中，所述SiC衬底00)具有相对于所述基底衬底(10) 相反并且相对于{0001}面具有不小于50°且不大于65°的偏离角的主表面O0A)。
8.根据权利要求7所述的用于制造碳化硅衬底(1)的方法，其中，在制造所述堆叠衬底O)的步骤中，所述SiC衬底00)的相对于所述基底衬底(10) 相反的主表面(20A)具有相对于<1-100>方向形成5°或更小的角度的偏离取向。
9.根据权利要求8所述的用于制造碳化硅衬底(1)的方法，其中，在制造所述堆叠衬底O)的步骤中，所述SiC衬底00)的相对于所述基底衬底(10)相反的主表面O0A)在<1-100>方向上相对于{03-38}面具有不小于-3°且不大于5°的偏离角。
10.根据权利要求7所述的用于制造碳化硅衬底(1)的方法，其中，在制造所述堆叠衬底O)的步骤中，所述SiC衬底00)的相对于所述基底衬底(10) 相反的主表面(20A)具有相对于<11-20>方向形成5°或更小的角度的偏离取向。
11.根据权利要求1所述的用于制造碳化硅衬底(1)的方法，其中，在使所述基底衬底(10)和所述SiC衬底00)相连接的步骤中，在通过减小大气的压力而得到的气氛中加热所述堆叠衬底O)。
12.根据权利要求1所述的用于制造碳化硅衬底(1)的方法，其中，在使所述基底衬底(10)和所述SiC衬底00)相连接的步骤中，在高于10-1 且低于 104Pa的压力下加热所述堆叠衬底(2)。
13.一种用于制造半导体器件(101)的方法，包括下列步骤准备碳化硅衬底(102)；在所述碳化硅衬底(10 上形成外延生长层(121、12幻；以及在所述外延生长层(121、122)上形成电极(110、111)，在准备所述碳化硅衬底(10 的步骤中，通过使用根据权利要求1所述的用于制造碳化硅衬底(1)的方法来制造所述碳化硅衬底(102)。
14.一种碳化硅衬底(1)，其是使用根据权利要求1所述的用于制造碳化硅衬底(1)的方法制造的。
15.一种半导体器件(101)，其是使用根据权利要求13所述的用于制造半导体器件 (101)的方法制造的。
全文摘要
本发明公开了一种能够降低制造成本的用于制造碳化硅衬底的方法，该方法包括下列步骤准备基底衬底(10)和SiC衬底(20)；通过在彼此的顶部上放置基底衬底(10)和SiC衬底(20)来制造层叠衬底；通过加热接合衬底来制作接合衬底(3)；通过加热接合衬底(3)使基底衬底(10)的温度高于SiC衬底(20)的温度而使在接合界面(15)处形成的空洞(30)在接合衬底(3)的厚度方向上移动；以及通过去除在与SiC衬底(20)相反侧上包括主要衬底(10B)的基底衬底(10)的区域来去除空洞(30)。
文档编号H01L21/336GK102511074SQ20118000385
公开日2012年6月20日 申请日期2011年2月25日 优先权日2010年6月4日
发明者井上博挥, 佐佐木信, 冲田恭子, 原田真, 和田圭司, 堀井拓, 增田健良, 并川靖生, 西口太郎 申请人:住友电气工业株式会社