专利名称：半导体器件及其制造和封装方法
技术领域：
本发明涉及半导体器件及其制造和封装方法。
背景技术：
半导体器件用于各种电子用途，作为实例，如个人电脑、手机、数码相机、和其他电子设备。通常通过在半导体衬底上方相继沉积绝缘层或介电层、导电层、以及材料半导体层，并采用光刻图案化各种材料层以在其上形成电路组件和元件，来制造半导体器件。通常在单个半导体晶圆上制造数十个或者数百个集成电路。通过沿着切割线(scribe line)切割集成电路来分割(singulated)单独的管芯。然后,例如,将这些单独的管芯以多芯片模块或者以其他封装类型分别封装。用于半导体器件的一种封装类型被称为迹线上凸块(BOT)封装。在半导体晶圆的管芯上形成焊料凸块，并分割管芯。采用焊料回流工艺将管芯或者“倒装芯片”接合或者焊接至BOT封装件上的迹线。当将管芯的焊料凸块接合至BOT封装件上的迹线时可能存在不对准的问题，这可能导致管芯间隙不一致。在一些情况中，由于不对准可能不能进行电连接，这增加了封装产品的成品率损失。因此，本领域中需要的是用于半导体器件的改进封装技术。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括集成电路；以及连接至所述集成电路的表面的多个铜柱，其中所述多个铜柱包含伸长形状，并且其中，所述多个铜柱的至少50%以基本上向心的取向布置。在上述半导体器件中，其中，所有连接至所述集成电路的表面的所述多个铜柱都以基本上对称的取向布置。在上述半导体器件中，其中，所有连接至所述集成电路的表面的所述多个铜柱都以基本上向心的取向布置。在上述半导体器件中，其中，所有位于所述集成电路的表面的外周区域中的所述多个铜柱都以基本上对称的取向布置或者以基本上向心的取向布置。在上述半导体器件中，其中，所有位于所述集成电路的表面的中心区域中的所述多个铜柱都包含基本上对称的取向或者都以基本上向心的取向布置。在上述半导体器件中，其中，所述多个铜柱包含卵形、椭圆形、或跑道形状。在上述半导体器件中，其中，所述多个铜柱包含卵形、椭圆形、或跑道形状，并且其中，在接近所述集成电路的表面的角落的外周区域中的所述多个铜柱中的至少一个包含在对角线方向上的取向。在上述半导体器件中，其中，所述多个铜柱包含卵形、椭圆形、或跑道形状，并且其中，在接近所述集成电路的表面的角落的外周区域中的所述多个铜柱中的至少一个包含在对角线方向上的取向，并且其中，接近所述集成电路的表面的第一边缘的多个铜柱以水平方向取向，并且其中，接近所述集成电路的表面的第二边缘的多个铜柱以垂直方向取向。在上述半导体器件中，其中，所述多个铜柱包含卵形、椭圆形、或跑道形状，并且其中，在接近所述集成电路的表面的角落的外周区域中的所述多个铜柱中的至少一个包含在
对角线方向上的取向，并且其中，接近所述集成电路的表面的第一边缘的多个铜柱以水平方向取向，并且其中，接近所述集成电路的表面的第二边缘的多个铜柱以垂直方向取向，并且其中，所述集成电路的表面的所述第二边缘邻近所述集成电路的表面的所述第一边缘，其中，接近所述集成电路的表面的第三边缘的多个铜柱以水平方向取向，所述第三边缘与所述第一边缘相对，并且其中，接近所述集成电路的表面的第四边缘的多个铜柱以垂直方向取向，所述第四边缘与所述第二边缘相对。根据本发明的另一方面，还提供了一种包括上述半导体器件的封装半导体器件，进一步包括迹线上凸块(BOT)封装件，所述BOT封装件连接至所述集成电路，所述BOT封装件包括衬底和在所述衬底上设置的多个迹线，其中所述集成电路的所述多个铜柱连接至所述BOT封装件上的所述多个迹线。根据本发明的又一方面，还提供了一种制造半导体器件的方法，所述方法包括提供集成电路；在所述集成电路的表面上形成多个接合焊盘；以及在所述集成电路的表面上的所述多个接合焊盘上形成多个铜柱，其中所述多个铜柱包含伸长形状，并且其中所述多个铜柱的至少50%以基本上向心的取向布置。在上述方法中，其中，形成所述多个铜柱包括形成多个铜柱，其中所述多个铜柱中的至少一些以对称的图案布置在所述集成电路的表面上。在上述方法中，其中，形成所述多个铜柱包括形成多个铜柱，其中所述多个铜柱中的至少一些以非对称的图案布置在所述集成电路的表面上。在上述方法中，其中，形成所述多个铜柱包括形成多个以基本上指向所述集成电路的表面的中心的向心性图案布置的铜柱。在上述方法中，其中，形成所述多个铜柱包括形成多个以基本上指向所述集成电路的表面的中心的向心性图案布置的铜柱，并且其中，形成所述多个铜柱包括形成多个具有伸长边的铜柱，并且其中，包含伸长形状的所述多个铜柱的所述伸长边基本上纵向延伸向所述集成电路的表面的中心。根据本发明的又一方面，还提供了一种封装半导体器件的方法，所述半导体器件包括具有在其表面上设置的多个接合焊盘的集成电路，其中，所述方法包括在所述集成电路的所述多个接合焊盘上形成包含伸长形状的多个铜柱，使得多个铜柱的至少50%以基本上向心的取向布置；提供迹线上凸块(BOT)封装件，所述BOT封装件包括在其上的多个迹线；以及将所述集成电路的所述多个铜柱连接至所述BOT封装件上的所述多个迹线。在上述方法中，其中，提供所述BOT封装件包括提供其中所述多个迹线包含第一图案的BOT封装件，其中，形成所述多个铜柱包括形成多个具有第二图案的铜柱，并且其中，所述第二图案基本上与所述第一图案相同。在上述方法中，其中，形成所述多个铜柱包含形成多个包含所述伸长形状的铜柱，所述伸长形状具有宽度和长度，所述长度大于所述宽度，并且其中，在所述集成电路的表面的至少外周区域中，所述多个包含伸长形状的铜柱沿着所述长度向所述集成电路的表面的边缘延伸。在上述方法中，其中，在所述集成电路的所述多个接合焊盘上形成所述多个铜柱使得所述多个铜柱的至少一些包含所述伸长形状并以向心取向布置，有助于在将所述集成电路的所述多个铜柱连接至所述BOT封装件的所述多个迹线期间所述集成电路与所述BOT 封装件的对准。在上述方法中，其中，在所述集成电路的所述多个接合焊盘上形成所述多个铜柱使得所述多个铜柱的至少一些包含所述伸长形状并以向心取向布置，有助于在将所述集成电路的所述多个铜柱连接至所述BOT封装件的所述多个迹线期间所述集成电路与所述BOT封装件的对准，并且其中将所述集成电路的所述多个铜柱连接至所述BOT封装件上的所述多个迹线的步骤包括焊料回流工艺。
为了更充分地理解本发明及其优势，现在将结合附图所进行的以下描述作为参考，其中图1是根据实施例的半导体器件的俯视图，其中位于集成电路上的多个铜柱全部都是伸长的并且以基本上向心且对称的取向设置；图2和图3是封装图1中所示的半导体器件的方法的立体图；图4和图5是根据实施例的接合至BOT封装件的迹线的伸长的铜柱的俯视图；示出了由伸长形状的铜柱提供的自对准；图6至图10示出了半导体器件的俯视图，示出了根据本发明实施例的伸长的铜柱在集成电路上的不同取向和布置的实例；以及图11示出了包含跑道形状的伸长的铜柱的俯视图。除非另有说明，不同附图中相应的数字和符号基本上是指相应的部件。绘制附图用于清楚地示出实施例的相关方面而不必须按比例绘制。
具体实施例方式在下面详细讨论本发明所述实施例的制造和使用。然而，应当理解，实施例提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是制造和使用本发明的示例性具体方式，而不用于限制本发明的范围。首先参考图1，示出了根据本发明实施例的半导体器件100的俯视图。例如，半导体器件100包括集成电路102，集成电路102可以包括半导体晶圆的管芯。在集成电路102的表面上形成多个接合焊盘104(在图1中看不到；接合焊盘104被设置在铜柱110的下方)。集成电路102还可以包括用于促进铜柱110与集成电路102的接界和连接的凸块下金属化(UBM)结构(未示出)，和/或紧邻接合焊盘104的种子层(也未示出)。将多个铜柱110连接至集成电路102的表面。例如，可以在集成电路102的接合焊盘104上形成多个铜柱110。例如，可以在从半导体晶圆分割单独的管芯之前形成铜柱110。在一些实施例中，外周区域112中的铜柱110可以比中心区域114中的铜柱110包含更小的间距。例如，每个铜柱110包括包含铜的金属立杆或桩，以及连接至金属立杆顶部的焊料(未示出)。在本发明的实施例中，铜柱110具有伸长形状，如从集成电路102的俯视图中见到的卵形、椭圆形或跑道形状。伸长的铜柱110可以包含具有尺寸d2的宽度，该尺寸d2可以包含约50pm。伸长的铜柱110可以包含具有尺寸Cl 1的长度，尺度Cl1大于宽度尺寸d2。例如，伸长的铜柱110的长度Cl1可以包含约100 iim。可选地，铜柱110可以包含其他尺寸。例如，铜柱110在图1中所示的实施例中在半导体器件100的整个表面中以星芒图案布置，以达到最大的对称性和向心取向。根据本发明的实施例，在半导体器件100的设计工艺中选择取向方向106a、106b、106c、和106d(以及其他方向，未示出)用于至少一些伸长的铜柱110，以达到封装期间改进的对准。根据实施例，多个铜柱110以基本上向心的取向布置，例如铜柱110对准或指向集成电路102的顶面的中心115。例如，在集成电路102的表面的至少外周区域112中以及集成电路102的其他区域中如中心区域114中，具有伸长形状的多个铜柱110可以沿着它们的长度Cl1向集成电路102的表面的边缘116a、116b、116c和116d延伸。根据一些实施例，在外周区域112中，所有的铜柱110以基本上向心取向布置，和/或基本上是对称的。例如，铜柱110以基本上指向集成电路102的表面的中心115的基本上向心性图案布置。包含伸长形状的多个铜柱110的伸长边(例如沿着长度Cl1延伸)基本上纵向延伸向集成电路102的表面的中心115。根据其他实施例，在中心区域114中，所有的铜柱110都以基本上向心的取向布置，和/或基本上都是对称的。在图1中所示的实施例中，接近集成电路102的表面的第一边缘116b(例如，左边缘)的多个铜柱110中的一些以水平方向106b取向，以及接近集成电路102的表面的第二边缘116a(例如，上边缘)的多个铜柱110中的一些以垂直方向106a取向。集成电路102的表面的第二边缘116a邻近集成电路102的表面的第一边缘116b。接近集成电路102的表面的第三边缘116d (例如，右边缘)的多个铜柱110中的一些也以水平方向106b取向，第三边缘116d与第一边缘116b相对。同样，接近集成电路102的表面的第四边缘116c (例如，下边缘)的多个铜柱110中的一些以垂直方向106a取向，第四边缘116c与第二边缘116a相对。伸长形状的铜柱110中的一些也可以以从上左延伸到下右的对角线方向106c取向和/或以从下左延伸到上右的对角线方向106d取向。例如，在图1中，在外周区域112中接近集成电路102的表面的角落118a和118c的铜柱110包含在对角线方向106c上的取向，以及接近集成电路102的表面的角落118b和118d的铜柱110具有在对角线方向106d上的取向。在一些实施例中，铜柱110以对称图案布置在集成电路102的表面上，如图1中所示。可选地，在其他实施例中，铜柱110可以以非对称图案布置在集成电路102的表面上。
图2和图3是封装图1中所示的半导体器件100的方法的立体图。在集成电路102的多个接合焊盘104上形成铜柱110，使得铜柱110具有伸长形状并以基本上向心的取向布置之后，从半导体晶圆分割集成电路102或管芯，并提供BOT封装件120，如图2中所示。BOT封装件120包括衬底121，并具有在衬底121上形成的多个迹线122。作为实例，衬底121可以包含绝缘材料诸如塑料或陶瓷材料，并可以包含例如约Imm的厚度。可选地，衬底121可以包含其他材料和尺寸。例如，在衬底121上形成的迹线122提供电连接并可以包含铜、钨、铝、或其他材料或其组合。集成电路102的多个铜柱110连接至位于BOT封装件120上的多个迹线122，形成完成的封装半导体器件124，如图3中所示。可以采用焊料回流工艺将铜柱110接合至迹线122，但是可选地，可以使用其他方法。再次参考图2，多个迹线122可以包含第一图案，并且多个铜柱110可以包含第二图案。第二图案可以基本上与第一图案相同，以使集成电路102在封装工艺期间可以与BOT封装件120对准。
图4示出了接合至BOT封装件120的迹线122的伸长的铜柱110的俯视图。如果在焊料回流工艺之前存在具有伸长形状的铜柱110的不对准126，那么在回流工艺期间，由于铜柱110的伸长形状，可有利地实现自对准，如图5中所示，图5示出了在铜柱110接合至BOT封装件120的迹线122的焊料回流工艺之后的对准128。图6至图10示出了半导体器件200、300、400、500、和600的俯视图，示出了根据本发明的实施例的伸长的铜柱210、310、410、510、和610在集成电路202、302、402、502、和602
上的不同取向和布置的实例。用于描述图1的相似的数字用于图6至图10中的各个元件。为了避免重复，在本文中不再详细地描述图6至图10中所示的每个参考编号。相反，使用相似的材料x00、x02、x04、x06等用于描述如用于描述图1所示的各种材料层和元件，其中在图1中x = l,在图6中x = 2,在图7中x = 3,在图8中x = 4,在图9中x = 5,以及在图10中X = 6。在图1中所示的实施例中，所有的铜柱110以基本上向心的取向布置并且是对称的。例如，在图6至图10中所示的实施例中，连接至集成电路202、302、402、502、和602的表面的多个铜柱210、310、410、510、和610全部都包含伸长形状，并且至少50%的铜柱210、310,410,510和610以基本上向心性方向布置。在图6中，外周区域212中的所有铜柱210以基本上向心的取向布置。接近左边缘216b和右边缘216d的铜柱210以水平方向206b布置，并且接近上边缘216a和下边缘216c的铜柱210以垂直方向206a布置。接近左上角落218a的铜柱210和接近右下角落218c的铜柱210以对角线方向206c取向。接近右上角落218d的铜柱210和接近左下角落218b的铜柱210以对角线方向206d取向。中心区域214中的所有铜柱210以水平方向206b布置。中心区域214中的一些铜柱210也可以以向心性方向布置。在图7中，外周区域312中的铜柱310以基本上向心的取向布置，如对图6所述的。接近左上角落318a以及接近右下角落318c的多个铜柱310以对角线方向306c取向。接近右上角落318d以及接近左下角落318b的多个铜柱310以对角线方向306d取向。示出了在每个角落318a、318b、318c和318d中以对角306c或306d设置的3个铜柱310 ;可选地，在其他实施例中，可以在每个角落318a、318b、318c和318d中以对角306c或306d设置两个或更多个铜柱310。在本实施例中，中心区域314中的所有铜柱310以对角线方向306d布置。可选地,例如，中心区域314中的所有铜柱310可以以对角线方向306c或垂直方向306a布置(未示出)。图8、图9和图10示出了其中具有伸长形状的铜柱410、510、和610在如对图7所述的外周区域412、512、和612中布置，并且其中外周区域412、512、和612中的所有铜柱410、510、和610以基本上向心的取向布置的实施例。铜柱410、510、和610可以包含用于实现中心区域414、514、和614中的布置的各种形状和布局，在中心区域414、514、和614中，所有的铜柱410、510、和610具有基本上向心的取向，如所示。例如，在图8和图10中，中心区域414和614中的铜柱410和610以对角线方向406c和406d以及606c和606d的组合取向。在图9中，中心区域514中的铜柱510以垂直方向506a和水平方向506b的组合取向。可选地，例如，在其他实施例中，中心区域414、514、和614中的铜柱410、510、和610以取向方向 406a、406b、406c、406d、506a、506b、506c、506d、606a、606b、606c、606d、和 / 或其他方向的各种其他组合布置(未不出)。
在一些实施例中，如图11中所示，在半导体器件100的俯视图中，包含伸长形状的铜柱110(以及还有铜柱210、310、410、510、和610)可以包含跑道形状。在该实施例中，铜柱110包含具有弯曲拐角的矩形形状。在一些实施例中，如所示，铜柱110可以包含具有两个弯曲端的矩形形状。本发明的实施例包括本文所述的半导体器件100、200、300、400、500、和600，并且还包括半导体器件100、200、300、400、500、和600的制造工艺。实施例还包括在BOT封装件120中封装的半导体器件100、200、300、400、500、和600以及如本文中所述的封装半导体器件 100、200、300、400、500、和 600 的方法。本发明实施例的优势包括提供在封装期间由于使用伸长的铜柱110、210、310、410、510、和610以及还由于伸长的铜柱110、210、310、410、510、和610在BOT封装件120的衬底121上的基本上向心的取向而自对准的新型半导体器件100、200、300、400、500、和600。如本文所述以向心取向形成伸长形状的铜柱110、210、310、410、510、和610改进了对准和管芯间隙一致性。使用本发明实施例可以在封装工艺期间达到更高的成品率。在制造和封装工艺流程中，可以很容易地应用本文所述的新型半导体器件100、200、300、400、500、和600及其方法。多个铜柱110、210、310、410、510、和610的至少50%包含伸长形状并以基本上向心的取向布置。然而，在其他实施例中，更大百分比例如60%、75%或更大(例如，如图1中所示的100% )的铜柱110、210、310、410、510、和610可以具有伸长形状，并可以在集成电路102、202、302、402、502、和602的整个表面中以基本上向心的取向布置，从而进一步增加本发明所实现的优势。在其他实施例中，如图1中所示的实施例，多个铜柱110全部都包含伸长形状，并以基本上向心的取向布置，且是对称的。在本文中参考在BOT封装件中封装的倒装芯片集成电路设计描述本发明的实施例。作为实例，本发明的实施例在其他晶圆级封装(WLP)应用、多芯片封装系统和其他用于半导体器件的封装方案中也具有有益的用途。本发明实施例用于任何尺寸的集成电路102、202、302、402、502、和 602。例如，图1和图8至图10中所示出的实施例具有特别大量的以基本上向心的取向来取向的包含伸长形状的铜柱410、510、和610，其在一些应用中可以提供增强的接合对准。作为另一个实例，在其他实施例中，基本上是对称的铜柱110、210、310、410、510、和610的图案在一些应用中可以提供增强的接合对准。根据本发明的一个实施例，一种半导体器件包括集成电路；以及连接至集成电路表面的多个铜柱。所述多个铜柱具有伸长形状，并且至少50%以基本上向心的取向布置。在另一个实施例中，一种制造半导体器件的方法包括提供集成电路；在集成电路的表面上形成多个接合焊盘；以及在集成电路的表面上的多个接合焊盘上形成多个铜柱。多个铜柱包含伸长形状，并且至少50%以基本上向心的取向布置。在又一个实施例中，公开了一种封装半导体衬底的方法，所述半导体器件包括具有在其表面上设置的多个接合焊盘的集成电路。该方法包括在集成电路的多个接合焊盘上形成多个包含伸长形状的铜柱，使得多个铜柱的至少50%以基本上向心的取向布置；提供BOT封装件，该BOT封装件包括在其上的多个迹线；以及将集成电路的多个铜柱连接至BOT封装件上的多个迹线。 尽管已经详细地描述了本发明实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明的精神和范围的情况下，在其中进行各种改变、替换和更改。例如，本领域技术人员将很容易理解本文所述的许多部件、功能、工艺和材料可以发生改变，同时保持在本发明的范围内。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明将很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。
权利要求
1.一种半导体器件，包括 集成电路；以及 连接至所述集成电路的表面的多个铜柱，其中所述多个铜柱包含伸长形状，并且其中，所述多个铜柱的至少50%以基本上向心的取向布置。
2.根据权利要求1所述的半导体器件，其中，所有连接至所述集成电路的表面的所述多个铜柱都以基本上对称的取向布置。
3.根据权利要求1所述的半导体器件，其中，所有连接至所述集成电路的表面的所述多< 个铜柱都以基本上向心的取向布置。
4.根据权利要求1所述的半导体器件，其中，所有位于所述集成电路的表面的外周区域中的所述多个铜柱都以基本上对称的取向布置或者以基本上向心的取向布置。
5.根据权利要求1所述的半导体器件，其中，所有位于所述集成电路的表面的中心区域中的所述多个铜柱都包含基本上对称的取向或者都以基本上向心的取向布置。
6.一种包括根据权利要求1所述的半导体器件的封装半导体器件，进一步包括迹线上凸块(BOT)封装件，所述BOT封装件连接至所述集成电路，所述BOT封装件包括衬底和在所述衬底上设置的多个迹线，其中所述集成电路的所述多个铜柱连接至所述BOT封装件上的所述多个迹线。
7.—种制造半导体器件的方法，所述方法包括 提供集成电路； 在所述集成电路的表面上形成多个接合焊盘；以及 在所述集成电路的表面上的所述多个接合焊盘上形成多个铜柱，其中所述多个铜柱包含伸长形状，并且其中所述多个铜柱的至少50%以基本上向心的取向布置。
8.根据权利要求7所述的方法，其中，形成所述多个铜柱包括形成多个铜柱，其中所述多 个铜柱中的至少一些以对称的图案布置在所述集成电路的表面上。
9.一种封装半导体器件的方法，所述半导体器件包括具有在其表面上设置的多个接合焊盘的集成电路，其中，所述方法包括 在所述集成电路的所述多个接合焊盘上形成包含伸长形状的多个铜柱，使得多个铜柱的至少50%以基本上向心的取向布置； 提供迹线上凸块(BOT)封装件，所述BOT封装件包括在其上的多个迹线；以及 将所述集成电路的所述多个铜柱连接至所述BOT封装件上的所述多个迹线。
10.根据权利要求9所述的方法，其中，提供所述BOT封装件包括提供其中所述多个迹线包含第一图案的BOT封装件，其中，形成所述多个铜柱包括形成多个具有第二图案的铜柱，并且其中，所述第二图案基本上与所述第一图案相同。
全文摘要
公开了半导体器件及其制造和封装方法。在一个实施例中，半导体器件包括集成电路和连接至集成电路的表面的多个铜柱。所述多个铜柱具有伸长形状。多个铜柱的至少50％以基本上向心的取向布置。
文档编号H01L23/488GK103000597SQ20121000377
公开日2013年3月27日 申请日期2012年1月4日 优先权日2011年9月9日
发明者吴胜郁, 郭庭豪, 陈承先, 郑明达 申请人:台湾积体电路制造股份有限公司