专利名称：半导体器件及制造方法
技术领域：
本发明涉及半导体集成电路制造领域，特别是涉及一种半导体器件；本发明还涉及一种半导体器件的制造方法。
背景技术：
在半导体高压器件中，不论是绝缘栅双极晶体管(IGBT)、快速恢复二极管(FRD)，还是M0SFET，在器件的栅极加正偏电压时器件导通，此时都希望导通状态下的功耗最小，也即希望器件的导通状态压降即通态压降小，利用更薄的硅片能直接降低器件的通态压降，但器件厚度的下降会降低器件在反向击穿情况下的耐压能力，两者是一对矛盾。为了解决上述矛盾，场阻断层被引用到半导体高压器件中，形成半导体器件；以漂移区为N型掺杂的IGBT即N型IGBT为例，如图1所示，为一种现有场阻断型IGBT的结构示意图，现有场阻断型IGBT和没有场阻断层的IGBT的区别是，在N型硅片I和P型发射极4间包括一 N型的场阻断层3，所述场阻断层3的载流子浓度大于所述硅片I的载流子浓度，在P阱7和所述场阻断层3之间的所述硅片I组成器件的N型漂移区。现有场阻断型IGBT的其它结构和其它非场阻断型的IGBT的结构相同，包括:在所述硅片I中形成有P阱7、在P阱7中形成有N+源8，栅氧5、多晶硅栅6，所述多晶硅6覆盖部分所述P阱7、并在覆盖处形成沟道区，沟道区连接所述N+源8和所述硅片I ;P+接触注入11，和所述P阱7连接并用于引出所述P阱7，接触孔10，以及表面金属12和背面金属14。如图1所示,其中截面A到截面B之间的区域为所述P阱7的形成区域，截面A到截面B之间也包括部分由所述硅片I的N型掺杂区形成的漂移区，截面B到截面C之间的区域为另一部分由所述硅片I的N型掺杂区形成的漂移区。截面C到截面D之间的区域为所述场阻断层3。截面D到截面E之间的区域为P型发射极4。如图2所示，为现有场阻断型IGBT的从所述P阱7到所述P型发射极4间的杂质浓度的分布示意图；图3对应于图2中的器件工作在反向阻断状态下时电场分布示意图。由图2可知，截面C到截面D之间的场阻断层的杂质浓度大于截面B到截面C之间的N型漂移区的杂质浓度，图2中的P对应的区域的杂质为P型杂质。由图3可知，器件工作时电场穿透过所述N型漂移区时为一个梯形结构，该梯形的面积即为所述N型漂移区的耐压能力；如果没有所述场阻断层3，器件工作时电场穿透过所述N型漂移区时会呈一个三角形结构，这时的耐压能力为三角形BHD所对应的面积；显然有场阻断层时器件的耐压能力会得到提闻。现有场阻断型半导体器件制作方法是在器件正面工艺完成后在背面进行N型杂质如磷或砷的离子注入，之后通过退火来激活，该退火包括普通的高温热退火和激光退火。由于退火之前器件正面已形成有AL等金属材料，在采用普通的热退火技术时退火温度一般不能高于500摄氏度，注入的场阻断层离子被激活的效率不高，同时还不能达到扩散的效果。而采用激光退火能大大提高效率，激光退火所能达到的深度有限，而且工艺成本高，因此也不可能进行长时间的激活，也没有能使杂质进行有效的扩散，这样得到的场阻断层的离子分布都是比较剧变的。这种载流子浓度的剧变，在器件由导通状态变化成关断状态的过程中，由于在场阻断层中的内建电场较大，加速了通态时在漂移区中的电子流经N型场阻断层的速度，造成电流的急剧下降从而使开关的柔软性下降，在感性负载下易于产生一个高的峰值电压使器件失效；另一方面，在短时间中在背面P+N阻断层即P型发射极4和场阻断层3的PN结中易于造成局部的电子和空穴的较大差异，在该结附近形成一个很高的电场，也易于使器件失效。
发明内容
本发明所要解决的技术问题是提供一种半导体器件，在具有较低的导通电阻的同时，能使器件在关断时的电流下降速度得到有效控制，从而能提高器件的可靠性。本发明还提供一种半导体器件的制造方法。为解决上述技术问题，本发明提供的半导体器件包括:一形成于硅片的正面的第
一P型区。一形成于所述硅片的背面的第二 P型区，在所述第二 P型区的背面形成有背面电极。一 N型区，该N型区位于所述第一 P型区和所述第二 P型区之间，所述N型区为所述半导体器件的漂移区；所述N型区包括第一 N型区和第二 N型区，所述第一 N型区的杂质浓度均匀，所述第二 N型区的杂质浓度为一缓变结构；所述第二 N型区位于所述第一 N型区和所述第二 P型区之间，所述第一 N型区的杂质浓度为第一杂质浓度，所述第二 N型区的杂质浓度在所述第一杂质浓度的基础上增加、且所述第二 N型区的杂质浓度至少包括一个峰值；在所述第一 N型区到所述第二 P型区的方向上的所述第二 N型区的各所述峰值区域的杂质浓度增加的区域中，所述第二 N型区中的从杂质浓度为所述第一杂质浓度的位置到杂质浓度为10倍的所述第一杂质浓度的位置之间的所述第二 N型区的杂质浓度随位置的增加速率的最大值小于IOCl/微米，Cl表示所述第一杂质浓度的值；所述第二 N型区中的从杂质浓度为10倍的所述第一杂质浓度的位置到杂质浓度为50倍的所述第一杂质浓度的位置之间的所述第二 N型区的杂质浓度随位置的增加速率的最大值小于300C1/微米。进一步的改进是，所述N型区的杂质浓度的最大值为所述第一 P型区的杂质浓度的2个数量级以下、且为所述第二 P型区的杂质浓度的2个数量级以下。进一步的改进是，在所述第二 N型区的各所述峰值位置之间、或者在所述第二 N型区的靠近所述第二 P型区的所述峰值位置到所述第二 P型区之间，所述第二 N型区的杂质浓度保持为各所述峰值位置处的杂质浓度、或者从各所述峰值位置处的杂质浓度逐渐降低到所述第一杂质浓度。为解决上述技术问题，本发明提供的第一种半导体器件的制造方法采用如下步骤形成所述N型区:步骤一、提供一杂质浓度为第一杂质浓度的N型掺杂的硅片，在所述硅片的正面完成正面金属淀积之前，从背面对所述硅片进行减薄；所述第一 P型区的形成工艺属于正面工艺，所述第一 P型区在减薄之前形成、或者所述第一 P型区在减薄之后形成。步骤二、从所述硅片的背面进行第一N型杂质离子注入；所述第一N型杂质离子注入区域形成所述第二 N型区，所述第二 N型区到所述第一 P型区之间的区域形成所述第一N型区；所述第一 N型区和所述第二 N型区组成所述N型区。步骤三、对所述硅片进行第一热退火处理，所述第一热退火的温度为800°C 1250°C，时间为60分钟 1200分钟。为解决上述技术问题，本发明提供的第二种半导体器件的制造方法采用如下步骤形成所述N型区:步骤一、提供一杂质浓度为第一杂质浓度的N型掺杂的硅片，在所述硅片的正面完成所述半导体器件的正面工艺，所述正面工艺包括形成所述第一 P型区的工艺、正面金属淀积和图形化工艺。步骤二、从背面对所述硅片进行减薄。步骤三、从所述硅片的背面进行第二N型杂质离子注入；所述第二N型杂质离子注入包括多次不同能量的注入；所述第二 N型杂质离子注入区域形成所述第二 N型区，所述第
二N型区到所述第一 P型区之间的区域形成所述第一 N型区；所述第一 N型区和所述第二N型区组成所述N型区。步骤四、从所述硅片的背面对所述硅片进行激光退火处理，激光退火时所述硅片被处理区域的温度高于800°C。为解决上述技术问题，本发明提供的第三种半导体器件的制造方法采用如下步骤形成所述N型区:步骤一、提供一杂质浓度为第一杂质浓度的N型掺杂的硅片，在所述硅片的正面完成所述半导体器件的正面工艺，所述正面工艺包括形成所述第一 P型区的工艺、正面金属淀积和图形化工艺。步骤二、从背面对所述硅片进行减薄。步骤三、从所述硅片的背面进行第一氢杂质离子注入；所述第一氢杂质离子注入包括多次不同能量的注入；所述第一氢杂质离子注入区域形成所述第二 N型区，所述第二 N型区到所述第一 P型区之间的区域形成所述第一 N型区；所述第一 N型区和所述第二 N型区组成所述N型区。步骤四、对所述硅片进行第二热退火处理，所述第二热退火的温度为200°C 420°C，时间为20分钟 200分钟。为解决上述技术问题，本发明提供的第四种半导体器件的制造方法采用如下步骤形成所述N型区:步骤一、提供一杂质浓度为第一杂质浓度的N型掺杂的硅片，在所述硅片的正面完成正面金属淀积之前，从背面对所述硅片进行减薄；所述第一 P型区的形成工艺属于正面工艺，所述第一 P型区在减薄之前形成、或者所述第一 P型区在减薄之后形成。步骤二、从所述硅片的背面进行N型外延层生长形成所述第二 N型区，所述第二 N型区到所述第一 P型区之间的区域形成所述第一 N型区；所述第一 N型区和所述第二 N型区组成所述N型区。为解决上述技术问题，本发明提供的第五种半导体器件的制造方法采用如下步骤形成所述N型区:步骤一、提供一杂质浓度为第一杂质浓度的N型掺杂的硅片，在所述硅片的正面完成正面金属淀积之前，从背面对所述硅片进行减薄；所述第一 P型区的形成工艺属于正面工艺，所述第一 P型区在减薄之前形成、或者所述第一 P型区在减薄之后形成。步骤二、从所述硅片的背面进行第三N型杂质离子注入；所述第三N型杂质离子注入区域形成所述第二 N型区的第一部分。步骤三、对所述硅片进行第三热退火处理，所述第三热退火的温度高于700°C，时间大于5小时。步骤四、在所述硅片的正面完成所述半导体器件的正面工艺，所述正面工艺包括形成所述第一 P型区的工艺、正面金属淀积和图形化工艺。步骤五、从所述硅片的背面进行第二氢杂质离子注入；所述第二氢杂质离子注入包括多次不同能量的注入；所述第二氢杂质离子注入区域形成所述第二 N型区的第二部分，由所述第一部分和所述第二部分组成所述第二 N型区；所述第二部分的杂质浓度的峰值位置和所述硅片的背面表面之间的距离大于所述第一部分的杂质浓度的最低值的位置和所述硅片的背面表面之间的距离；所述第二 N型区到所述第一 P型区之间的区域形成所述第一 N型区；所述第一 N型区和所述第二 N型区组成所述N型区。步骤五、对所述硅片进行第四热退火处理，所述第四热退火的温度为200°C 420°C，时间为20分钟 200分钟。本发明器件通过在漂移区中增加一掺杂浓度为缓慢增加的缓变区，缓变区位于硅片的背面一侧且缓变区的掺杂浓度大于均匀区的掺杂浓度，高掺杂的缓变区能保证器件得到较低的导通电阻，使导通电阻的大小和现有场阻断型半导体器件的导通电阻一致。同时，缓变区的掺杂浓度的增加速率得到了良好的控制，为一种缓变的结构，这样本发明器件能消除现有场阻断型半导体器件中存在的场阻断层中的内建电场较大的缺陷，从而能使器件在关断时的电流下降速度得到有效控制，使该关断电流不再是一种急剧下降的电流，而是一种缓慢下降的软性电流，这样就能提高器件的可靠性。
下面结合附图和具体实施方式
对本发明作进一步详细的说明:图1是现有场阻断型IGBT的结构示意图；图2是现有场阻断型IGBT的从P阱到P型发射极间的杂质浓度的分布示意图；图3是对应于图2中的器件工作在反向阻断状态下时电场分布示意图；图4是本发明实施例一半导体器件的结构示意图；图5A是本发明实施例一半导体器件的制造方法形成的器件的漂移区的杂质浓度的分布示意图；图5B是本发明实施例二半导体器件的制造方法形成的器件的漂移区的杂质浓度的分布示意图；图5C是本发明实施例三半导体器件的制造方法形成的器件的漂移区的杂质浓度的分布示意图；图是本发明实施例四半导体器件的制造方法形成的器件的漂移区的杂质浓度的分布示意图；图6是本发明实施例五半导体器件的结构示意图。
具体实施例方式如图4所示，是本发明实施例一半导体器件的结构示意图；本发明实施一半导体器件是以反向击穿电压为3300V、且漂移区为N型的IGBT器件为例进行说明，所述硅片I的N型杂质的掺杂浓度为第一杂质浓度Cl = 1E13CM—3、电阻率为180欧姆.厘米。本发明实施例一半导体器件包括:一形成于硅片的正面的第一 P型区7。本发明实施例一半导体器件的正面工艺还包括:位于所述硅片I上端的栅氧5和多晶硅电极6 ;包覆所述多晶硅电极6的层间介质膜9 ;形成于所述第一 P型区7中的N+源8 ;接触孔10，用于引出所述N+源8 ；P+接触注入层11，形成于所述接触孔10并进入到所述第一 P型区7中，用于将所述第一 P型区7引出；正面金属12，用于引出器件的源极。所述第一 P型区7位于截面A和截面B之间并作为IGBT器件的体区，被所述多晶硅电极6覆盖位置处所述第一 P型区7形成沟道区；位于截面A和截面B之间并和所述第一 P型区7横向邻近的所述硅片I的未形成所述第一 P型区7的部分形成器件的漏端的漂移区的一部分。—形成于所述硅片I的背面的第二 P型区4，在所述第二 P型区4的背面形成有背面电极14。在本发明实施例一半导体器件中，所述第二 P型区4作为器件的P型发射极。一 N型区，该N型区位于所述第一 P型区7和所述第二 P型区4之间，所述N型区为所述半导体器件的漂移区。所述N型区包括第一 N型区Ia和第二 N型区lb，所述第一N型区Ia的杂质浓度均匀，所述第二 N型区Ib的杂质浓度为一缓变结构；所述第二 N型区Ib位于所述第一 N型区Ia和所述第二 P型区4之间，所述第一 N型区Ia的杂质浓度为第一杂质浓度，所述第二 N型区Ib的杂质浓度在所述第一杂质浓度的基础上增加、且所述第
二N型区Ib的杂质浓度至少包括一个峰值。在所述第一 N型区Ia到所述第二 P型区4的方向上的所述第二 N型区Ib的各所述峰值区域的杂质浓度增加的区域中，所述第二 N型区Ib中的从杂质浓度为所述第一杂质浓度的位置到杂质浓度为10倍的所述第一杂质浓度的位置之间的所述第二 N型区Ib的杂质浓度随位置的增加速率的最大值小于IOCl/微米，Cl表示所述第一杂质浓度的值；所述第二 N型区Ib中的从杂质浓度为10倍的所述第一杂质浓度的位置到杂质浓度为50倍的所述第一杂质浓度的位置之间的所述第二 N型区Ib的杂质浓度随位置的增加速率的最大值小于300C1/微米。所述N型区的杂质浓度的最大值为所述第一 P型区7的杂质浓度的2个数量级以下、且为所述第二 P型区4的杂质浓度的2个数量级以下。在所述第二 N型区Ib的各所述峰值位置之间、或者在所述第二 N型区Ib的靠近所述第二 P型区4的所述峰值位置到所述第二 P型区4之间，所述第二 N型区Ib的杂质浓度保持为各所述峰值位置处的杂质浓度、或者从各所述峰值位置处的杂质浓度逐渐降低到所述第一杂质浓度。本发明实施例一半导体器件的制造方法器件结构请参考图4，本发明实施例一半导体器件的制造方法采用如下步骤形成所述N型区:步骤一、首先提供一杂质浓度为第一杂质浓度Cl = 1E13CM3、电阻率为180欧姆.厘米的N型硅片1，所述硅片I的厚度700微米以上。在所述硅片I的正面完成正面金属淀积之前，从背面对所述硅片I进行减薄到需要的厚度500微米 550微米。第一 P型区7的形成工艺属于正面工艺，所述第一 P型区7在减薄之前形成、或者所述第一P型区7在减薄之后形成。本发明实施例一中的正面工艺都放置到所述硅片I减薄之后，且是放置到后续步骤三的第一热处理之后。减薄工艺包括步骤:在所述硅片I的正面即截面A上成长5000埃 20000埃的氧化膜，将所述硅片I的正面保护好；从背面对所述硅片I进行减薄；将所述硅片I的背面进行抛光处理，将背面的缺陷或划痕除去；进行所述硅片I的背面工艺的前处理，如利用DHF即稀释的HF等将所述硅片I背面的自然氧化膜除去掉。步骤二、从所述硅片I的背面进行第一N型杂质离子注入；所述第一N型杂质离子注入区域形成所述第二 N型区lb，所述第二 N型区Ib到所述第一 P型区7之间的区域形成所述第一 N型区Ia ;所述第一 N型区Ia和所述第二 N型区Ib组成所述N型区。第一 N型杂质离子注入采用一次注入、或采用不同能量的多次注入，注入能量范围为5KEV 5M EV,注入剂量为EllCif2 E13CM'步骤三、对所述硅片I进行第一热退火处理，所述第一热退火的温度为800°C 1250°C，时间为60分钟 1200分钟。较佳为，所述第一热退火处理的温度为1100摄氏度 1250摄氏度，退火时间为10小时 20小时，所述第一热退火处理后形成的所述第二 N型区Ib的厚度范围为大于20微米。如图5A所示，所述第二 N型区Ib的杂质浓度包括一个峰值，所述第二 N型区Ib的峰值到所述第二 P型区4之间，所述第二 N型区Ib的杂质浓度保持为所述峰值位置处的杂质浓度。在所述第一 N型区Ia到所述第二 P型区4的方向上的所述第二 N型区Ib的所述峰值区域的杂质浓度增加的区域中，所述第二 N型区Ib的杂质浓度的变化为:所述第二N型区Ib中的从杂质浓度为所述第一杂质浓度的位置b0到杂质浓度为10倍的所述第一杂质浓度的位置bl之间位置差大于5微米。所述第二 N型区Ib中的从杂质浓度为10倍的所述第一杂质浓度的位置b I到杂质浓度为50倍的所述第一杂质浓度的位置之间的位置差大于5微米。步骤四、所述第一热退火处理工艺完成之后，接着形成本发明实施例一半导体器件的正面工艺，由于本发明实施例一半导体器件为一 IGBT器件，故其正面工艺能利用类似于VDMOS的已熟知的工艺流程完成，如图4所示，包括:位于所述硅片I上端的栅氧5和多晶硅电极6的形成，P阱7即所述第一 P型区7、N+源8的形成，包覆所述多晶硅电极6的层间介质膜9、接触孔10的形成，P+接触注入层11的形成；正面金属淀积，采用光刻刻蚀工艺对所述正面金属进行图形化，形成源金属电极12和所述多晶硅电极6的金属电极(未图示)O步骤五、上述正面工艺完成之后，继续进行后续的背面工艺，包括:在所述硅片I的背面形成第二 P型区4，在所述第二 P型区4的背面形成有背面电极14。本发明实施例二半导体器件的制造方法器件结构请参考图4，本发明实施例二半导体器件的制造方法采用如下步骤形成所述N型区:步骤一、首先提供一杂质浓度为第一杂质浓度Cl = 1E13C3、电阻率为180欧姆.厘米的N型硅片1，所述硅片I的厚度700微米以上。接着形成本发明实施例二半导体器件的正面工艺，本发明实施例一半导体器件为二 IGBT器件，故其正面工艺能利用类似于VDMOS的已熟知的工艺流程完成，如图4所示，包括:位于所述硅片I上端的栅氧5和多晶硅电极6的形成，P阱7即所述第一 P型区7、N+源8的形成，包覆所述多晶硅电极6的层间介质膜9、接触孔10的形成，P+接触注入层11的形成；正面金属淀积，采用光刻刻蚀工艺对所述正面金属进行图形化，形成源金属电极12和所述多晶硅电极6的金属电极(未图示)。
步骤二、将形成了正面工艺之后的所述硅片I的正面保护好，从背面对所述硅片I进行减薄到需要的厚度500微米 550微米。步骤三、从所述硅片I的背面进行第一氢杂质离子注入；所述第一氢杂质离子注入包括多次不同能量的注入，注入能量范围为3MEV 5MEV ;—个较佳的实施方式包括三次注入，三次注入的注入能量分别为:4MEV、4.2MEV和4.5MEV，三次注入的注入剂量分别为
1.5E11CM_2、1.2E11CM—2和IEl 1CM—2。所述第一氢杂质离子注入区域形成所述第二 N型区lb，所述第二 N型区Ib到所述第一 P型区7之间的区域形成所述第一 N型区Ia ;所述第一 N型区Ia和所述第二 N型区Ib组成所述N型区。步骤四、对所述硅片I进行第二热退火处理，所述第二热退火的温度为200°C 420°C，时间为20分钟 200分钟。所述第二热退火处理后形成的所述第二 N型区Ib的掺杂浓度的缓变曲线如图5B所示。如图5B所示，所述第二 N型区Ib的杂质浓度包括一个峰值，所述第二 N型区Ib的峰值到所述第二 P型区4之间，所述第二 N型区Ib的杂质浓度从所述峰值位置处的杂质浓度逐渐降低到所述第一杂质浓度。步骤五、上述工艺完成之后，继续进行后续的背面工艺，包括:在所述硅片I的背面形成第二 P型区4，在所述第二 P型区4的背面形成有背面电极14。本发明实施例三半导体器件的制造方法器件结构请参考图4，本发明实施例三半导体器件的制造方法和本发明实施例一半导体器件的制造方法的区别在于，本发明实施例一半导体器件的制造方法中的步骤二的所述第一 N型杂质离子注入加上步骤三的所述第一热退火形成所述第二N型区Ib的工艺在本发明实施例三方法中替换为:从所述硅片I的背面进行N型外延层生长形成所述第二 N型区lb，所述第二 N型区Ib到所述第一 P型区7之间的区域形成所述第一 N型区Ia;所述第一 N型区Ia和所述第二 N型区Ib组成所述N型区。N型外延层生长时的掺杂浓度也是缓变的，最后形成所述第二 N型区Ib的杂质浓度的变化为请参考图5C所示。如图5C所示，所述第二 N型区Ib的杂质浓度从第一杂质浓度处线性增加，一直增加到和所述第二 P型区4相接触的位置处，所述第二 N型区Ib的杂质浓度的峰值位置位于和所述第二 P型区4相接触的位置处。本发明实施例四半导体器件的制造方法器件结构请参考图4，本发明实施例四半导体器件的制造方法和本发明实施例一半导体器件的制造方法的区别为，本发明实施例四方法的步骤一至步骤四采用本发明实施例一方法的步骤一至步骤四，步骤二和步骤三形成所述第二 N型区Ib的第一部分；在步骤四的正面工艺之后，本发明实施例四方法还包括如下步骤:步骤五、从所述硅片I的背面进行第二氢杂质离子注入；所述第二氢杂质离子注入包括多次不同能量的注入，注入能量范围为3MEV 5MEV ;—个较佳的实施方式包括三次注入，三次注入的注入能量分别为:4MEV、4.2MEV和4.5MEV，三次注入的注入剂量分别为1.5E11CM_2、1.2E11CM—2和1E11CM—2。所述第二氢杂质离子注入区域形成所述第二 N型区Ib的第二部分，由所述第一部分和所述第二部分组成所述第二 N型区Ib ;所述第二部分的杂质浓度的峰值位置和所述硅片I的背面表面之间的距离大于所述第一部分的杂质浓度的最低值的位置和所述硅片I的背面表面之间的距离。所述第二 N型区Ib到所述第一 P型区7之间的区域形成所述第一 N型区Ia ;所述第一 N型区Ia和所述第二 N型区Ib组成所述N型区。
步骤六、对所述硅片I进行第四热退火处理，所述第四热退火的温度为200°C 420°C，时间为20分钟 200分钟。所述第四热退火处理使所述第二 N型区Ib的第二部分进行激活和扩散。如图所示，为包括有所述第一部分和所述第二部分的所述第二N型区Ib的掺杂浓度的缓变曲线，可以看出漂移区中存在两个杂质浓度的缓变区。所述第二 N型区Ib的杂质浓度包括两个峰值，所述第二 N型区Ib的两个峰值之间的杂质浓度从各峰值处逐渐降低到第一杂质浓度；在所述第二 N型区Ib的靠近所述第二 P型区4的第二个所述峰值位置到所述第二 P型区4之间，所述第二 N型区Ib的杂质浓度保持为第二个所述峰值位置处的杂质浓度。步骤七、上述工艺完成之后，继续进行后续的背面工艺，包括:在所述硅片I的背面形成第二 P型区4，在所述第二 P型区4的背面形成有背面电极14。以上各实施例只是IGBT器件为例进行说明，通过改变正面工艺，本发明方法也同样适用于利用P/N薄层来承受反向电压的其他器件，至少包括IGBT、二极管、MOSFET等器件之中。如图6所示，是本发明实施例五半导体器件的结构示意图，本发明实施例五半导体器件的硅衬底I中就采用了一和图4相同的缓变漂移区，即第一 N型区Ia和第二 N型区lb。所述硅衬底I背面的和所述第二 N型区Ib的为一 N+区15，N+区通过背面电极14引出。所述硅衬底I正面的和所述第一 N型区Ia的为第一 P型区7。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
权利要求
1.一种半导体器件，其特征在于，半导体器件包括: 一形成于硅片的正面的第一 P型区； 一形成于所述硅片的背面的第二 P型区，在所述第二 P型区的背面形成有背面电极； 一N型区，该N型区位于所述第一 P型区和所述第二 P型区之间，所述N型区为所述半导体器件的漂移区；所述N型区包括第一 N型区和第二 N型区，所述第一 N型区的杂质浓度均匀，所述第二 N型区的杂质浓度为一缓变结构；所述第二 N型区位于所述第一 N型区和所述第二 P型区之间，所述第一 N型区的杂质浓度为第一杂质浓度，所述第二 N型区的杂质浓度在所述第一杂质浓度的基础上增加、且所述第二 N型区的杂质浓度至少包括一个峰值；在所述第一 N型区到所述第二 P型区的方向上的所述第二 N型区的各所述峰值区域的杂质浓度增加的区域中，从杂质浓度为所述第一杂质浓度的位置到杂质浓度为10倍的所述第一杂质浓度的位置之间的所述第二N型区的杂质浓度随位置的增加速率的最大值小于IOCl/微米，Cl表示所述第一杂质浓度的值；所述第二 N型区中的从杂质浓度为10倍的所述第一杂质浓度的位置到杂质浓度为50倍的所述第一杂质浓度的位置之间的所述第二N型区的杂质浓度随位置的增加速率的最大值小于300C1/微米。
2.如权利要求1所述的半导体器件，其特征在于:所述N型区的杂质浓度的最大值为所述第一 P型区的杂质浓度的2个数量级以下、且为所述第二 P型区的杂质浓度的2个数量级以下。
3.如权利要求1所述的半导体器件，其特征在于:在所述第二N型区的各所述峰值位置之间、或者在所述第二 N型区的靠近所述第二 P型区的所述峰值位置到所述第二 P型区之间，所述第二 N型区的杂质浓度保持为各所述峰值位置处的杂质浓度、或者从各所述峰值位置处的杂质浓度逐渐降低到所述第一杂质浓度。
4.一种如权利要求1所述的半导体器件的制造方法，其特征在于，采用如下步骤形成所述N型区: 步骤一、提供一杂质浓度为第一杂质浓度的N型掺杂的硅片，在所述硅片的正面完成正面金属淀积之前，从背面对所述硅片进行减薄；所述第一 P型区的形成工艺属于正面工艺，所述第一 P型区在减薄之前形成、或者所述第一 P型区在减薄之后形成； 步骤二、从所述硅片的背面进行第一 N型杂质离子注入；所述第一 N型杂质离子注入区域形成所述第二 N型区，所述第二 N型区到所述第一 P型区之间的区域形成所述第一 N型区；所述第一 N型区和所述第二 N型区组成所述N型区； 步骤三、对所述硅片进行第一热退火处理，所述第一热退火的温度为800°C 1250°C，时间为60分钟 1200分钟。
5.一种如权利要求1所述的半导体器件的制造方法，其特征在于，采用如下步骤形成所述N型区: 步骤一、提供一杂质浓度为第一杂质浓度的N型掺杂的硅片，在所述硅片的正面完成所述半导体器件的正面工艺，所述正面工艺包括形成所述第一 P型区的工艺、正面金属淀积和图形化工艺； 步骤二、从背面对所述硅片进行减薄； 步骤三、从所述硅片的背面进行第二N型杂质离子注入；所述第二 N型杂质离子注入包括多次不同能量的注入；所述第二 N型杂质离子注入区域形成所述第二 N型区，所述第二 N型区到所述第一 P型区之间的区域形成所述第一 N型区；所述第一 N型区和所述第二 N型区组成所述N型区； 步骤四、从所述硅片的背面对所述硅片进行激光退火处理，激光退火时所述硅片被处理区域的温度高于800°C。
6.一种如权利要求1所述的半导体器件的制造方法，其特征在于，采用如下步骤形成所述N型区: 步骤一、提供一杂质浓度为第一杂质浓度的N型掺杂的硅片，在所述硅片的正面完成所述半导体器件的正面工艺，所述正面工艺包括形成所述第一 P型区的工艺、正面金属淀积和图形化工艺； 步骤二、从背面对所述硅片进行减薄； 步骤三、从所述硅片的背面进行第一氢杂质离子注入；所述第一氢杂质离子注入包括多次不同能量的注入；所述第一氢杂质离子注入区域形成所述第二N型区，所述第二N型区到所述第一 P型区之间的区域形成所述第一 N型区；所述第一 N型区和所述第二 N型区组成所述N型区； 步骤四、对所述硅片进 行第二热退火处理，所述第二热退火的温度为200°C 420°C，时间为20分钟 200分钟。
7.—种如权利要求1所述的半导体器件的制造方法，其特征在于，采用如下步骤形成所述N型区: 步骤一、提供一杂质浓度为第一杂质浓度的N型掺杂的硅片，在所述硅片的正面完成正面金属淀积之前，从背面对所述硅片进行减薄；所述第一 P型区的形成工艺属于正面工艺，所述第一 P型区在减薄之前形成、或者所述第一 P型区在减薄之后形成； 步骤二、从所述硅片的背面进行N型外延层生长形成所述第二 N型区，所述第二 N型区到所述第一 P型区之间的区域形成所述第一 N型区；所述第一 N型区和所述第二 N型区组成所述N型区。
8.—种如权利要求1所述的半导体器件的制造方法，其特征在于，采用如下步骤形成所述N型区: 步骤一、提供一杂质浓度为第一杂质浓度的N型掺杂的硅片，在所述硅片的正面完成正面金属淀积之前，从背面对所述硅片进行减薄；所述第一 P型区的形成工艺属于正面工艺，所述第一 P型区在减薄之前形成、或者所述第一 P型区在减薄之后形成； 步骤二、从所述硅片的背面进行第三N型杂质离子注入；所述第三N型杂质离子注入区域形成所述第二 N型区的第一部分； 步骤三、对所述硅片进行第三热退火处理，所述第三热退火的温度高于700°C，时间大于5小时； 步骤四、在所述硅片的正面完成所述半导体器件的正面工艺，所述正面工艺包括形成所述第一 P型区的工艺、正面金属淀积和图形化工艺； 步骤五、从所述硅片的背面进行第二氢杂质离子注入；所述第二氢杂质离子注入包括多次不同能量的注入；所述第二氢杂质离子注入区域形成所述第二 N型区的第二部分，由所述第一部分和所述第二部分组成所述第二 N型区；所述第二部分的杂质浓度的峰值位置和所述硅片的背面表面之间的距离大于所述第一部分的杂质浓度的最低值的位置和所述硅片的背面表面之间的距离；所述第二 N型区到所述第一 P型区之间的区域形成所述第一N型区；所述第一 N型区和所述第二 N型区组成所述N型区； 步骤五、对所述硅片进行第四热退火处理，所述第四热退火的温度为200°C 420°C，时间为20分钟 200 分钟。
全文摘要
本发明公开了一种半导体器件，器件的漂移区中包括一掺杂浓度为缓慢增加的缓变区，缓变区位于硅片的背面一侧且缓变区的掺杂浓度大于均匀区的掺杂浓度。较高掺杂的缓变区能保证器件得到较低的导通电阻，同时，缓变区的掺杂浓度的增加速率得到了良好的控制，能消除现有场阻断型半导体器件中存在的场阻断层中的内建电场较大的缺陷，从而能使器件在关断时的电流下降速度得到有效控制，能提高器件的可靠性。本发明还公开了一种半导体器件的制造方法。
文档编号H01L29/06GK103199107SQ20121000410
公开日2013年7月10日 申请日期2012年1月6日 优先权日2012年1月6日
发明者肖胜安, 钱文生, 朱东园 申请人:上海华虹Nec电子有限公司