专利名称：阵列基板及其制造方法和显示装置的制作方法
技术领域：
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制造方法和显示装置。
背景技术：
晶体管作为开关与驱动器件用于控制与驱动平板显示器，例如液晶显示器、场致发光显示器等。目前，在液晶显示器的阵列基板中被广泛应用的是底栅底接触构型和底栅顶接触构型的薄膜晶体管。如图I所示，底栅底接触构型的薄膜晶体管的栅极I制备在基板3上，栅极I的上 面是栅极绝缘层4，源漏电极2在栅极绝缘层4与半导体薄膜5之间，这种结构下的源漏电极2的边界会影响半导体薄膜5的沉积，使得半导体薄膜5的分子排列有序度降低，从而影响其载流子的传输，使器件性能降低，进而影响阵列基板质量；如图2所示，底栅顶接触构型的薄膜晶体管的栅极I也同样制备在基板3上，栅极I的上面是栅极绝缘层4，半导体薄膜5制备在栅极绝缘层4之上，在半导体薄膜5上再生长金属电极形成源漏电极2，这种结构下的源漏电极2的制作工艺受到很大的限制，制备源漏电极2时会对已经排列有序的有机半导体薄膜造成损伤，一般只能通过热蒸发的方式形成，生产难度较高。同时，现有的采用底栅底接触构型和底栅顶接触构型的薄膜晶体管的阵列基板在制备过程中需要进行多次光刻掩膜，制备过程繁琐，生产成本较高。
发明内容
本发明所要解决的技术问题在于提供一种阵列基板及其制造方法，在阵列基板中采用顶栅底接触构型的薄膜晶体管，降低阵列基板生产难度，提高阵列基板质量；同时，简化了阵列基板的制造工艺，降低了生产成本。为解决上述技术问题，本发明的实施例采用如下技术方案本发明实施例提供一种阵列基板，包括基板，以及位于所述基板上的栅线、数据线、薄膜晶体管和像素电极，所述薄膜晶体管为顶栅底接触构型的薄膜晶体管，所述顶栅底接触构型的薄膜晶体管的栅极与所述栅线连接，源极与所述数据线连接，漏极与所述像素电极连接。进一步地，所述薄膜晶体管的漏极由上下两层电极组成，下层电极与所述像素电极为一体结构。进一步地，所述顶栅底接触构型的薄膜晶体管的源电极和漏电极都由上下两层电极组成，且所述下层电极与顶栅底接触构型的薄膜晶体管的半导体层接触的一端略长出于所述上层电极。进一步地，所述数据线包括上下两层导电材料，所述两层导电材料分别和所述顶栅底接触构型的薄膜晶体管的源漏电极和像素电极的材料相同。进一步地，所述顶栅底接触构型的薄膜晶体管为顶栅底接触构型的有机薄膜晶体管。
本发明实施例提供一种阵列基板的制造方法，包括通过第一次构图工艺在基板上形成包括源漏电极、像素电极和数据线的图形；通过第二次构图工艺在完成所述第一次构图工艺的基板上形成包括半导体层、栅极绝缘层、栅极和栅线的图形；通过第三次构图工艺在完成所述第二次构图工艺的基板上形成包括钝化层和钝化层过孔的图形。进一步地，所述通过第一 次构图工艺在基板上形成包括源漏电极、像素电极和数据线的图形包括在所述基板上依次形成透明导电材料和金属材料；在所述金属材料上涂布一层光刻胶；采用半色调或灰色调掩模板对所述光刻胶进行曝光和显影，形成完全保留区域、部分保留区域以及完全去除区域，所述完全保留区域用于形成薄膜晶体管的源漏电极图形和所述数据线图形，所述部分保留区域用于形成所述像素电极图形和半导体接触区域，所述半导体接触区域用于使薄膜晶体管的源漏电极图形与所述薄膜晶体管的半导体层图形充分接触；通过刻蚀工艺去掉所述完全去除区域的所述透明导电材料和金属材料，形成包括像素电极图形、数据线图形和用于形成所述源电极、漏电极图形的源漏电极下层图形；通过灰化工艺去掉除所述部分保留区域的光刻胶；通过刻蚀工艺去掉所述部分保留区域的金属材料，露出像素电极，同时形成源电极与漏电极的上层图形，所述源电极与漏电极的上层图形和所述源漏电极下层图形共同构成薄膜晶体管的源漏电极图形，所述漏电极的下层电极与所述像素电极为一体结构；去掉剩余的光刻胶。进一步地，所述通过第二次构图工艺在完成所述第一次构图工艺的基板上形成包括半导体层、栅极绝缘层、栅极和栅线的图形包括在所述完成所述第一次构图工艺的基板上依次形成半导体材料层、绝缘材料层和金属材料层；在所述金属材料层上涂布一层光刻胶；对所述光刻胶进行曝光和显影，形成光刻胶保留区域和去除区域，所述保留区域对应于用于形成包括半导体层、栅极绝缘层、栅极和栅线的图形的区域；通过刻蚀工艺去掉所述去除区域的所述半导体材料、绝缘材料和金属材料，形成包括半导体层、栅极绝缘层、栅极和栅线的图形；去掉剩余的光刻胶。其中，所述半导体材料层为有机半导体材料。本发明实施例提供一种显示装置，包括如上所述的阵列基板。本发明实施例提供的阵列基板，采用顶栅底接触构型的薄膜晶体管，有利于半导体薄膜在薄膜晶体管漏源电极(指源电极和漏电极)上以及沟道区域内的有序生长，降低阵列基板的生产难度，同时，在顶栅底接触构型的薄膜晶体管中，使用两层电极的源漏电极结构，增大源漏电极与半导体层的接触面积，提高顶栅底接触构型的薄膜晶体管的性能，进而提高阵列基板的性能。本发明实施例提供的阵列基板的制造方法，通过使用灰色调或半色调掩模板，创造性的在第一次构图工艺中就形成顶栅底接触构型的薄膜晶体管的源漏电极以及阵列基板的像素电极和数据线，并且在第二次构图工艺中形成阵列基板的栅线和薄膜晶体管的半导体层、栅极绝缘层和栅极，最后再利用构图工艺形成钝化层，仅使用三次构图工艺就完成阵列基板的制造，相对于现有技术的制造方法在保证阵列基板性能的同时降低了构图工艺的使用次数，进而减小了构图工艺对半导体薄膜的损伤，同时又简化了工艺步骤，降低了生产成本。
为了更清楚地说明本发明实施例或 现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图I为现有技术中底栅底接触构型的薄膜晶体管的示意图；图2为现有技术中底栅顶接触构型的薄膜晶体管的示意图；图3为本发明实施例中阵列基板的切面示意图；图4为本发明实施例中阵列基板的平面示意图；图5为本发明实施例中阵列基板的制造方法流程图；图6为本发明实施例中沉积导电材料的示意图；图7为本发明实施例中采用半色调掩模板进行曝光和显影的示意图；图8为本发明实施例中刻蚀导电材料的示意图；图9为本发明实施例中灰化光刻胶的示意图；图10为本发明实施例中形成源漏电极上层图形的示意图；图11为本发明实施例中形成源漏电极层的切面示意图；图12为本发明实施例中形成源漏电极层的平面示意图；图13为本发明实施例中在源漏电极层上沉积材料的示意图；图14为本发明实施例中刻蚀过程示意图；图15为本发明实施例中去掉剩余的光刻胶的示意图；图16为本发明实施例中形成钝化层的切面示意图；图17为本发明实施例中形成钝化层的平面示意图。附图标记说明11、基板 12、透明导电材料 13、金属材料 19、像素电极 15、半导体材料
16、绝缘材料17、栅极金属材料130、栅线110、数据线38、像素电极图形14、顶栅底接触构型的薄膜晶体管18、钝化层21、光刻胶22、保留区域211、完全保留区域212、部分保留区域213、完全去除区域39、源极40、漏极55、半导体层56、绝缘层57、栅电极33、源电极上层图形34、漏电极上层图形36、源电极底层图形37、漏电极底层图形110b、数据线上层图形110a、数据线底层图形120、栅线外接信号区域
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。实施例一本发明实施例提供一种阵列基板，如图3和图4所示，该阵列基板包括基板11，以及位于所述基板上的栅线130、数据线110、薄膜晶体管和像素电极19，薄膜晶体管为顶栅底接触构型的薄膜晶体管14，所述顶栅底接触构型的薄膜晶体管14的栅极(即栅电极图形57)与所述栅线130连接，源极39与所述数据线110连接，漏极40与所述像素电极19连接。进一步地，该薄膜晶体管的漏极40由上下两层电极组成，下层电极与像素电极19为一体结构。这一结构可以实现漏极40与像素电极19更加良好的电接触。当然，二者也 可以并非一体结构，此处不赘述。进一步的，在本发明实施例中，顶栅底接触构型的薄膜晶体管的源电极39和漏电极40都由上下两层电极组成，且下层电极与顶栅底接触构型的薄膜晶体管的半导体层接触的一端略长出于上层电极，如源电极39由上下两层电极组成，下层电极(即源电极底层图形36)在与半导体层55接触的一端略长出于上层电极(即源电极上层图形33) —部分，该长出的一段区域用于使所述顶栅底接触构型的有机薄膜晶体管的源漏电极图形与所述顶栅底接触构型的有机薄膜晶体管的半导体层图形充分接触，相对于现有技术增加了薄膜晶体管中半导体层与源漏电极的接触面积，并且，还可根据实际需要调整该区域的大小，达到不同的性能效果。进一步的，在本发明实施例中，数据线110包括上下两层导电材料，该两层导电材料分别和顶栅底接触构型的薄膜晶体管源漏电极和像素电极19的材料相同，因此该数据线可与薄膜晶体管的源漏电极和像素电极在一次构图工艺中一起形成。栅线130保留有半导体层55的材料以及栅极绝缘层56的材料，因此该栅线130可与上述薄膜晶体管的半导体层55、栅极绝缘层56以及栅电极57在一次构图工艺中一起形成。进一步的，在顶栅底接触构型的有机薄膜晶体管14、像素电极19、栅线130和数据线110上覆盖有一层钝化层18，且栅线130和数据线110的外接信号区域(即栅线PAD区域120和数据线PAD区域)无钝化层覆盖。可替换的，所述顶栅底接触构型的薄膜晶体管14为顶栅底接触构型的有机薄膜
晶体管。本发明实施例中，还可包括公共电极线(图中未示出)，该公共电极线可以与数据线同层设置，还可以与栅线同层设置。当与数据线同层设置时，公共电极线也可包括上述的上下两层导电材料，这样可以提供数据线的驱动能力。本发明实施例提供的阵列基板，采用顶栅底接触构型的薄膜晶体管，有利于半导体薄膜在薄膜晶体管漏源电极上以及沟道区域内的有序生长，降低阵列基板的生产难度，同时，在顶栅底接触构型的薄膜晶体管中，使用两层电极的源漏电极结构，增大源漏电极与半导体层的接触面积，提高顶栅底接触构型的薄膜晶体管的性能，进而提高阵列基板的性倉泛。实施例二
本发明实施例提供一种阵列基板的制造方法，如图5所示，该方法包括101、通过第一次构图工艺在基板上形成包括源漏电极、像素电极和数据线的图形；102、通过第二次构图工艺在 完成所述第一次构图工艺的基板上形成包括半导体层、栅极绝缘层、栅极和栅线的图形；103、通过第三次构图工艺在完成所述第二次构图工艺的基板上形成包括钝化层和钝化层过孔的图形。本发明实施例提供的阵列基板的制造方法，在第一次构图工艺中就形成顶栅底接触构型的薄膜晶体管的源漏电极以及阵列基板的像素电极和数据线，并且在第二次构图工艺中形成阵列基板的栅线和薄膜晶体管的半导体层、栅极绝缘层和栅极，最后再利用构图工艺形成钝化层，仅使用三次构图工艺就完成阵列基板的制造，相对于现有技术的制造方法在保证阵列基板性能的同时降低了构图工艺的使用次数，进而减小了构图工艺对半导体薄膜的损伤，同时又简化了工艺步骤，降低了生产成本。进一步的，在本发明实施例中，通过第一次构图工艺在基板上形成包括源漏电极、像素电极和数据线的图形的具体步骤为首先，如图6所示，在所述基板11上依次形成透明导电材料12和金属材料13。可替换的，在本发明实施例中，在玻璃基板上依次溅射一层透明导电薄膜和一层金属薄膜。然后，在所述金属材料13上涂布一层光刻胶，涂布方法可为旋涂。如图7所示，采用半色调或灰色调掩模板对所述光刻胶21进行曝光和显影，形成完全保留区域211、部分保留区域212以及完全去除区域213，所述完全保留区域211用于形成所述顶栅底接触构型的有机薄膜晶体管的源漏电极图形和所述数据线图形，所述部分保留区域212用于形成所述像素电极图形和半导体接触区域，所述半导体接触区域用于使所述顶栅底接触构型的有机薄膜晶体管的源漏电极图形与所述顶栅底接触构型的有机薄膜晶体管的半导体层图形充分接触；进一步的，如图8所示，通过刻蚀工艺去掉所述完全去除区域213的所述透明导电材料12和金属材料13，形成包括像素电极图形38、数据线图形110和用于形成所述源电极、漏电极图形的源漏电极底层(即下层)图形，即源电极底层图形36、漏电极底层图形37，所述数据线上层图形IlOb和所述数据线底层图形IlOa共同形成数据线图形110。由于数据线与薄膜晶体管的源漏电极在一次构图工艺中一起形成，所以数据线110包括上下两层导电材料，该两层导电材料分别和顶栅底接触构型的薄膜晶体管源漏电极和像素电极19的材料相同，这种结构并不影响数据线的传输性能。如图9所示，通过灰化工艺去掉除所述部分保留区域的光刻胶21。进一步的，如图10所示，通过刻蚀工艺去掉所述部分保留区域212的金属材料，露出像素电极19，同时形成源电极与漏电极上层图形，即源电极上层图形33、漏电极上层图形34，所述源电极与漏电极上层图形和所述源漏电极底层图形共同形成顶栅底接触构型的薄膜晶体管的源漏电极图形，即源电极上层图形33和源电极底层图形36形成薄膜晶体管的源电极图形，即漏电极上层图形34和漏电极底层图形37形成薄膜晶体管的漏电极图形；其中，漏电极的下层电极与所述像素电极为一体结构。
在本发明实施例中，源电极底层图形36多长出于源电极上层图形33—部分，该长出部分即为半导体接触区域，该区域用于使所述顶栅底接触构型的有机薄膜晶体管的源电极图形与所述顶栅底接触构型的有机薄膜晶体管的半导体层图形充分接触，相对于现有技术增加了薄膜晶体管中半导体层与源漏电极的接触面积，并且，可根据实际需要调整该区域的大小，提高生产灵活性。如图11和图12所示，去掉剩余的光刻胶，所述源漏电极层，即在基板上形成了顶栅底接触构型的有机薄膜晶体管的源极39、漏极40、像素电极图形38和数据线110，图12为该阵列基板的平面图。进一步的，在本发明实施例中，通过第二次构图工艺在完成所述第一次构图工艺的基板上形成包括半导体层、栅极绝缘 层、栅极和栅线的图形的具体步骤为如图13所示，在所述源漏电极层上依次形成(如沉积、溅射等)半导体材料层15、绝缘材料层16和栅极金属材料层17 ；在所述栅极金属材料层17上涂布一层光刻胶；对所述光刻胶进行曝光和显影，形成光刻胶保留区域22和去除区域，所述保留区域22对应于用于形成包括半导体层、栅极绝缘层、栅极和栅线的图形的区域；如图14所示，通过刻蚀工艺去掉所述去除区域的所述半导体材料、绝缘材料和金属材料，形成包括栅线图形130以及顶栅底接触构型的薄膜晶体管的半导体层图形55、栅极绝缘层图形56和栅极图形57的图形；进一步的，在本发明实施例中，由于栅线130与上述薄膜晶体管的半导体层55、栅极绝缘层56以及栅电极57在一次构图工艺中一起形成，所以栅线130由三层材料组成，该三层材料分别和顶栅底接触构型的有机薄膜晶体管14的半导体层55的材料、栅极绝缘层56的材料以及栅电极57的材料相同，这种结构并不影响栅线的传输性能，无需进行进一步的处理。如图15所示，去掉剩余的光刻胶，形成栅电极层，即形成顶栅底接触构型的薄膜晶体管的源电极39、漏电极40、半导体层55、栅极绝缘层56和栅极57，以及阵列基板的栅线130和数据线110进一步，如图16和17所示，通过第三次构图工艺在所述栅电极层上形成钝化层18和钝化层过孔。在上述形成的源漏电极层上沉积钝化层材料，并涂布一层光刻胶，使用掩模板进行曝光、显影，然后进行刻蚀，形成钝化层18，其中，在栅线130外接信号区域120 (栅线PAD区域)和数据线110外接信号区域(数据线PAD区域)不覆盖钝化层18 (即形成钝化层过孔)。至此即完成阵列基板的制造。本发明实施例提供的阵列基板的制造方法，通过使用灰色调或半色调掩模板，创造性的在第一次构图工艺中就形成顶栅底接触构型的薄膜晶体管的源漏电极以及阵列基板的像素电极和数据线，其中，源漏电极分为两层，其底层长出于其上层，使得源漏电极图形与所述顶栅底接触构型的有机薄膜晶体管的半导体层图形接触面积增加，并且在第二次构图工艺中形成阵列基板的栅线和薄膜晶体管的半导体层、栅极绝缘层和栅极，最后再利用构图工艺形成钝化层，仅使用三次构图工艺就完成阵列基板的制造，相对于现有技术的制造方法在保证阵列基板性能的同时降低了构图工艺的使用次数，进而减小了构图工艺对半导体薄膜的损伤，同时又简化了工艺步骤，降低了生产成本。
本发明实施例还提供一种显示装置，使用了上述的阵列基板。所述显示装置可以为液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何 熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
权利要求
1.一种阵列基板，包括基板，以及位于所述基板上的栅线、数据线、薄膜晶体管和像素电极，其特征在于，所述薄膜晶体管为顶栅底接触构型的薄膜晶体管，所述顶栅底接触构型的薄膜晶体管的栅极与所述栅线连接，源极与所述数据线连接，漏极与所述像素电极连接。
2.根据权利要求I所述的阵列基板，其特征在于，所述薄膜晶体管的漏极由上下两层电极组成，下层电极与所述像素电极为一体结构。
3.根据权利要求I或2所述的阵列基板，其特征在于，所述顶栅底接触构型的薄膜晶体管的源电极和漏电极都由上下两层电极组成，且所述下层电极与顶栅底接触构型的薄膜晶体管的半导体层接触的一端略长出于所述上层电极。
4.根据权利要求I或2所述的阵列基板，其特征在于，所述数据线包括上下两层导电材料，所述两层导电材料分别和所述顶栅底接触构型的薄膜晶体管的源漏电极和像素电极的材料相同。
5.根据权利要求I或2所述的阵列基板，其特征在于，所述顶栅底接触构型的薄膜晶体管为顶栅底接触构型的有机薄膜晶体管。
6.一种阵列基板的制造方法，其特征在于，包括 通过第一次构图工艺在基板上形成包括源漏电极、像素电极和数据线的图形； 通过第二次构图工艺在完成所述第一次构图工艺的基板上形成包括半导体层、栅极绝缘层、栅极和栅线的图形； 通过第三次构图工艺在完成所述第二次构图工艺的基板上形成包括钝化层和钝化层过孔的图形。
7.根据权利要求6所述的方法，其特征在于，所述通过第一次构图工艺在基板上形成包括源漏电极、像素电极和数据线的图形包括 在所述基板上依次形成透明导电材料和金属材料； 在所述金属材料上涂布一层光刻胶； 采用半色调或灰色调掩模板对所述光刻胶进行曝光和显影，形成完全保留区域、部分保留区域以及完全去除区域，所述完全保留区域用于形成薄膜晶体管的源漏电极图形和所述数据线图形，所述部分保留区域用于形成所述像素电极图形和半导体接触区域，所述半导体接触区域用于使薄膜晶体管的源漏电极图形与所述薄膜晶体管的半导体层图形充分接触； 通过刻蚀工艺去掉所述完全去除区域的所述透明导电材料和金属材料，形成包括像素电极图形、数据线图形和用于形成所述源电极、漏电极图形的源漏电极下层图形； 通过灰化工艺去掉除所述部分保留区域的光刻胶； 通过刻蚀工艺去掉所述部分保留区域的金属材料，露出像素电极，同时形成源电极与漏电极的上层图形，所述源电极与漏电极的上层图形和所述源漏电极下层图形共同构成薄膜晶体管的源漏电极图形，所述漏电极的下层电极与所述像素电极为一体结构； 去掉剩余的光刻胶。
8.根据权利要求6所述的方法，其特征在于，所述通过第二次构图工艺在完成所述第一次构图工艺的基板上形成包括半导体层、栅极绝缘层、栅极和栅线的图形包括 在所述完成所述第一次构图工艺的基板上依次形成半导体材料层、绝缘材料层和金属材料层； 在所述金属材料层上涂布一层光刻胶； 对所述光刻胶进行曝光和显影，形成光刻胶保留区域和去除区域，所述保留区域对应于用于形成包括半导体层、栅极绝缘层、栅极和栅线的图形的区域； 通过刻蚀工艺去掉所述去除区域的所述半导体材料、绝缘材料和金属材料，形成包括半导体层、栅极绝缘层、栅极和栅线的图形； 去掉剩余的光刻胶。
9.根据权利要求8所述的方法，其特征在于，所述半导体材料层为有机半导体材料。
10.一种显示装置，其特征在于，包括权利要求I 5任一项所述的阵列基板。
全文摘要
本发明提供一种阵列基板及其制造方法和显示装置，涉及显示技术领域，降低阵列基板生产难度，简化了阵列基板的制造工艺，降低了生产成本。一种阵列基板，包括位于基板上的顶栅底接触构型的薄膜晶体管，薄膜晶体管的栅极与栅线连接，源极与数据线连接，漏极与像素电极连接。一种阵列基板的制造方法，包括通通过第一次构图工艺在基板上形成包括源漏电极、像素电极和数据线的图形；通过第二次构图工艺形成包括半导体层、栅极绝缘层、栅极和栅线的图形；通过第三次构图工艺形成包括钝化层和钝化层过孔的图形。一种显示装置，包括上述的阵列基板。
文档编号H01L27/12GK102655155SQ20121004697
公开日2012年9月5日 申请日期2012年2月27日 优先权日2012年2月27日
发明者张学辉 申请人:京东方科技集团股份有限公司