专利名称：用于半导体结构接触的隔离件的制作方法
技术领域：
本发明一般地涉及半导体领域，更具体地来说，涉及用于半导体结构接触的隔离件
背景技术：
由于集成电路(IC)的发展，半导体工业一直在追求改进IC的性能或尺寸。许多改进集中在更小特征尺寸以便能够提高IC的速度。随着特征尺寸的减小，增加了 IC上的器件(例如，晶体管、二级管、电阻器、电容器等)的密度。随着密度的增加，通常减少了器件之间的距离，这允许在器件之间有更小的电阻和电容。因此，能够减少阻容(Re)时间常数。其他改进集中在 用不同材料去实现有益效果。衬底上的不同材料的外延生长被用于获得有益效果。例如，衬底上不同材料的生长能够有助于引入材料的应力和应变以增加电荷载流子的迁移率。而且，外延生长材料(如材料中的掺杂物)的电电气特性能够用于更好地获得较好的晶体结构，同时具有掺杂物离子以减少电阻或者增加迁移率。然而，材料的外延生长可以生成小平面(faceting)。当对所述材料蚀刻开口，从而在开口中形成接触件时，小平面可能是个问题。如果开口稍微未对准，例如位于小平面上方，开口有可能不能蚀刻到外延材料。如果开口没有被蚀刻到所述小平面，则接触件的导电材料将不能与小平面物理接触。因此，接触件不能接触到导致开路接触的小平面。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体结构包括外延区域，位于衬底中，所述外延区域的顶面高于所述衬底的顶面，所述外延区域具有在所述衬底的所述顶面和所述外延区域的所述顶面之间的小平面；栅极结构，位于所述衬底上方；接触隔离件，所述接触隔离件横向位于所述外延区域的小平面和所述栅极结构之间；以及，蚀刻停止层，所述蚀刻停止层位于所述接触隔离件以及所述外延区域的所述顶面中的每个上方并且邻接所述接触隔离件和所述外延区域的所述顶面中的每个，所述接触隔离件的蚀刻选择性与所述蚀刻停止层的蚀刻选择性的比率等于或小于3 I。在该半导体结构中，所述蚀刻停止层的材料与所述接触隔离件的材料相同。该半导体结构进一步包括层间介电层，位于所述蚀刻停止层上方；以及接触件，穿过所述层间介电层，所述接触件电连接到所述外延区域。在该半导体结构中，所述蚀刻停止层和所述接触隔离件均为氮化硅。在该半导体结构中，所述栅极结构包括栅极介电层，位于所述衬底上方；栅电极，位于所述栅极介电层上方；和栅极隔离件，沿着所述栅电极的侧壁和所述栅极介电层的侧壁，所述栅极隔离件的侧壁邻接所述接触隔离件，所述接触隔离件邻接所述小平面。在该半导体结构中，所述接触隔离件没有位于所述外延区域的顶面上方。根据本发明的另一方面，提供了一种用于形成半导体结构的方法，所述方法包括在衬底中形成外延区域，所述外延区域具有在所述衬底的顶面和所述外延区域的顶面之间的小平面，所述衬底具有在所述衬底的顶面上方的栅极结构；隔离件材料横向沉积在所述小平面和所述栅极结构之间；以及在所述隔离件材料和所述外延区域上方沉积蚀刻停止层，所述蚀刻停止层邻接所述隔离件材料和所述外延区域中的每个，所述隔离件材料的蚀刻选择性与所述蚀刻停止层的蚀刻选择性的比率等于或小于3 I。该方法进一步包括在所述蚀刻停止层上方沉积层间介电层；形成开口，所述开口穿过所述层间介电层到达所述外延区域；以及在所述开口中沉积导电材料。在该方法中，所述栅极结构包括栅电极和沿着所述栅电极的侧壁的栅极隔离件，硬掩模位于所述栅电极上方，所述隔离件材料沿着所述栅极隔离件的外侧壁沉积，去除所述硬掩模而所述隔离件材料沿着所述栅极隔离件的所述外侧壁。该方法进一步包括去除所述隔离件材料的一部分，所述隔离件材料的顶面与所述外延区域的顶面大体上共面。在该方法中，所述隔离件材料和所述蚀刻停止层均为氮化硅。在该方法中，所述栅极结构包括栅电极和沿着所述栅电极的侧壁的栅极隔离件，所述隔离件材料邻接所述栅极隔离件的外侧壁并且邻接所述小平面。在该方法中，所述蚀刻停止层进一步沿着所述栅极结构的侧壁形成并且形成在所述栅极结构上方。
根据本发明的又一方面，提供了一种用于形成半导体结构的方法，所述方法包括提供衬底，栅极位于所述衬底上方，硬掩模位于所述栅极上方，栅极隔离件沿着所述栅极的侧壁；沿着所述栅极隔离件的外侧壁以及位于所述衬底中的从所述栅极横向设置的源极区域/漏极区域上方共形形成隔离件材料；去除所述硬掩模而所述隔离件材料沿着所述栅极隔离件的所述外侧壁；以及去除所述隔离件材料的第一部分以暴露出所述源极区域/漏极区域，所述隔离件材料的第二部分保持横向设置在所述栅极隔离件和所述源极区域/漏极区域之间。该方法进一步包括在所述源极区域/漏极区域、所述隔离件材料的所述第二部分、以及所述栅极上方沉积蚀刻停止层。该方法进一步包括在所述蚀刻停止层上方沉积层间介电层；蚀刻开口，所述开口穿过所述层间介电层到达所述源极区域/漏极区域；以及在所述开口内沉积导电材料。该方法进一步包括在所述源极区域/漏极区域中外延生长外延区域，将所述外延区域的顶面设置为高于所述衬底的顶面，所述外延区域的小平面位于所述衬底的所述顶面和所述外延区域的所述顶面之间。在该方法中，所述隔离件材料的第二部分邻接所述小平面并且邻接所述栅极隔离件的侧壁。该方法进一步包括在所述隔离件材料的所述第二部分以及所述外延区域的所述顶面上方形成蚀刻停止层，并且所述蚀刻停止层邻接所述隔离件材料的所述第二部分以及所述外延区域的所述顶面，所述隔离件材料和所述蚀刻停止层是同一材料。在该方法中，所述隔离件材料和所述蚀刻停止层均为氮化硅。
为更完整的理解实施例及其优点，现将结合附图所进行的以下描述作为参考，其中图1是根据一实施方式的半导体结构的横截面；以及图2至图9是根据实施例的在进行处理以形成半导体结构期间的横截面。
具体实施例方式下面，详细讨论本发明实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的创造性概念。所讨论的具体实施例仅仅示出了制造和使用所公开的主题的具体方式，而不用于限制本发明的范围。将结合上下文描述实施例，S卩，具有外延生长区域和外延区域的接触件的半导体器件和结构。其他实施例可以应用于具有相似几何尺寸区域且接触形成到所述区域的结构，但是该区域可能不包括外延生长。图1示出了根据实施例的半导体结构10。该结构包括衬底12，外延区域14，在相应栅极介电层18上方的栅极16，沿着栅极16和栅极介电层18的侧壁的栅极隔离件20，接触隔离件22，接触蚀刻停止层(CESL) 24，层间介电(ILD)层26，和接触件28。在该实施例中，衬底12是硅，在其它的实施例中，衬底12包括硅锗、碳化硅、砷化镓(GaA)、磷化镓(GaP)、硫化镉(CdS)等，或者它们的组合。栅极介电层18和栅极16的一个组合位于衬底12的沟道区域上方，栅极介电层18和栅极16的另一个组合位于衬底12的另一沟道区域或者隔离区域(例如氧化物)上方。外延区域14形成在衬底12的源极/漏极区域内，并且外延区域14包括小平面30，该小平面与衬底12的顶面不平行且不垂直。由于小平面30的角度，小平面30中之一的平面、栅极隔离件20与栅极16相对的外表面，沿着外延区域14的顶面的平面，以及可能的衬底12的顶面形成一个非立方体体积(non-cuboid volume)。在该实施例中，外延生长区域14是硅锗(SiGe)、或者磷化硅(SiP)，以及在其他实施例中，外延生长区域14是碳化硅(SiC)、砷化铟(InAs)等，或者它们的组合。接触隔离件22设置在外延区域14的相应小平面30和栅极隔离件20的外表面之间的非立方体体积内。CESL 24共形地位于栅极16、接触隔离件22和外延区域14上方。在该实施例中，接触隔离件22和CESL 24具有相同的材料，例如氮化硅。其他实施例预期其他的材料，例如氮碳化硅等，或者它们的组合。在另一实施例中，接触隔离件22和CESL 24包括不同的相应材料，例如接触隔离件22的蚀刻选择性与CESL 24的蚀刻选择性的比率等于或小于3 I的材料。ILD层26形成在CESL 24上方，形成穿过ILD层26和CESL 24到达外延区域14的接触件28。在该实施例中，ILD层26是二氧化硅，并且其他实施例1LD层26预期其它材料，例如，硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)等，或者它们的组合。在该实施例中，ILD层26是与CESL 24不同的材料以具有蚀刻选择性。接触件28包括例如金属的导电材料，例如，铝、铜、钨等，或者它们的组合；并且包括设置在导电材料和ILD层26之间的势垒层，例如氮化钛、氮化钽等，或者它们的组合。图2-9示出了根据实施例形成半导体 结构的过程。虽然在此讨论的实施例的步骤以特定顺序实施，但是步骤也可以以任何逻辑顺序来实施。
图2示出了处理期间某点处的结构。结构包括在栅极介电层18上方的图案化栅极16，和在衬底12上方的栅极介电层18。栅极隔离件20沿着栅极介电层18和栅极16的侧壁。硬掩模40，例如二氧化硅，位于每个栅极16的顶面上方，并且栅极隔离件20进一步地沿着硬掩模40的侧壁。在图2中，源极/漏极区域被蚀刻，从而在衬底12上形成凹槽。蚀刻可以利用各向异性蚀刻。图3示出了衬底12上的凹槽42中的外延区域14的外延生长。外延生长能够导致具有小平面30作为外延区域14的上表面的外延区域14。例如，外延生长可以是通过选择性外延生长(SEG)、分子束外延(MBE)等，或者它们的组合。在图4中，接触间隔层44沉积在结构上。接触间隔层44通过以下方式沉积，例如化学汽相沉积(CVD)、原子层沉积(ALD)、熔炉沉积(furnacedeposition)等,或者它们的组合。沉积是共形的，使得接触间隔层44从每个小平面30的底部部分到该小平面的顶部部分(例如外延区域14的顶面)沿着小平面30填充体积，以及填充在每个小平面30和相应的栅极隔离件20之间。在图5中，例如通过各向异性蚀刻去除硬掩模40，隔离件20的上部和接触间隔层44的上部。在该蚀刻以后，留下沿着栅极隔离件20的侧壁和位于外延区域14上方的中间接触间隔层46。图6中，通过蚀刻去除中间接触间隔层46的部分，从而形成填充在外延区域14的小平面30和相应的栅极隔离件20之间的体积的接触隔离件22。所述蚀刻暴露出外延区域14的顶面。在该实施例中，使用湿蚀刻，例如通过使用磷酸H3PO4实施该蚀刻。其他的实施例预期其它的蚀刻技术，例如采用具有不同蚀刻剂的湿蚀刻或者干蚀刻。虽然将接触隔离件22示出为具有与外延区域14的顶面共平面的顶部平面，但是接触隔离件22可以大体上与外延区域14的顶面共平面，例 如具有由于湿蚀刻的凹陷顶面。图7示出了接触蚀刻停止层(CESL) 24形成在外延区域14的顶面上方、接触隔离件22的顶面上方、沿着栅极隔离件20的侧壁以及栅极16上方。在该实施例中，CESL 24的材料与接触隔离件22的材料相同。在其他实施例中，CESL 24和接触隔离件22的材料可以是不同的材料，例如接触隔离件22的材料的蚀刻选择性与CESL 24的材料的蚀刻选择性的比率小于或等于3 I。可以通过CVD等或者它们的组合形成CESL 24。在图8中，沉积层间介电(ILD)层26。可以采用例如高密度等离子体(HDP)沉积、CVD、可流动沉积等，或者它们的组合来沉积ILD层26。虽然图8和随后的图中没有具体示出，但是ILD层26可以具有更高的高度使得ILD层26位于栅极16上方。此外，在沉积ILD层26以后，可以平坦化ILD层26，例如通过采用化学机械抛光(CMP)。蚀刻开口 48，该开口穿过ILD层26到达衬底12中的源极/漏极区域的外延区域14。可以采用可接受的光刻技术，例如单镶嵌工艺或者双镶嵌工艺蚀刻开口 48。应该注意，可接受的光刻技术可以使用第一蚀刻剂进行蚀刻穿过ILD层26以及使用第二蚀刻剂进行蚀刻穿过CESL 24。在一些实施例中，CESL 24和接触隔离件26的材料是不同的，接触隔离件22的蚀刻选择性与关于使用第二蚀刻剂的CESL 24的蚀刻选择性的比率等于或小于3 I。在图9中，接触件28形成在开口 48内。形成接触件包括例如在开口 48中沉积势垒层，然后沉积诸如金属的导电材料。沉积可以是通过例如CVD，原子层沉积(ALD)，物理汽相沉积(PVD)等，或者它们的组合。例如通过CMP去除过量的势垒层材料和/或导电材料。本发明的实施例可实现优点。首先，如果接触隔离件的材料与CESL的材料相同或者接触隔离件具有适当的蚀刻选择性的比率，则蚀刻用于接触件的开口穿过CESL到达外延区域可以继续穿过接触隔离件到达例如外延区域的小平面，而不是由于蚀刻选择性停止在接触隔离件的顶面处。因此，即使在蚀刻用于接触件的开口时发生光掩膜未对准的情况下，接触件也可以充分接触外延区域。而且，当去除掩膜时，实施例能够减少栅极损坏。在实施例中，当去除栅极结构上方的硬掩膜时，接触间隔层可以覆盖的栅极结构的侧壁，从而提供进一步的保护，从而减少在掩膜去除期间的损坏。实施例是半导体结构。半导体结构包括外延区域，栅极结构，接触隔离件和蚀刻停止层。外延区域位于衬底中。外延区域的顶面高于衬底的顶面，并且外延区域具有在衬底的顶面和外延区域的顶面之间的小平面。栅极结构位于衬底上方。接触隔离件横向位于外延区域的小平面和栅极结构之间。蚀刻停止层位于接触隔离件的每个上方和外延区域的顶面上方并且邻接接触隔离件的每个和外延区域的顶面。接触隔离件的蚀刻选择性与蚀刻停止层的蚀刻选择性的比率等于或小于3 I。另一实施例是用于形成半导体结构的方法。方法包括在衬底上形成外延区域。该外延区域在衬底的顶面和外延区域的顶面之间具有小平面。该衬底具有在衬底的顶面上方的栅极结构。该方法进一步包括在小平面和栅极结构之间横向沉积隔离件材料，并且在隔离件材料和外延区域上方沉积蚀刻停止层。蚀刻停止层邻接每个隔离件材料和外延区域，隔离件材料的蚀刻选择性与蚀刻停止层材料的蚀刻选择性的比率等于或小于3 I。
又一实施例是用于形成半导体结构的方法。所述方法包括提供衬底。栅极位于所述衬底上方，硬掩模位于所述栅极上，以及栅极隔离件沿着栅极的侧壁。该方法进一步包括沿着栅极隔离件的外侧壁以及在位于衬底中的从栅极横向设置的源极/漏极区域上方共形形成隔离件材料；去除硬掩模而隔离件材料沿着栅极隔离件的外侧壁；以及去除所述隔离件材料的第一部分从而暴露出源极/漏极区域。隔离件材料的第二部分保持横向设置在栅极隔离件和源极/漏极区域之间。尽管已经详细地描述了本发明及其优点，但应该理解，在不背离所附权利要求限定的本发明主旨和范围的情况下，可以做各种不同的改变、替换和更改。而且，本申请的范围并不旨在仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。
权利要求
1.一种半导体结构包括 外延区域，位于衬底中，所述外延区域的顶面高于所述衬底的顶面，所述外延区域具有在所述衬底的所述顶面和所述外延区域的所述顶面之间的小平面； 栅极结构，位于所述衬底上方； 接触隔离件，所述接触隔离件横向位于所述外延区域的小平面和所述栅极结构之间；以及， 蚀刻停止层，所述蚀刻停止层位于所述接触隔离件以及所述外延区域的所述顶面中的每个上方并且邻接所述接触隔离件和所述外延区域的所述顶面中的每个，所述接触隔离件的蚀刻选择性与所述蚀刻停止层的蚀刻选择性的比率等于或小于3 I。
2.根据权利要求1所述的半导体结构，其中，所述蚀刻停止层的材料与所述接触隔离件的材料相同。
3.根据权利要求1所述的半导体结构，进一歩包括 层间介电层，位于所述蚀刻停止层上方；以及 接触件，穿过所述层间介电层，所述接触件电连接到所述外延区域。
4.根据权利要求1所述的半导体结构，其中，所述蚀刻停止层和所述接触隔离件均为氮化硅。
5.根据权利要求1所述的半导体结构，其中，所述栅极结构包括栅极介电层，位于所述衬底上方；栅电极，位于所述栅极介电层上方；和栅极隔离件，沿着所述栅电极的侧壁和所述栅极介电层的侧壁，所述栅极隔离件的侧壁邻接所述接触隔离件，所述接触隔离件邻接所述小平面。
6.根据权利要求1所述的半导体结构，其中，所述接触隔离件没有位于所述外延区域的顶面上方。
7.一种用于形成半导体结构的方法，所述方法包括 在衬底中形成外延区域，所述外延区域具有在所述衬底的顶面和所述外延区域的顶面之间的小平面，所述衬底具有在所述衬底的顶面上方的栅极结构； 隔离件材料横向沉积在所述小平面和所述栅极结构之间；以及 在所述隔离件材料和所述外延区域上方沉积蚀刻停止层，所述蚀刻停止层邻接所述隔离件材料和所述外延区域中的每个，所述隔离件材料的蚀刻选择性与所述蚀刻停止层的蚀刻选择性的比率等于或小于3 I。
8.根据权利要求7所述的方法，进ー步包括 在所述蚀刻停止层上方沉积层间介电层； 形成开ロ，所述开ロ穿过所述层间介电层到达所述外延区域；以及 在所述开ロ中沉积导电材料。
9.根据权利要求7所述的方法，其中，所述栅极结构包括栅电极和沿着所述栅电极的侧壁的栅极隔离件，硬掩模位于所述栅电极上方，所述隔离件材料沿着所述栅极隔离件的外侧壁沉积，去除所述硬掩模而所述隔离件材料沿着所述栅极隔离件的所述外侧壁。
10.. 一种用于形成半导体结构的方法，所述方法包括 提供衬底，栅极位于所述衬底上方，硬掩模位于所述栅极上方，栅极隔离件沿着所述栅极的侧壁；沿着所述栅极隔离件的外侧壁以及位于所述衬底中的从所述栅极横向设置的源极区域/漏极区域上方共形形成隔离件材料； 去除所述硬掩模而所述隔离件材料沿着所述栅极隔离件的所述外侧壁；以及去除所述隔离件材料的第一部分以暴露出所述源极区域/漏极区域，所述隔离件材料的第二部分保持横向设置在所述栅极隔离件和所述源极区域/漏极区域之间。
全文摘要
本发明公开了一种半导体结构，半导体结构包括外延区域、栅极结构、接触隔离件、和蚀刻停止层。外延区域位于衬底中。外延区域的顶面高于衬底的顶面，并且外延区域具有在衬底的顶面和外延区域的顶面之间的小平面。栅极结构位于衬底上方。接触隔离件横向位于外延区域的小平面和栅极结构之间。蚀刻停止层位于接触隔离件的每个和外延区域的顶面上方并且邻接接触隔离件的每个和外延区域的顶面。接触隔离件的蚀刻选择性与蚀刻停止层的蚀刻选择性的比率等于或小于3∶1。本发明还提供了用于半导体结构接触的隔离件。
文档编号H01L21/768GK103050457SQ201210067310
公开日2013年4月17日 申请日期2012年3月14日 优先权日2011年10月13日
发明者柯俊宏, 陈志辉, 黄明杰 申请人:台湾积体电路制造股份有限公司