专利名称：固体拍摄装置的制作方法
技术领域：
本实施方式通常涉及固体拍摄装置。
背景技术：
CCD图像传感器和/或CMOS图像传感器等固体拍摄装置用于数字静态拍摄机、视频拍摄机或监视拍摄机等多种用途。近年来，主流是由单一像素阵列获得多种颜色信息的单板式图像传感器。例如，图像传感器通过使用在P型半导体基板(或半导体区域)内形成的N型杂质层来形成光电二极管。光电二极管的N型杂质层形成为具有杂质浓度比较均匀的面内分布。并且，光电二极管使N型杂质层的整体杂质浓度变浓(变高)，以使得能够累积预定的电荷量。在光电二极管的N型杂质层周围，为了进行像素间的元件分离，在半导体基板内形成P型杂质层。由于该P型杂质层，N型杂质层的电势分布从N型杂质层的周边向中心平缓变深。因此，N型杂质层的周边部分能够累积的电荷量比N型杂质扩散层的中心部分能够累积的电荷量低。
发明内容
为了解决上述问题，本发明提供了一种能够抑制画质恶化的固体拍摄装置。根据实施方式的固体拍摄装置，其特征在于，包括由具有第一面和与所述第一面对向的第二面的半导体基板内的元件分离区域包围的第一元件形成区域，在所述元件分离区域内设置在所述第一面侧上的上部元件分离层，设置在所述第二面和所述上部元件分离层之间的下部元件分离层，包含设置在所述元件形成区域内的第一杂质层的第一光电二极管，设置在所述元件形成区域内的浮置扩散区，以及配置在所述第一光电二极管和所述浮置扩散区之间、具有设置在所述第一面上的第一栅极电极的第一晶体管；相对于所述半导体基板的所述第一面在水平方向上，夹着所述第一杂质层而与所述晶体管对向的所述下部元件分离层的侧面比位于其上方的所述上部元件分离层的侧面更向所述晶体管侧突出。根据另一实施方式的固体拍摄装置，其特征在于，包括由具有第一面和与所述第一面对向的第二面的半导体基板内的元件分离区域包围的第一元件形成区域，包含设置在所述元件形成区域内的第一杂质层的第一光电二极管，设置在所述元件形成区域内的浮置扩散区，以及配置在所述第一光电二极管和所述浮置扩散区之间、具有设置在所述第一面上的第一栅极电极的晶体管；所述第一光电二极管的电势分布的最深部的位置，相对于所述半导体基板的所述第一面在水平方向上，比所述第一光电二极管的形成位置的中心更向所述晶体管侧偏移。根据上述结构的固体拍摄装置，能够抑制画质的恶化。
图I是示出固体拍摄装置的芯片布局的一个例子的平面图。图2是示出像素阵列和像素阵列附近的电路结构的等价电路图。 图3是示出固体拍摄装置的结构的一个例子的截面图。图4是示出第一实施方式的固体拍摄装置的结构的一个例子的平面图。图5是示出第一实施方式的固体拍摄装置的结构的一个例子的截面图。图6是示出实施方式中的光电二极管的电势和等电位线的图。图7是用于说明第一实施方式的固体拍摄装置的制造步骤的一个步骤的图。图8是用于说明第一实施方式的固体拍摄装置的制造方法的一个步骤的图。图9是用于说明第二实施方式的固体拍摄装置的单位单元的等价电路图。图10是示出第二实施方式的固体拍摄装置的结构的一个例子的截面图。图11是示出第三实施方式的固体拍摄装置的结构的一个例子的截面图。图12是示出第四实施方式的固体拍摄装置的结构的一个例子的截面图。图13是用于说明实施方式的固体拍摄装置的变形例的图。图14是用于说明实施方式的固体拍摄装置的变形例的图。
具体实施例方式以下，将参考附图详细地说明本实施方式。在以下说明中，具有同一功能或结构的元件给出相同的符号，并且根据需要进行重复的说明。(I)第一实施方式采用图I至图8说明根据第一实施方式的固体拍摄装置。(a)结构采用图I至图6说明根据第一实施方式的固体拍摄装置的结构。图I是示出固体拍摄装置(以下称为图像传感器)的芯片布局的例子的示意图。图2是示出像素阵列及其附近的电路结构的图。如图I所示，在本实施方式的图像传感器中，像素阵列2及用于控制它的电路(模拟电路或逻辑电路)8设置在一个半导体基板(芯片)10内。像素阵列2包含多个单位单元20。各单位单元20包含用于将从外部射入的光变换为电信号的光电变换部(以下称为像素)。一个单位单元20包含至少一个像素。例如，在本实施方式中的图像传感器包含单板式的像素阵列2。单板式像素阵列2由单一的像素阵列2获得多种颜色信息。与每个像素分别对应地，安装红、蓝、绿中的至少一种颜色的滤色器。相互相邻的单位单元20及其包含的像素由元件分离区域(元件分离部)5分离。各单位单元20和形成像素的区域由元件分离区域5包围。图2是示出像素阵列2及其附近的电路的电路结构例的图。多个单位单元20在像素阵列2内配置为矩阵状。各单位单元20设置在读取信号线TRF和垂直信号线VSL的交叉位置上。例如，单位单元20包含光电变换部131和信号扫描电路部。单位单元20的光电变换部(像素)131由光电二极管131形成。单位单元的信号扫描电路部例如由四个场效应晶体管132、133、134、135形成。各场效应晶体管132、133、134、135例如是η沟道型MOS晶体管。以下，将单位单元20包含的四个场效应晶体管分别称为传输门(导引晶体管，lead transistor) 132、放大晶体管133、地址晶体管134和复位晶体管135。在光电二极管131中，根据通过滤色器射入光电二极管131的光的光量，在光电二极管内部产生电荷，并在光电二极管的端子之间产生电位差。光电二极管131能够累积产生的电荷。光电二极管131的阳极接地。光电二极管131的阴极经由传输门132的电流路径连接到作为信号检测部的浮置扩散区FD(floating diffusion)上。传输门(导引晶体管)132控制光电二极管131的信号电荷的累积和释放。传输门(传输晶体管)132的栅极连接到读取信号线TRF。传输门132的源极连接到光电二极管131的阴极，传输门132的漏极连接到浮置扩散区FD。放大晶体管133将来自浮置扩散区FD的信号放大。放大晶体管133的栅极连接到浮置扩散区FD。放大晶体管133的漏极连接到垂直信号线VSL，放大晶体管133的源极连接到地址晶体管134的漏极。由放大晶体管133放大的信号输出到垂直信号线VSL上。放大晶体管133在单位单元20内用作源极跟随器。复位晶体管135将放大晶体管133的栅极电位(浮置扩散区FD的电位)复位。复位晶体管135的栅极连接到复位信号线RST。复位晶体管135的漏极连接到浮置扩散区FD，复位晶体管135的源极连接到电源端子124。电源端子124连接到漏极电源。地址晶体管134的栅极连接到地址信号线ADR。地址晶体管134的漏极连接到放大晶体管133的源极，地址晶体管134的源极连接到电源端子124。在本实施方式中，在一个单位单元20中由一个光电二极管131形成的电路结构称为一像素一单元结构。垂直移位寄存器89连接到读取信号线TRF、地址信号线ADR和复位信号线RST。垂直移位寄存器89通过控制读取信号线TRF、地址信号线ADR和复位信号线RST的电位，以行单位控制并选择像素阵列2内的多个单位单元20。垂直移位寄存器89将用于控制各晶体管132、134、135的开关的控制信号(电压脉冲)输出到各信号线TRF、ADR、RST。AD变换电路80连接到垂直信号线VSL。AD变换电路80包含多个CDS (CorrelatedDouble Sampling，相关双采样)单元85。一个⑶S单元85连接到一个垂直信号线VSL。AD变换电路80将输出到垂直信号线VSL的来自像素的信号变换为数字值。AD变换电路80通过由⑶S单元85进行的⑶S处理，去除各单位单元(像素)包含的噪音。负荷晶体管121用作垂直信号线VSL的电流源。负荷晶体管121的栅极连接到选择信号线SF。负荷晶体管121的漏极经由垂直信号线VSL连接到放大晶体管133的漏极。负荷晶体管121的源极连接到控制信号线DC。 来自像素阵列2的单位单元20的信号(电荷)的读取动作如下所述。像素阵列2的预定的行由垂直移位寄存器89选择。选择的行所属的地址晶体管134由来自垂直寄存器89的行选择脉冲变为导通状态。此外，复位晶体管135由来自垂直移位寄存器89的复位脉冲变为导通状态。垂直信号线VSL的电位由形成源极跟随器的放大晶体管133复位到接近浮置扩散区FD的电位的电压(复位电压)。在将复位电压输出到垂直信号线VSL之后，复位晶体管135变成关断状态。将复位电压输入到AD变换电路80中。接着，传输门132由从垂直移位寄存器89读取的脉冲变成导通状态，在光电二极管131中累积的电荷(信号电荷)被读取到浮置扩散区FD中。浮置扩散区FD的电位根据读取的信号电荷数而调制。调制的电位(信号电压)由形成源极跟随器的放大晶体管133读取到垂直信号线VSL中。将信号电压输入到AD变换电路 80中。复位电压和信号电压由AD变换电路80从模拟值依次变换到数字值。在这些电压值的AD变换的同时，对复位电压和信号电压的CDS处理由CDS单元85执行。复位电压和信号电压的差分值作为像素数据Dsig输出到下级的电路(例如图像处理电路)。由此，来自预定行所属的多个单位单元(像素)的信号的读取动作结束。依次重复这样的对像素阵列2的行单位的读取动作，从而形成预定图像。此外，各像素2可以不包含地址晶体管134。在这种情况下，单位单元20包含三个晶体管132、133、135，并且构成为复位晶体管135的漏极连接到放大晶体管133源极。在这种情况下，也不设置地址信号线ADR。图3示出本实施方式中的像素阵列2的截面结构。此外，在图3中，为了图示的简单化，作为单位单元20的构成要素仅图示了光电二极管131和传输门132。在半导体基板10的像素阵列内，设置多个单位单元20。光电二极管131例如设置在P型半导体基板10内。光电二极管131例如包含设置在P型半导体基板10内的杂质层21。杂质层21例如具有N型导电型。此外，半导体基板可以是单晶娃基板，也可以是SOI (Silicon On Insulator,绝缘体上娃)基板。此外，表面屏蔽(shield)层59设置在N型杂质层21内。表面屏蔽层59例如是P型杂质层。表面屏蔽层59与传输门132的沟道区域分离地形成在N型杂质层21的表面部中。表面屏蔽层59的上表面与层间绝缘膜75接触。浮置扩散区FD通过设置在半导体基板10内的N型杂质层39而形成。传输门132设置在光电二极管131和浮置扩散区FD之间。传输门132的栅极电极(栅极电极)41经由栅极绝缘膜(例如氧化膜)形成在半导体基板10上。在读取光电二极管131的累积电荷时，在导通状态的传输门132的栅极电极41下方的半导体基板10内(即沟道区域内)，形成沟道。经由该沟道，N型杂质层21内的累积电荷被释放到浮置扩散区FD。层间绝缘膜75覆盖形成在半导体基板10上的晶体管132的栅极电极41。在层间绝缘膜75内，设置作为布线和/或遮光层的多个金属层70。金属层70通过多层布线技术形成在层间绝缘膜75内。不同的布线级的金属层70通过嵌入层间绝缘膜75内的销栓(plug,未图示)而连接。例如，金属层70采用招(Al)或铜(Cu)而形成。以下，将设置晶体管的栅极电极41和层间绝缘膜75的表面称为半导体基板10的表面，将与其对向的表面称为半导体基板10的背面。相邻的单位单元20通过半导体基板10内的元件分离区域(元件分离部)5而电气地分离。在本实施方式中，在元件分离区域5内，例如形成用于元件分离的杂质层(以下称为元件分离杂质层)。在元件分离区域5内，设置上部元件分离杂质层(上部元件分离层)50A、50B和下部元件分离杂质层51A、51B。上部元件分离杂质层50A、50B设置在半导体基板10的表面侦U。下部元件分离杂质层51A、51B设置在半导体基板10的背面侧，并且相对于基板表面在垂直方向上位于上部元件分离杂质层50A、50B的下方。下部元件分离杂质层51A、51B位于上部元件分离杂质层50A、50B和半导体基板10的背面之间。上部和下部元件分离杂质层50A、50B、51A、51B是P型杂质层。如图3所示，在本实施方式中，滤色器CF经由半导体基板10上的层间绝缘膜75设置在像素阵列2上方。在滤色器CF和层间绝缘膜75之间，设置保护膜(未图示)和/或粘接层(未图示)。滤色器CF例如具有排列多个仅透过红(R)、绿(G)、蓝(B)中任何一种颜色(对应波长带区域的光)的滤波器的图形。排列多个滤波器，以使得相对于一个像素对应一种颜色的滤波器。由此，形成单板式图像传感器。此外，除了红、绿、蓝以外，滤色器CF可以具有透过可视光的全波长区域的白色(W)的滤波器。滤色器CF例如具有拜耳(Beyer)排列或WRGB排列等的排列图形。微透镜阵列ML经由滤色器CF设置在像素阵列2上方。微透镜阵列ML通过二维地排列与一个像素(光电二极管)对应的一个微透镜而形成。微透镜阵列ML将入射光聚光。入射光经由微透镜ML、滤色器CF和层间绝缘膜75照射到单位单元(像素、光电二极管)20上。如本实施方式，在半导体基板10表面上的层间绝缘膜75上，设置微透镜ML和滤色器CF，并且将从半导体基板10的表面侧射入的光进行光电变换的图像传感器称为表面照射型图像传感器。此外，在设置模拟电路和逻辑电路的区域的上方，在层间绝缘膜75上可以设置衬垫(pad，未图示)。衬垫通过设置在层间绝缘膜75内的销栓连接到布线70和元件(晶体管)上。此外，在半导体基板10的背面上，也可以设置衬垫。设置在半导体基板10的背面上的衬垫通过贯通半导体基板10的电极(也称为贯通电极)，连接到布线70和元件。通过衬垫，包含图像传感器的芯片电连接到其他芯片(例如驱动芯片)或电源上。采用图4至图6更具体地说明本实施方式的包含图像传感器的单位单元(像素)的结构。图4是示意地示出本实施方式的图像传感器的像素阵列和像素的平面结构的一个例子的图。图5是示意地示出本实施方式的图像传感器的像素的截面结构的一个例子的图。图5示出沿图4的V-V线的截面结构。图6是用于说明本实施方式的图像传感器中的光电二极管131的电势分布和等电位线的分布的一个例子的示意图。在图4至图6中，为了图示的明确化，作为单位单元20的构成要素，仅图示了光电二极管131、传输门(导引晶体管)132和浮动扩散39区(FD)。此外，在图4至图6中，省略了层间绝缘膜的图示。此外，单位单元中包含的其他晶体管133、134、135设置在确保为相互相邻的像素之间的区域内或与像素不相邻的其他区域内。在图4至图6中示出的例子中，在半导体基板10上(像素阵列2内)布置多个单位单元20,以使单位单元具有一像素一单元的结构。如图4和图5所示，光电二极管131、传输门132和浮置扩散区FD设置在由元件分离区域5划分的元件形成区域(有源区域)内。
如图4和图5所示，多个光电ニ极管131在半导体基板10内配置为矩阵状。—个光电ニ极管131包含作为电荷累积部的杂质层21。此外，在图5中，为了图示的简单化，仅图示了作为光电ニ极管131的构成要素的ー个N型杂质层21，但是为了提高光电ニ极管131的特性(例如灵敏度)，可以在光电ニ极管131的形成区域(称为光电ニ极管形成区域)内设置在基板的深度方向上杂质浓度不同的多个N型和P型杂质层。浮置扩散区FD设置在半导体基板10内，以夹着传输门132地与光电ニ极管131 对向。光电ニ极管131和浮置扩散区FD沿传输门132的沟道长度方向排列。浮置扩散区FD是形成在半导体基板10内的N型杂质层。作为浮置扩散区FD的N型杂质层39的杂质浓度比光电ニ极管131的N型杂质层21的杂质浓度高。传输门132配置在半导体基板10上，以与光电ニ极管131和浮置扩散区FD(39)相邻。传输门132的栅极电极41经由栅极绝缘膜42设置在半导体基板10上。作为光电ニ极管131的构成要素的N型杂质层21和作为浮置扩散区FD的N型杂质层39分别用作传输门132的源极和漏扱。并且，在半导体基板10内，N型杂质层21和浮置扩散区FD(N型杂质层39)之间的半导体区域构成传输门132的沟道区域。传输门132的栅极电极41相对于基板表面在水平方向上,相对于光电ニ极管的排列方向(X方向或y方向)傾斜。也就是，传输门132的沟道长度方向和沟道宽度方向相对于X方向和y方向具有预定的倾斜角。在这种情况下，如图4所示，光电ニ极管(N型杂质层21)的平面形状构成为四角形中缺ー个角的平面形状。这样，通过相对于光电ニ极管倾斜地配置传输门的栅极电极41，可以提高预定面积中的单位单元(像素)的集成度。此外，通过使传输门(晶体管)的沟道长度方向(或沟道宽度方向)和基板的晶体取向最佳化，能够提高传输门的工作特性。作为其结果，能够提高来自光电ニ极管的电荷的读取特性。此外，如果在光电ニ极管131和浮置扩散区FD(39)之间配置传输门132，可以使传输门132的沟道长度方向与X方向(或y方向)一致。表面屏蔽层59设置在N型杂质层21内。表面屏蔽层59例如是P型杂质层。表面屏蔽层59与传输门132的沟道区域分离地形成在N型杂质层21的表层部上。表面屏蔽层59的上表面与层间绝缘膜75接触。如上所述，在本实施方式中，元件分离区域5包含上部元件分离杂质层50和下部兀件分离杂质层51。下部兀件分离杂质层50相对于基板表面在垂直方向上,设置在上部兀件分离杂质层51的下方(背面侧)。上部和下部元件分离杂质层50、51例如是P型杂质层。如图4所示，下部元件分离杂质层51的形成位置(形成位置的中心)比上部元件分离杂质层50的形成位置(形成位置的中心)更向传输门侧偏移。换句话说，下部元件分离杂质层51A的形成位置相对于上部元件分离杂质层50A的形成位置，向传输门132的沟道长度方向偏移。例如，如图4所示，在x-y平面上，下部元件分离杂质层51的形成位置作为整体，向相对于上部元件分离杂质层50的形成位置倾斜的方向(传输门的沟道长度方向)偏移。在此，元件分离杂质层50、51的形成位置以元件分离杂质层50、51的宽度方向的中心为基准。如图5所示，在传输门132的沟道长度方向上，光电ニ极管131的N型杂质层21设置在元件分离杂质层50A、51A和传输门132的形成区域之间的区域中。在本实施方式中，也有将光电ニ极管131的形成区域称为元件形成区域的情況。以下，在N型杂质层21中，将与上部元件分离杂质层50A相邻的N型杂质层21的部分25U称为上部N型杂质层25U，将与下部元件分离杂质层51A相邻的N型杂质层21的部分25B称为下部N型杂质层25B。如图4和图5所示，在传输门132的沟道长度方向上，夹着N型杂质层21而与传输门132对向的下部元件分离杂质层51A的侧面，比上部元件分离杂质层50A的侧面更向传输门132 (浮置扩散区FD)侧突出。在传输门132和元件分离区域5之间的N型杂质层21中，相对于基板表面在水平方向(沟道长度方向)上的下部N型杂质层25B的大小Db，比相对于基板表面在水平方向上的上部N型杂质层25U的大小Da小。下部N型杂质层25B的杂质浓度与上部N型杂质层25U的杂质浓度基本相问。上部N型杂质层25U的下端(底部)的一部分与下部元件分离杂质层51A的上端(上部)接触。下部元件分离杂质层51A的上端(上部)的一部分与上部元件分离杂质层50A的下端(底部)的一部分接触。在与元件分离杂质层50A、51A接触的ー侧的N型杂质层21的侧面，由于下部元件分离杂质层51A的突出，而使N型杂质层21的侧面具有段差，N型杂质层21构成阶梯状(L字状)结构。相对于基板表面在水平方向上，例如，下部元件分离杂质层51A的宽度Wl具有与上部元件分离杂质层50A的宽度WO基本相同的大小。下部元件分离杂质层51A的杂质浓度例如在上部元件分离杂质层50B的杂质浓度以下。如图5所示，作为浮置扩散区FD的N型杂质层39与上部元件分离绝缘杂质层50B相邻。在上部元件分离杂质层50B的下方，设置下部元件分离杂质层51B。N型杂质层39的下端(底部)位于上部元件分离杂质层50B的下端(底部)的位置的上方(基板表面侧)。换句话说，N型杂质层39的下端位于下部元件分离杂质层51B的上端的位置的上方(基板表面側)。由此，即使下部元件分离杂质层51A、51B的形成位置相对于上部兀件分离杂质层50A、50B的形成位置,相对于基板表面在水平方向上偏移，即其形成位置偏移，但是也几乎不会对由N型杂质层39形成的浮置扩散区FD的特性(检测部的特性)产生恶劣影响。上部元件分离杂质层50B的下端的一部分与半导体基板10接触，上部元件分离杂质层50B的下端的剰余部分与下部元件分离杂质层51B的上端的一部分接触。在划分某光电ニ极管(像素)的元件分离区域中，浮置扩散区FD侧的下部元件分离杂质层51B向与传输门侧相反的ー侧偏移。但是，在与光电ニ极管形成区域相邻的其他光电ニ极管形成区域中，其下部元件分离杂质层5IB与光电ニ极管的N型杂质层相邻，井向传输门侧偏移。此外，虽然在本实施方式中，示出了半导体基板是P型，用于形成光电ニ极管和浮置扩散区的杂质层是N型，元件分离杂质层是P型的情況，但是这些半导体区域的导电型也可以表示分别相反的导电型。 在本实施方式的图像传感器中，在夹着光电ニ极管131的N型杂质层21而与传输门132对向的元件分离区域内的上部和下部元件分离杂质层50A、51A中，下部元件分离杂质层51A的侧面，比上部元件分离杂质层50A的侧面更向传输门侧突出。下部元件分离杂质层51A的形成位置，比上部元件分离杂质层50A的形成位置更向传输门侧偏移。
在图6中，如光电ニ极管131内的等电位线的分布200所示，通过使下部元件分离杂质层51A的侧面向传输门侧突出，光电ニ极管131的电位的中心向传输门侧偏移。光电ニ极管131的电位中心比下部元件分离杂质层51A的上部更向基板表面侧偏移，例如位于上部N型杂质层25U内。光电ニ极管131内的等电位线在半导体基板10的表面侧密集地分布，与表面侧相比，在半导体基板10的背面侧稀疏地分布。在图6中示出的光电ニ极管131的电势分布250示出以N型杂质层21的电位中心的电平W线)为基准的电势分布。在这种情况下，如图6所示，光电ニ极管131的电荷累积部(杂质层21)的电势分布250从与光电ニ极管相邻的元件分离区域50A、51A向传输门侧渐渐变深。并且，相对于基板表面在水平方向上，形成在下部N型杂质层25B内的电势分布250的最深部(电势的中心)的位置Cl比表面侧上的光电ニ极管的形成位置的中心C2向传输门侧偏移，并且电势分布250的最深部接近传输门132。即，光电ニ极管131的杂质层21中的电势分布250的最深部的位置Cl和传输门的间隔比N型杂质21的形成位置的中心C2和传输门的间隔小。此外，在本实施方式中，光电ニ极管131的形成位置的中心C2，更具体地，N型杂质层21 (上部N型杂质层25U)的形成位置的中心C2，在经由N型杂质层21从元件分离区域5到传输门132的直线(例如沿着传输门的沟道长度方向的直线)上，设定在从上部元件分离杂质层50A的形成位置的中心到传输门132的栅极电极41的侧面的范围(间隔)的中心。此外，由于下部元件分离杂质层51A比上部元件分离杂质层50A更向N型杂质层21侧突出，从而存在N型杂质层21的杂质分布变化的情況。这样，在本实施方式的图像传感器中，由于光电ニ极管131侧的下部元件分离杂质层51A的侧面比其上部元件分离杂质层50A的侧面更向传输门侧突出，所以光电ニ极管131 (光电ニ极管所包含的杂质层21)的电势分布250的最深部的位置接近传输门132。现有的图像传感器为了确保光电ニ极管中可累积的电荷量，而提高光电ニ极管所包含的作为电荷累积部的N型杂质层的杂质浓度。该N型杂质层的杂质浓度具有均匀的面内分布。因此，在现有的光电ニ极管包含的N型杂质层的形成位置的中心，N型杂质层的电势分布最深，并且现有的图像传感器相对于基板表面在水平方向上的N型杂质层的形成位置的中心和电势分布的中心一致。在这种情况下，由于光电ニ极管的电势的最深部和传输门的间隔大，所以读取光电ニ极管中累积的电荷时，难以读取电势深部中累积的电荷。因此，现有的光电ニ极管存在由于信号电荷的一部分残留在N型杂质层中，而在获取的图像中产生余像的情況。此外，在现有的光电ニ极管中，为了防止余像的产生，则在光电ニ极管的N型杂质层的杂质浓度低时，光电ニ极管中能够累积的电荷量可能減少，并且图像传感器的动态范围可能降低。对此，在本实施方式的图像传感器中，在传输门132的沟道长度方向上，夹着N型杂质层21与传输门132对向的下部元件分离杂质层51A的侧面，比上部元件分离杂质层50A的侧面更向传输门132 (和浮置扩散区FD)侧突出。由此，在本实施方式的图像传感器中，相对于基板表面在水平方向上的光电ニ极管131的电势分布的最深部(电势的中心)位置，比光电ニ极管131的N型杂质层21的表层部(上部N型杂质层25A)的形成位置的中心更接近传输门侧。即，光电ニ极管131的电势分布的最深部和传输门132的间隔变小。因此，本实施方式的图像传感器能够容易读取光电ニ极管131的电势分布的深部中累积的电荷，并且能够提高从光电ニ极管读取电荷的特性。由此，在本实施方式中，能够抑制获取的图像中产生余像。
并且，在防止余像的产生的同时，能够不降低形成光电ニ极管131的杂质层21的杂质浓度。結果，能够将图像传感器的动态范围维持在预定的水平。因此，根据本实施方式的固体拍摄装置，能够抑制画质的恶化。(b)制造方法采用图3、图5、图7和图8，说明第一实施方式的固体拍摄装置(例如图像传感器)的制造方法。图7和图8是示出本实施方式的图像传感器的制造方法的ー个步骤的截面图。在图7和图8中，示出沿图4的V-V线的截面下的各步骤。如图7所示，在形成预定阱区域(未图示)的半导体基板(例如P型硅基板)的表面上，形成掩膜材料(例如抗蚀膜)。掩膜材料通过光刻技术，实施构图。通过该构图，在掩膜材料内形成开ロ部，以在形成元件分离区域的位置露出半导体基板10的表面。由此，在半导体基板10上形成具有预定图形的掩膜层90A。在图7中示出的例子中，在下部元件分离杂质层的形成位置，形成开ロ部。对由掩膜层90A覆盖的半导体基板10，由预定的杂质离子的加速能量执行离子注入。通过该离子注入法，与掩膜层90A的开ロ部位置对应地，在半导体基板IOA内形成下部兀件分尚杂质层51A、51B。在形成下部兀件分尚杂质层51A、51B之后，去除掩I旲层90A。如图8所示，通过与在图7中示出的步骤实质相同的步骤，在半导体基板10表面上形成具有开ロ部的掩膜层90B。该掩膜层90B是用于形成上部元件分离杂质层50A、50B的掩膜层。掩膜层90B的开ロ部形成在与下部元件分离杂质层51A、51B的形成位置相对于基板表面在垂直方向上，上下不完全重叠(不一致)的位置上。在预定的元件形成区域210中，掩膜层90B的开ロ部的形成位置相对于基板表面在水平方向上，向与传输门形成区域132X侧相反的ー侧偏移。在掩膜层90B形成的开ロ部的大小与在掩膜层90A形成的开ロ部的大小基本相同。相对于由该掩膜层90B覆盖的半导体基板10，执行预定杂质离子的加速能量的离子注入。由此，在半导体基板10内，与掩膜层90B的开ロ部位置匹配地形成上部元件分离杂质层50A、50B。
在用于形成上部元件分离杂质层50A、50B的离子注入中的离子加速能量设定地比在用于形成下部元件分离杂质层51A、51B的离子注入中的加速能量小。由此，上部元件分离杂质层50A、50B形成在下部元件分离杂质层51A、51B和半导体基板10表面之间的区域中。在用于形成下部元件分离杂质层51A、51B的掩膜层90A中，掩膜层90A的开ロ部的形成位置比上部元件分离杂质层50A、50B的形成位置更向传输门侧偏移。因此，在夹着光电ニ极管的形成区域(元件形成区域)131X而与传输门的形成区域132X对向的元件分离杂质层50A、51A中，下部元件分离杂质层51A的形成位置比上部元件分离杂质层50A的形成位置更向传输门形成区域132X侧偏移。并且，下部元件分离杂质层51A的侧面比上部元件分离杂质层50A的侧面更向光电ニ极管形成区域131X侧(传输门形成区域132X侧)突出。下部元件分离杂质层51A上部的一部分与光电ニ极管形成区域131X接触。此外，元件分离杂质层51B也在与光电ニ极管形成区域131X相邻的其他光电ニ极管形成区域中，向传输门形成区域侧偏移。在形成上部元件分离杂质层50A、50B之后，去除掩膜层90B。这样，在半导体基板10内划分元件形成区域210。在形成元件分离杂质层50A、51A、50B、51B之后，例如通过热氧化法，在半导体基板10的表面上形成氧化膜。在该氧化膜上，形成导电体(例如多晶硅或硅化物)。通过光刻技术和RIE (Reactive Ion Etching,反应离子蚀刻)法,加工导电体。由此，如图5所示，传输门132的栅极电极41形成在半导体基板10上的氧化膜(栅极绝缘膜)42上。并且，在半导体基板10上，依次形成预定图形的掩膜层，并且分别形成光电ニ极管的N型杂质层21和浮置扩散区FD。例如，如图5所示，采用掩膜层(未图示)，例如在光电ニ极管形成区域内，通过离子注入，形成N型杂质层21。N型杂质层21可以通过采用公共掩膜层的一次离子注入形成，也可以采用不同的掩膜层，分别形成上部N型杂质层25U和下部N型杂质层25B。例如，作为浮置扩散区FD的N型杂质层39在预定区域内通过离子注入形成。此外，表面屏蔽层(例如P型杂质层)59通过离子注入法，形成在N型杂质层21的表层部上。之后，层间绝缘膜和预定布局的布线依次层叠在半导体基板10的表面上。由此，如图3所示，由多层布线技术形成布线70和层间绝缘膜75。并且，在层间绝缘膜75上，依次安装滤色器CF和微透镜阵列ML。此外，与布线70连接的衬垫(未图示)形成在层间绝缘膜75上或半导体基板10的背面侧。通过以上的制造步骤，制作本实施方式的固体拍摄装置。此外，在基板深度方向上的元件分离杂质层的形成位置可以通过改变注入的杂质离子的加速能量(改变离子注入深度)来控制。因此，与图7和图8中示出的步骤相反地，可以在形成上部元件分离杂质层50A、50B之后，形成下部元件分离杂质层51A、51B。此外，可以在形成光电ニ极管131的N型杂质层21之后，形成上部和下部元件分离杂质层 50A、50B、51A、51B。
这样，通过本实施方式的固体拍摄装置的制造方法，在半导体基板10内形成这些兀件分离杂质层50A、51A,以使得在夹着光电ニ极管131的N型杂质层而与传输门132对向的元件分离区域50A、50B中，下部元件分离杂质层51A的形成位置比上部元件分离杂质层50A的形成位置更向传输门侧偏移。这样，下部元件分离杂质层51A的侧面相对于基板表面在水平方向上，比上部元件分离杂质层50A的侧面更向传输门侧(N型杂质层侧)突出。结果，能够制作光电ニ极管131的电势最深部(电势中心)向传输门侧移位的图像传感器。
因此，在本实施方式中，当读取电荷动作时，能够减少电势深部中的电荷残留，并且能够容易地执行从光电ニ极管读取电荷。此外，由于能够不降低N型杂质层的杂质浓度地抑制余像，所以能够抑制动态范围降低。在上部和下部元件分离杂质层50A、51A的大小和平面布局相同的情况下，具有转印到掩膜层90A、90B上的图形的掩膜(中间掩膜)在上部元件分离杂质层和下部元件分离杂质层上优选是相同的。因此，通过相对于掩膜层90A、90B错开图形转印位置，可以使下部兀件分离杂质层5IA向传输门侧突出，而使光电ニ极管131的电势中心接近传输门。因此，根据本实施方式的图像传感器的制造方法，能够在不増加制造成本的情况下，通过比较简便的步骤，制作抑制画质恶化的图像传感器。因此，根据本实施方式的固体拍摄装置的制造方法，能够提供可抑制画质恶化的固体拍摄装置。(2)第二实施方式采用图9和图10，说明第二实施方式的固体拍摄装置。图9是示出第二实施方式的固体拍摄装置(图像传感器)的单位单元20X的电路结构的等价电路图。图10是示意地示出本实施方式的图像传感器的像素阵列的布局和各像素的平面结构的ー个例子的图。此外，由于在图9中示出的沿V-V线的截面结构与图5中示出的结构基本相同，所以在此省略其说明。在第二实施方式的图像传感器中，包含像素阵列2的单位单元20X的结构与第一实施方式的图像传感器不同。在第二实施方式的图像传感器中，单位单元20X具有两像素一单元的结构。如图9所示，两像素一单元结构的单位单元20X包含第一和第二光电ニ极管(光电变换部)131AU31B。此外，单位单元20X包含第一和第二传输门132A、132B。第一光电ニ极管131A经由第一传输门132A连接到浮置扩散区FD上。第二光电ニ极管131B经由第二传输门132B连接到浮置扩散区FD上。浮置扩散区FD共同连接到两个光电ニ极管131AU31B上。传输门132A的栅极连接到第一读取信号线TRFl上，传输门132B的栅极连接到第二读取信号线TRF2上。单位单元20X内的两个光电ニ极管131A、131B对应彼此不同的像素。两像素一单元结构的单位单元20X的读取动作与一像素一单元结构的单位单元的动作基本相同。但是，单位单元20X内的第一和第二传输门132A、132B在彼此不同的时刻构成导通状态。即，当读取信号电荷(累积电荷)时，在单位单元中包含的两个传输门132AU32B中，例如ー个传输门132A变成导通状态，另ー个传输门132B变成关断状态。并且，在从与ー个传输门132A对应的光电ニ极管131A读取累积电荷之后，ー个传输门132A变成关断状态，另ー个传输门132B变成导通状态。并且，将与另ー个传输门132B对应的光电ニ极管131B的信号电荷读取到浮置扩散区FD中。图10是示意地示出本实施方式的图像传感器的像素阵列和像素的平面结构的一个例子的图。如图10所示，在两像素一单元结构的单位单元20X中，作为光电ニ极管131A、131B的电荷累积部的N型杂质层21A、2IB设置在半导体基板10内。在N型杂质层21A和浮置扩散区39 (FD)之间，配置传输门132A的栅极电极41A。在N型杂质层21B和浮置扩散区39 (FD)之间，配置传输门132B的栅极电极41B。在图10中示出的例子中，沿y方向相邻的N型杂质层21A、21B共同连接到ー个浮置扩散区39 (FD)。由此，形成两像素一単元结构的单位单元20X。 在单位单元20X具有两像素一単元结构的情况下，在下部元件分离杂质层51的分别沿X方向和I方向延伸的部分中，沿I方向延伸的部分向传输门侧偏移。下部元件分离杂质层51的沿X方向延伸的部分设置在半导体基板10内，以使得与上部元件分离杂质层50的沿X方向延伸的部分上下(相对于基板表面在垂直方向上)重叠。沿y方向相邻的光电ニ极管H)之间的下部元件分离杂质层51的形成位置不向传输门侧(或y方向)偏移。这样，在两像素一单元结构的单位单元20X的情况下，设置在形成单位单元20X的两个光电ニ极管的N型杂质层21A、21B之间的下部元件分离杂质层51的形成位置不向传输门侧偏移。如本实施方式的图像传感器，在单位单元20X具有两像素ー单元结构的情况下，对于分别与像素对应的两个光电ニ极管131A、131B，可以共有浮置扩散区FD、放大晶体管、地址晶体管和复位晶体管。因此，通过采用两像素一単元结构，能够缩小像素阵列内的単位単元的占有面积。此外，如本实施方式的图像传感器，在元件分离区域5内的下部元件分离杂质层51的一部分的形成位置比上部元件分离杂质层50的形成位置更向传输门侧偏移的情况下，下部元件分离杂质层51的侧面也比上部元件分离杂质层50的侧面更向光电ニ极管131的N型杂质层21侧突出。因此，在采用两像素一单元结构的单位单元的图像传感器中，与第一实施方式相同地，单位单元20X所包含的两个光电ニ极管131A、131B的电势分布的最深部(电势中心)也向传输门侧偏移(接近)。因此，本实施方式的图像传感器与第一实施方式相同地，能够抑制余像的产生和动态范围的降低。如上所述，根据第二实施方式的固体拍摄装置(图像传感器)，能够抑制图像传感器的画质恶化。(3)第三实施方式參考图11，说明第三实施方式的固体拍摄装置。图11示出第三实施方式的固体拍摄装置(图像传感器)的像素阵列2的截面结构的ー个例子。此外，在图11中，为了图示的简化，作为单位单元的构成要素，仅图示了光电ニ极管131和传输门132。
第三实施方式的图像传感器是背面照射型图像传感器。如图11所示，在半导体基板10的表面上，设置传输门(晶体管)132的栅极电极41、布线70和层间绝缘膜75。在半导体基板10的与表面(第一面)对向的面即半导体基板10的背面(第二面)上，与单位单元所包含的像素(光电变换部)对应地设置滤色器CF和微透镜阵列ML。在层间绝缘膜75上安装支持基板19。支持基板19例如使用半导体基板(例如Si基板)和/或绝缘性基板。在背面照射型图像传感器中，作为图像信号的入射光从设置滤色器CF和微透镜ML的背面侧照射。即，在背面照射型图像传感器中，光从与设置布线的基板表面相反的ー侧的基板背面射入。由此，射入像素的光不会被布线70阻挡，并到达基板内的受光区域(光电ニ极管、光电变换部)，从而能够在微细像素中实现高的量子效率(例如光电变换效率)。结果，即使在像素微细化的情况下，也能够抑制形成的图像品质的恶化。
此外，在背面照射型图像传感器中，单位单元的结构可以是如图2和图4所示的一像素ー单元结构，也可以是如图9和图10所示的两像素ー单元结构。在背面照射型图像传感器的制造方法中涉及的单位单元(像素)的构成要素、层间绝缘膜和布线的形成步骤与表面照射型图像传感器的制造方法基本相同。因此，在此，主要说明背面照射型图像传感器与表面照射型图像传感器的制造方法的不同点。光电ニ极管131和元件分离区域5形成在半导体基板10内。在半导体基板10的表面侧上，依次形成晶体管的栅极41、层间绝缘膜75和布线70。在层间绝缘膜75和布线70上安装支持基板19。在安装支持基板19之后，例如在半导体基板10的背面侧上实施CMP (ChemicalMechanical Polishing,化学机械抛光)或蚀刻(例如湿蚀刻)。由此，使半导体基板10变薄。并且，在变薄的半导体基板10的背面侧上，安装滤色器CF、微透镜ML和保护膜(未图示)等。由此，制作本实施方式的背面照射型图像传感器。在背面照射型图像传感器中，单位单元包含的光电ニ极管131、传输门132的结构和元件分离区域5内的元件分离杂质层50A、51A的结构与在图5中示出的表面照射型图像传感器的结构基本相同。与此相同地，光电ニ极管内的等电位线和光电ニ极管的电势分布与在图6中示出的等电位线和电势分布基本相同。S卩，在如本实施方式的背面照射型图像传感器中，与第一和第二实施方式相同地，在夹着光电ニ极管131的N型杂质层(光电变换部)21而与传输门对向的元件分离杂质层50A、51A中，背面侧的下部元件分离杂质层51A的侧面比表面侧的上部元件分离杂质层50A的侧面更向传输门132侧突出。下部元件分离杂质层51A的形成位置比上部元件分离杂质层50A的形成位置更向传输门侧偏移。并且，从相对于基板10的表面在水平方向上的下部元件分离杂质层51A的侧面到传输门的沟道区域的间隔Db，比从相对于基板10的表面在水平方向上的上部元件分离杂质层50A的侧面到传输门的沟道区域的间隔Da小。由此，如图6所示，光电ニ极管131所包含的N型杂质层21的电势分布最深部(电势中心)的位置比表面侧的光电ニ极管的形成位置的中心更向传输门132侧偏移(接近)。此外,该N型杂质层21内的等电位线的中心位于上部N型杂质层25U内，并且向传输门侧偏移。如第一实施方式的表面照射型图像传感器，随着下部元件分离杂质层51A、51B的形成位置向传输门侧错开，相对于基板表面在水平方向上，微透镜ML聚光的中心和光电ニ极管131的电势分布最深部的位置之间产生偏移。在这种情况下，表面照射型图像传感器存在光电ニ极管的受光面积变小下部元件分离杂质层51A的形成位置错开量的情況。当像素大小变小时，由于形成位置偏移引起的受光面积缩小的影响变大。在如本实施方式的背面照射型图像传感器中，光的受光面设置在背面侧上。因此，即使背面侧的下部元件分离杂质层51A的形成位置由于向传输门侧偏移，而使得光电ニ极管131所包含的N型杂质层21的电势分布最深部的位置从微透镜聚光的中心偏移，也几乎不会改变对于入射光的光电ニ极管131的受光面积。因此，在本实施方式的图像传感器中，即使像素被微细化，也能够抑制光电ニ极管的光电变换效率的恶化。如上所述，根据第三实施方式的固体拍摄装置，与第一和第二实施方式相同地，能够抑制图像传感器的画质恶化。(4)第四实施方式參考图12，说明第四实施方式的固体拍摄装置。图12示出本实施方式的固体拍摄装置(图像传感器)的像素阵列2的截面结构的ー个例子。如图12所示，在半导体基板10内的元件分离区域5的表面侧，代替上部元件分离杂质层，可以设置氧化硅膜等绝缘体(元件分离绝缘层)55A、55B，用来将相互相邻的杂质层21分离。在元件分离绝缘层55A的下方(背面侧)，设置P型元件分离杂质层51A、51B。在预定的元件形成区域内，元件分离绝缘层55A夹着光电ニ极管131的N型杂质层21而与传输门132对向。元件分离绝缘层55A与上部N型杂质层25U相邻。元件分离绝缘层55A的底部的一部分与元件分离杂质层51A的上部接触。在预定的元件形成区域内，元件分离绝缘层55B夹着作为浮置扩散区FD的N型杂质层39而与传输门132对向。在本实施方式的图像传感器的制造方法中，元件分离区域5的形成步骤与由图7和图8描述的制造方法不同。例如，下部元件分离杂质层51A、51B通过离子注入而形成在半导体基板10内的预
定位置上。并且，通过光刻技术及RIE法，在半导体基板10内的表面侧上形成元件分离槽。在夹着光电ニ极管形成区域而与传输门形成区域对向的元件分离区域中，元件分离槽的形成位置比下部元件分离杂质层51A的形成位置更向与传输门侧相反的ー侧(与传输门远离的ー侧)偏移。在形成元件分离槽之后，在半导体基板10上及槽内，例如通过CVD(ChemicalVapor Deposition)法沉积绝缘体(例如氧化娃)。并且，通过蚀刻和/或CMP法,去除半导体基板10表面的绝缘体，以将绝缘体选择性地残留在元件分离槽内。
由此,在兀件分离杂质层51A、51B上方,形成兀件分离绝缘层55A、55B。在一个像素内的夹着N型杂质层21而与传输门对向的元件分离区域中，元件分离绝缘层55A的形成位置比元件分离杂质层51A的形成位置更向与传输门形成区域远离的ー侧偏移。结果，下部元件分离杂质层51A以下部元件分离杂质层51A的侧面比元件分离杂质层55A的侧面更向传输门侧突出的方式形成在半导体基板10内。之后，与上述例子相同地，依次形成光电ニ极管131、传输门132、浮置扩散区39等图像传感器的构成要素。此外，在形成元件分离绝缘层55A、55B之后，可以形成下部元件分离杂质层51A、51B。在这种情况下，由离子注入导致的杂质离子的加速能量设定为杂质离子可贯通元件分离绝缘层的大小。 这样，在元件分离区域的表面侧采用绝缘体的情况下，图像传感器可以是表面照射型，也可以是背面照射型。在本实施方式的图像传感器中，背面侧的元件分离杂质层51A的形成位置比表面侧的元件分离绝缘层55A的形成位置相对于基板表面在水平方向上更向传输门侧偏移，下部元件分离杂质层51A的侧面比元件分离绝缘层55A的侧面更向传输门侧(N型杂质层21侦D突出。因此，与第一至第三实施方式相同地，光电ニ极管131的电势最深部的位置与光电ニ极管131的形成位置的中心相比较，更接近传输门132侧。結果，比较容易地提取光电ニ极管131的电势深部累积的电荷。此外，即使为了防止余像，不降低N型杂质层的杂质浓度，也能够确保预定的动态范围。因此，根据第四实施方式的固体拍摄装置，与第一至第三实施方式相同地，能够抑制图像传感器的画质恶化。(5)变形例參考图13和图14，说明实施方式的固体拍摄装置(图像传感器)的变形例。图13示出本变形例中的图像传感器的像素阵列的平面结构。在上述实施方式中，不出传输门的沟道长度方向和沟道宽度方向相对于X方向和y方向倾斜的例子。但是，如图13中示出的变形例，传输门的沟道长度和沟道宽度方向也可以与X方向和y方向平行。沿图13的V-V线的截面结构与图5中示出的结构基本相同。在图13中示出的结构中，下部元件分离杂质层51A的形成位置也比上部元件分离杂质层50A的形成位置更向传输门侧(在此例中是X方向)偏移。并且，下部元件分离杂质层51A的侧面比上部元件分离杂质层50A的侧面更向传输门侧突出。因此，在图13中示出的例子中，光电ニ极管131的电势最深部也接近传输门侦れ此外，图14示出与图13中示出的例子不同的变形例。图14示出本变形例中的图像传感器的像素的截面结构。如图14所示，相对于基板表面在水平方向上的下部元件分离杂质层51X的大小WlX比相对于基板表面在水平方向上的上部元件分离杂质层50A的大小WO大。例如，下部元件分离杂质层51X的形成位置的中心与上部元件分离杂质层50A的形成位置的中心一致。
在图14中示出的情况下，背面侧的下部元件分离杂质层51X的侧面也比表面侧的上部元件分离杂质层50A的侧面更向传输门侧(N型杂质层侧)突出。因此，在图14中示出的例子中，光电二极管131的电势最深部也接近传输门侧。这样，在图13和图14示出的变形例中，也能够形成与第一至第四实施方式的结构基本相同的结构。因此，在本变形例中，也能够提高从光电二极管读取电荷的特性。因此，在本变形例中，与第一至第四实施方式相同地，也能够抑制图像传感器的画质恶化。虽然说明了本发明的几个实施方式，但是这些实施方式是作为例子提出来的，不是用来限定本发明的范围。这些新颖的实施方式可以实施为其他的各种方式，在不脱离本发明主旨的范围内，可以进行各种省略、置换、变更。这些实施方式及其变型包含在本发明的范围和主旨内，同时包含在专利权利要求的范围所记载的发明及其等价范围内。
权利要求
1.一种固体拍摄装置，其特征在于，包括 第一元件形成区域，其由具有第一面和与所述第一面对向的第二面的半导体基板内的元件分离区域包围； 上部元件分离层，其在所述元件分离区域内设置在所述第一面侧； 下部元件分离层，其设置在所述第二面和所述上部元件分离层之间； 第一光电二极管，其包含设置在所述元件形成区域内的第一杂质层； 浮置扩散区，其设置在所述元件形成区域内；以及 第一晶体管，其配置在所述第一光电二极管和所述浮置扩散区之间、具有设置在所述第一面上的第一栅极电极； 其中，相对于所述半导体基板的所述第一面在水平方向上，夹着所述第一杂质层而与所述晶体管对向的所述下部元件分离层的侧面比位于其上方的所述上部元件分离层的侧面更向所述晶体管侧突出。
2.根据权利要求I所述的固体拍摄装置，其特征在于，所述上部元件分离层和所述下部元件分离层是杂质层。
3.根据权利要求I所述的固体拍摄装置，其特征在于，作为所述下部元件分离层的杂质层的浓度在作为所述上部元件分离层的杂质层的浓度以下。
4.根据权利要求I所述的固体拍摄装置，其特征在于，所述上部元件分离层是绝缘体，所述下部元件分离层是杂质层。
5.根据权利要求I所述的固体拍摄装置，其特征在于，所述光电二极管的电势分布的最深部的位置比所述光电二极管的形成位置的中心，更向所述晶体管侧偏移。
6.根据权利要求5所述的固体拍摄装置，其特征在于，相对于所述第一面在水平方向上的所述光电二极管的形成位置的中心位于所述上部元件分离层和所述第一晶体管之间的中心。
7.根据权利要求I所述的固体拍摄装置，其特征在于，相对于所述第一面在垂直方向上的所述第一光电二极管的电位的中心，比所述下部元件分离层的上部更位于所述半导体基板的所述第一面侧。
8.根据权利要求I所述的固体拍摄装置，其特征在于，所述第一光电二极管内的所述第一面侧的等电位线的分布比所述第一光电二极管内的所述第二面侧的等电位线的分布r I I O
9.根据权利要求I所述的固体拍摄装置，其特征在于，相对于所述第一面在水平方向上的所述下部元件分离层和所述晶体管的间隔比相对于所述半导体基板的第一面在水平方向上的所述上部元件分离层和所述晶体管的间隔小。
10.根据权利要求I所述的固体拍摄装置，其特征在于，相对于所述第一面在水平方向上的所述下部元件分离层的形成位置比所述上部元件分离层的形成位置更向所述第一晶体管侧偏移。
11.根据权利要求I所述的固体拍摄装置，其特征在于，相对于所述第一面在水平方向上的所述下部元件分离层的形成位置的中心与所述上部元件分离层的形成位置的中心一致，所述下部元件分离层的宽度比所述上部元件分离层的宽度大。
12.根据权利要求I所述的固体拍摄装置，其特征在于，所述浮置扩散区的底部比所述下部元件分离层的上部更位于所述第一面侧。
13.根据权利要求I所述的固体拍摄装置，其特征在于， 所述光电二极管的所述第一杂质层包含相对于所述第一面在水平方向上与所述上部元件分离层相邻的第一区域，和相对于所述第一面在水平方向上与所述下部元件分离层相邻的第二区域， 所述第一区域的杂质浓度与所述第二区域的杂质浓度基本相同， 相对于所述第一面在水平方向上的所述第一区域的大小比相对于所述第二面在水平方向上的所述第一区域的大小小。
14.根据权利要求I所述的固体拍摄装置，其特征在于，还包括设置在所述第二面侧上的微透镜。
15.根据权利要求I所述的固体拍摄装置，其特征在于，还包括 第二光电二极管，其包含夹着所述元件分离区域而与所述第一元件形成区域相邻的第二元件形成区域，和设置在所述第二元件形成区域内的第二杂质层；以及 第二晶体管，其配置在所述第二光电二极管和所述浮置扩散区之间、具有设置在所述第一面上的第二栅极电极； 其中，所述浮置扩散区共同连接到所述第一和第二光电二极管。
16.一种固体拍摄装置，其特征在于，包括 第一元件形成区域，其由具有第一面和与所述第一面对向的第二面的半导体基板内的元件分离区域包围； 第一光电二极管，其包含设置在所述元件形成区域内的第一杂质层； 浮置扩散区，其设置在所述元件形成区域内；以及 晶体管，其配置在所述第一光电二极管和所述浮置扩散区之间、具有设置在所述第一面上的第一栅极电极； 其中，所述第一光电二极管的电势分布的最深部的位置，相对于所述半导体基板的所述第一面在水平方向上，比所述第一光电二极管的形成位置的中心更向所述晶体管侧偏移。
17.根据权利要求16所述的固体拍摄装置，其特征在于，所述第一光电二极管内的所述第一面侧的等电位线的分布比所述第一光电二极管内的所述第二面侧的等电位线的分布密。
18.根据权利要求16所述的固体拍摄装置，其特征在于，还包括 上部元件分离层，其在所述元件分离区域内设置在所述第一面侧；以及 下部元件分离层，其设置在所述第二面和所述上部元件分离层之间； 其中，所述光电二极管的所述第一杂质层包含相对于所述第一面在水平方向上与所述上部元件分离层相邻的第一区域，和相对于所述第一面在水平方向上与所述下部元件分离层相邻的第二区域， 所述第一区域的杂质浓度与所述第二区域的杂质浓度基本相同。
19.根据权利要求18所述的固体拍摄装置，其特征在于，相对于所述第一面在垂直方向上的所述第一光电二极管的电位的中心，比所述下部元件分离层的上部更位于所述半导体基板的所述第一面侧。
20.根据权利要求I所述的固体拍摄装置，其特征在于， 相对于所述第一面在水平方向上的所述光电二极管的形成位置的中心位于所述元件分离区域和所述第一晶体管之间的中心， 相对于所述第一面在水平方向上的所述光电二极管的形成位置的中心与所述第一光电二极管的电势分布最深部的位置相对于所述第一面在水平方向上不一致。
全文摘要
本发明提供固体拍摄装置。根据实施方式，固体拍摄装置包括由具有第一面和与所述第一面对向的第二面的半导体基板内的元件分离区域包围的第一元件形成区域，在所述元件分离区域内的所述第一面侧上的上部元件分离层，在所述第二面和所述上部元件分离层之间的下部元件分离层，在所述元件形成区域内的第一光电二极管，在所述元件形成区域内的浮置扩散区，以及在所述第一光电二极管和所述浮置扩散区之间的第一晶体管；其中，所述下部元件分离层的侧面比所述上部元件分离层的侧面更向所述晶体管侧突出。
文档编号H01L27/146GK102629617SQ20121008279
公开日2012年8月8日 申请日期2012年2月6日 优先权日2011年2月4日
发明者古屋晶吾, 山下浩史, 山口铁也 申请人:株式会社东芝