专利名称：半导体器件、制造半导体器件的方法以及电子装置的制作方法
半导体器件、制造半导体器件的方法以及电子装置相关申请的交叉引用通过引用将2011年6月28日提交的包括说明书、权利要求、附图和摘要的日本专利申请No. 2011-143100的公开整体并入这里。
发明内容
本发明涉及ー种具有垂直晶体管的半导体器件、制造半导体器件的方法以及电子装置。
背景技术：
半导体器件包括具有垂直晶体管的半导体器件。垂直晶体管例如用在控制高电流 的器件中。日本专利特开公开No. 2005-86140描述了垂直MOS晶体管的栅电极覆盖有NSG膜和BPSG膜的堆叠膜或者PSG膜和BPSG膜的堆叠膜。日本专利特开公开No. 2002-280553描述了垂直MOS晶体管的栅电极覆盖有诸如BPSG膜的绝缘膜。日本专利特开公开No. 2000-183182描述了 CMOS器件覆盖有氧化物膜、氮化硅膜和BPSG膜的堆叠膜，但是这是涉及平面晶体管的技木。在该技术中，氮化硅膜用于防止湿气扩散。
发明内容
要求垂直晶体管具有的特性之一是栅极绝缘膜的随时间的耐介电击穿(TDDB )性。另ー方面，对于垂直晶体管还要求阈值电压较小变化。根据本发明的一方面，提供了一种半导体器件，包括半导体衬底；漏极层，其形成到半导体衬底并且位于半导体衬底的背面侧上；栅极绝缘膜，其形成在于半导体衬底的表面形成的凹部的内壁上；栅电极，其掩埋在凹部中并且栅电极的上端低于半导体衬底的表面；源极层，其在表面侧上形成到半导体衬底；第一绝缘膜，其形成在栅电极上，并且膜的上表面高于半导体衬底的表面；以及低透氧绝缘膜，其形成在第一绝缘膜上并且具有比第一绝缘膜的透氧性低的透氧性。作为发明人研究的结果，发现了当栅电极的上端低于半导体衬底的表面时，通过在栅电极上形成绝缘膜并且然后在绝缘膜上应用利用氧化气氛的处理，提高了耐TDDB性耐TDDB性。认为氧经由栅极绝缘膜上的绝缘膜到达栅极绝缘膜的没有被栅电极覆盖的区域并且致密该区域中的栅极绝缘膜。另ー方面，还发现了当绝缘膜允许氧通过其过度透过时，栅极绝缘膜的厚度变化。当栅极绝缘膜的厚度变化时，这导致垂直晶体管的阈值电压的波动。根据本发明，在第一绝缘膜上形成低透氧绝缘膜。这能够抑制氧通过该绝缘膜的过度透过。根据本发明的另一方面，提供了一种制造半导体器件的方法，包括将凹部形成到半导体衬底的表面，该半导体衬底在背面侧上具有漏极层；在凹部的内壁上形成栅极绝缘膜；将栅电极掩埋在凹部中，使得栅电极的上端低于半导体衬底的表面；在表面侧上将源极层形成到半导体衬底；在栅电极上形成第一绝缘膜，使得该绝缘膜的上表面高于半导体衬底的表面；在第一绝缘膜上形成低透氧绝缘膜，该低透氧绝缘膜具有比第一绝缘膜的透氧性低的透氧性；以及从低透氧绝缘膜上方并且从半导体衬底上方应用利用氧化气氛的处理。根据本发明的又一方面，提供了一种电子装置，其具有半导体器件，该半导体器件用于控制到负载的电源供给，该负载由从电源提供的功率驱动，其中半导体器件包括半导体衬底；漏极层，其形成到半导体衬底并且位于半导体衬底的背面侧上；栅极绝缘膜，其形成在于半导体衬底形成的凹部的内壁上；栅电极，其掩埋在凹部中并且栅电极的上端低于半导体衬底的表面；源极层，其在表面侧上形成到半导体衬底；第一绝缘膜，其形成在栅电极上，并且膜的上表面高于半导体衬底的表面；低透氧绝缘膜，其形成在第一绝缘膜上并且具有比第一绝缘膜的透氧性低的透氧性；以及层间绝缘膜，其形成在低透氧绝缘膜上和半导体衬底上。根据本发明的方面，能够提高垂直晶体管的耐TDDB性并且还能够抑制阈值电压的波动。
图I是示出根据第一实施例的半导体器件的构造的横截面图；图2A是示出用于第一绝缘膜和低透氧绝缘膜的位置的放大视图；图2B是示出比较实施例中用于第一绝缘膜和低透氧绝缘膜的位置的视图；图3是垂直型MOS晶体管的平面图；图4是示出垂直MOS晶体管和感测垂直晶体管之间的关系的电路图；图5是示出栅电极、p型源极层和n型层的布置的平面图；图6是示出图I中所示的半导体器件的制造方法的横截面图；图7是示出图I中所示的半导体器件的制造方法的横截面图；图8是示出图I中所示的半导体器件的制造方法的横截面图；图9是示出图I中所示的半导体器件的制造方法的横截面图；图10是示出耐TDDB性和阈值电压的波动对于低透氧绝缘膜的厚度的依赖性的图；图11是示出根据第二实施例的半导体器件的构造的横截面图；图12是示出根据第三实施例的半导体器件的构造的横截面图；图13是示出具有根据实施例的半导体器件的电子装置的电路构造的图；图14是包含图13中所示的电子装置的车辆的视图，其中图14A是汽车的视图，并且图14B是摩托车的视图；图15是示出半导体器件的安装结构的图；图16是示出根据第五实施例的半导体器件10的构造的横截面图；以及图17是使用图16中所示的半导体器件的电子装置的电路图。
具体实施例方式将參考附图描述本发明的优选实施例。在附图中，相同的组成元件具有相同的附图标记，并且可选地省略其描述。第一实施例图I是示出根据第一实施例的半导体器件10的构造的横截面图。半导体器件10具有垂直MOS晶体管20。通过使用半导体衬底100形成垂直MOS晶体管20并且垂直MOS晶体管20具有p型漏极层130、n型基极层150、栅极绝缘膜110、栅电极120、p型源极层140和绝缘层340。p型漏极层130形成到半导体衬底100并且位于半导体衬底100的背面侧上。n型基极层150形成到半导体衬底100并且位于p型漏极层130上方。在半导体衬底100中，外延层104形成在子衬底102上。子衬底102例如为p+型硅衬底并且外延层104例如为p_型硅层。子衬底102用作p型漏极层130。漏电极202形 成在子衬底102的背面处。通过将n型杂质注入到外延层104中来形成n型基极层150。在外延层104中，没有形成有n型基极层150的层作为p_层132位于p型漏极层130和n型基极层150之间。n型层151形成在n型基极层150的表面层处。n型层151被设置为用于将基准电压提供到n型基极层150并且在下端连接到n型基极层150。具体地，n型层151形成到n型基极层150的表面层没有形成有p型源极层140的区域中。n型层151比p型源极层140更深。n型层151的杂质浓度高于n型基极层150的杂质浓度。凹部108形成在半导体衬底100中。凹部108形成在外延层104中并且凹部的下端位于n型基极层150下面。凹部108的下端位于p层132中但是没有到达p型漏极层130。栅极绝缘膜110形成在凹部108的内壁上以及底部处。栅电极120掩埋在凹部108中。栅电极120的上端低于半导体衬底100的表面。p型源极层140在n型基极层150中形成到比n型基极层150浅的深度。p型源极层140在平面视图中与凹部相邻。器件隔离膜(未示出)形成到外延层104的表面。例如通过LOCOS方法形成该器件隔离膜。在平面视图中，用于掩埋栅电极120和p型源极层140的凹部形成在器件隔离膜的内部。凹部108形成为沟槽的形状，并且p型源极层140位于沟槽的两侧上。如上所述，栅电极120的上端位于半导体衬底100的表面下面。栅电极120的上端与半导体衬底100的表面之间的垂直差例如为30nm或更大并且170nm或更小。然后，绝缘层340形成在栅电极120上以及位于其周围的半导体衬底100上。绝缘膜340具有第一绝缘膜342和低透氧绝缘膜344。第一绝缘膜342例如为NSG(非掺杂硅酸盐玻璃)膜和SOG (旋涂玻璃)膜中的至少ー种。第一绝缘膜342形成在栅电极120上并且其上表面高于半导体衬底100的表面。第一绝缘膜342的厚度例如为180nm或更大并且250nm或更小。如上所述，栅电极120的上端位于半导体衬底100的表面下面。因此，第一绝缘膜342的上表面的与凹部108重叠的区域下陷。下陷的深度比栅电极120的上端与半导体衬底100的表面之间的垂直差浅并且该深度例如为IOnm或更大并且IOOnm或更小。第一绝缘膜342具有抑制在低透氧绝缘膜344中形成弯曲部分的功能，如将在下面參考图2所描述的。低透氧绝缘膜344形成在第一绝缘膜342上并且由具有比第一绝缘膜342的透氧性低的透氧性的材料形成。低透氧绝缘膜344优选地由具有比第一绝缘膜342的熔点高的熔点的材料形成并且例如为SiN膜、SiC膜和SiCN膜中的至少ー种。当第一绝缘膜342是NSG膜时，低透氧绝缘膜344优选地为SiN膜。在该情况下，低透氧绝缘膜344的厚度为3nm或更大并且7nm或更小，并且优选地为6nm或更大并且7nm或更小。此外，在该实施例中，第二绝缘膜346存在于低透氧绝缘膜344上。第二绝缘膜346由具有比低透氧绝缘膜344的透氧性高的透氧性的材料形成。第二绝缘膜346的厚度例如为500nm或更大并且900nm或更小。第二绝缘膜346例如为NSG膜、BPSG膜和SOG膜中的至少ー种。第二绝缘膜346优选地为通过热处理流体化并且平面化的膜。当低透氧绝缘膜344为SiN膜时，第二绝缘膜346例如为BPSG膜。源极互连204形成在半导体衬底100和绝缘层340上。源极互连204耦合到p型源极层140和η型层151。由于绝缘层340形成在栅电极120上，因此源极互连204和栅电极120彼此绝缘。第二绝缘膜346具有确保栅电极120和源极互连204之间的绝缘所需的
厚度。 图2Α是示出第一绝缘膜342和低透氧绝缘膜344的位置的放大视图。在该实施例中，如图2Α中所示，栅电极120的上端位于半导体衬底100的表面下方。因此，第一绝缘膜342的底部进入凹部108中。第一绝缘膜342的上表面位于半导体衬底100的表面上方。在第一绝缘膜342的表面处形成由于半导体衬底100的表面与栅电极120的上端之间的台阶造成的台阶。可以通过充分地増加第一绝缘膜342的厚度来将该台阶的高度d(S卩，第一绝缘膜342的位于栅电极120上方的部分与其位于半导体衬底100上方的部分之间的垂直差)减小到例如IOOnm或更小。图2B是示出比较实施例中的第一绝缘膜342的位置与低透氧绝缘膜344的位置的图。在该图中所示的实施例中，第一绝缘膜342具有比图2A的厚度小的厚度，并且上表面位于半导体衬底100的表面下面。在该情况下，与图2A中所示的实施例相比，在第一绝缘膜342的表面中形成的台阶d更大。此外，在低透氧绝缘膜344中形成突兀弯曲部分，如附图标记α所示。当形成了这样的弯曲部分时，低透氧绝缘膜344减小或者应カ被集中到该弯曲部分。这也与形成低透氧绝缘膜344而没有形成第一绝缘膜342的情况相同。相反地，在图2Α中所示的实施例中，由于没有形成如图2Β中的附图标记α所示的弯曲部分，因此没有发生上述问题。图3是垂直MOS晶体管20的平面图。感测垂直晶体管21形成到垂直MOS晶体管20的一部分。感测垂直晶体管21用于控制垂直MOS晶体管20的输出。来自感测垂直晶体管21的输出电流被输入到垂直MOS晶体管20的控制电路。该控制电路基于来自感测垂直晶体管21的输出电流控制垂直MOS晶体管20。虽然感测垂直晶体管21具有与垂直MOS晶体管20相同的构造，但是平面形状更小。垂直MOS晶体管20与感测垂直晶体管21的面积比率例如为500或更大并且50000或更小。图4是示出垂直MOS晶体管20和感测垂直晶体管21之间的关系的电路图。如图中所示，感测垂直晶体管21被设置为与垂直MOS晶体管20并联。感测垂直晶体管21的源极电压Vs2与垂直MOS晶体管20的源极电压Vsl (地电压)相同。图5是示出栅电极120、ρ型源极140和η型层151的布置的平面图。在该图中所示的实施例中，P型源极层140的外形状在平面视图中为矩形。η型层151形成到P型源极层140的内部，并且栅极绝缘膜110形成到P型源极层140的周围。P型源极层140规则地布置为格点形状。栅电极120在P型源极层140之间被引导。即，栅电极120被以沿着格点的框架的形状引导。然后，P型源极层140和η型层151被设置在栅电极120之间的间隙内。此外，栅极互连122形成到垂直MOS晶体管20的外围部分。栅极互连122形成在半导体衬底100上方。如上所述，栅电极120掩埋在形成到半 导体衬底100的凹部中，并且栅电极120的末端121位于栅极互连122下面。S卩，栅极互连122经由栅电极120的末端121耦合到栅电极120。栅极互连122也由与栅电极120相同的材料形成，例如由多晶硅形成。MOS晶体管20的平面布局不限于图5中所不的实施例。图6至图9是示出图I中所示的制造半导体器件的方法的横截面图。首先，如图6中所示，提供P+型子衬底102。然后，ρ_型外延层104形成在子衬底102上。然后，器件隔离膜(未示出)形成在外延层104的表面层中。然后，凹部108形成在半导体衬底100中以掩埋栅电极120。然后，半导体衬底100被热氧化。因此，栅极绝缘膜110形成在凹部108的内侧壁上以及底部处。热氧化物膜也形成在半导体衬底100的表面的没有覆盖有器件隔离膜的区域中(未示出)。然后，通过使用例如CVD方法将多晶硅膜形成在凹部108内部和半导体衬底100上。然后，例如通过回蚀移除位于半导体衬底100上的多晶硅膜。因此，栅电极120掩埋在凹部108的内部中。在该步骤中，栅电极120的上端低于半导体衬底100的表面。然后，η型杂质被离子注入到半导体衬底100的外延层104中。因此，η型基极层150形成到比栅电极120浅的深度。然后，P型杂质被离子注入到η型基极层150中。因此，形成P型源极层140。此外，η型杂质被离子注入到η型基极层150中。因此，形成η型层 151。然后，如图7中所示，第一绝缘膜342、低透氧绝缘膜344和第二绝缘膜346按该顺序形成在栅电极120上和半导体衬底100上(在其形成在半导体衬底100上的情况下形成在栅极绝缘膜110上)。例如，通过例如等离子体CVD或热CVD的CVD方法形成膜。在形成例如SiN膜的低透氧绝缘膜344的情况下，通过使用SiH4和NH3的等离子体CVD方法或者使用SiH2Cl2和NH3的热CVD方法来形成低透氧绝缘膜344。在于膜沉积过程中生成氢的情况下，例如在由SiN膜形成低透氧绝缘膜344时，氢终止半导体衬底100的表面处的悬挂键。因此，能够抑制垂直MOS晶体管20的阈值电压的波动。在该步骤中，当第一绝缘膜342是NSG膜并且第二绝缘膜346是BPSG膜吋，第一绝缘膜342抑制在第二绝缘膜346中包含的杂质扩散到半导体衬底100中。此外，在该状态下，第二绝缘膜346的上表面的位于栅电极120上方的部分下陷。然后，当第二绝缘膜346由BPSG膜形成吋，在水蒸汽气氛中对第二绝缘膜346热处理。因此，第二绝缘膜346在上表面处被流体化平面化平坦化。当低透氧绝缘膜344具有比第二绝缘膜346的熔点高的熔点，低透氧绝缘膜344的厚度的均匀性在该步骤期间没有降低。在该步骤的过程中，水蒸汽中的氧的一部分经由绝缘层340 (在图8中由虚线箭头示出)到达半导体衬底100，如图8中所示。因此，栅极绝缘膜110被致密。因此，提高了耐TDDB性。此外，位于凹部108的上端处(即，开ロ的角部附近)的栅极绝缘膜110的至少一部分被进ー步増加厚度和圆化。这能够抑制至少栅极绝缘膜110的位于凹部108的上端(即，开ロ的角部附近)的部分处的电场的局域化。
此外，当绝缘层340允许氧通过其过度地透过时，増加了引起栅极绝缘膜110的厚度的波动的可能性。当栅极绝缘膜110的厚度变化时，这引起了垂直MOS晶体管20的阈值电压的波动。相反地，在该实施例中，低透氧绝缘膜344形成在第一绝缘膜342上。因此，这能够抑制通过绝缘层340的氧的过度透过。然后，如图9中所示，抗蚀剂图案50形成在绝缘层340上。当绝缘层340的第二绝缘膜346是BPSG膜并且第二绝缘膜346的上表面被平面化吋，能够以高准确度形成抗蚀剂图案50。然后，通过使用抗蚀剂图案50作为掩膜来蚀刻绝缘层340。因此，除了位于栅电极120上和其周围处的部分，移除绝缘层340。 然后，移除抗蚀剂图案50。然后，通过使用例如溅射方法将金属膜(例如，Al膜)形成在半导体衬底100和绝缘层340上。因此，形成了源极互连204。根据要求，将抗蚀剂图案形成在源极互连204上并且通过使用该抗蚀剂图案作为掩膜来蚀刻源极互连204。因此，移除了源极互连204的不需要的部分。此外，漏电极202形成在半导体衬底100的背面处。然后，将描述该实施例的功能的效果。在该实施例中，在形成绝缘层340之后，利用氧化气氛(例如，水蒸汽气氛)处理半导体衬底100和绝缘层340。因此，氧化气体中包含的氧的一部分通过绝缘层340到达半导体衬底100。因此，栅极绝缘膜110被致密。因此，提高了耐TDDB性。当绝缘层340允许氧通过其过度透过时，増加了引起栅极绝缘膜110的厚度的波动的可能性。作为对策，在该实施例中，低透氧绝缘膜344形成在第一绝缘膜342上。因此，这能够抑制氧通过绝缘层340过度透过。图10示出在使用NSG膜作为第一绝缘膜342，使用SiN膜作为低透氧绝缘膜344并且使用BPSG膜作为第二绝缘膜346的情况下，耐TDDB性和阈值电压的波动对低透氧绝缘膜344的厚度的依赖性。如图中所示，随着低透氧绝缘膜344的厚度的减小，更多地提高耐TDDB性。具体地，当低透氧绝缘膜344的厚度为7nm或更小吋，耐TDDB性增加。特别地，当低透氧绝缘膜344的厚度为6nm或更小吋，耐TDDB性与不存在低透氧绝缘膜344时大致相同。另ー方面，随着低透氧绝缘膜344的厚度的减小，垂直MOS晶体管20的阈值电压的波动增加。具体地，当低透氧绝缘膜344的厚度减小到小于6nm时，阈值电压的波动增加。鉴于上述，当使用SiN用于低透氧绝缘膜344时，低透氧绝缘膜344的厚度优选地为6nm或更大并且7nm或更小。第二实施例图11是示出根据第二实施例的半导体器件10的构造的横截面图。除了垂直MOS晶体管20具有η型掩埋层152，根据该实施例的半导体器件10具有与根据第一实施例的半导体器件10相同的构造。具体地，η型掩埋层152形成在半导体衬底100中的η型层151下面。在深度的方向，η型掩埋层152位于η型基极层150下面并且连接到η型基极层150。而且在该实施例中，能够获得与第一实施例相同的效果。此外，能够通过η型掩埋层152获得提高耐受电压的效果。第三实施例图12是示出根据第三实施例的半导体器件10的构造的横截面图。除了本实施例具有IGBT (绝缘栅双极晶体管)22来代替垂直MOS晶体管20，该实施例中的半导体器件10与第一或第二实施例相同。IGBT22具有在垂直MOS晶体管20中的ρ型漏极层130和漏电极202之间添加η型集电极134的构造。在该实施例中，子衬底102是η型硅衬底并且用作η型集电极134。此外，ρ型漏极层130和ρ_层132通过外延生长方法形成在子衬底102上。除了使用了 η型硅衬底作为子衬底102并且将ρ型漏极层130和ρ_层132按该顺序在子衬底102上外延生长，根据本实施例的制造半导体器件10的方法与根据第一实施例的制造半导体器件10的方法相同。在该实施例中，也能够获得与第一实施例相同的效果。第四实施例图13是示出根据第四实施例的具有半导体器件10的电子装置的电路构造的图。 电子装置例如用于图14中所示的车辆，并且具有电子装置2、电源4和负载6。电源4例如为安装在车辆上的电池。负载6是装载在车辆上的电子部件，例如图14中所示的前灯400。电子装置2控制从电源4到负载6提供的电力。在电子装置2中，半导体器件10、12和14安装在电路基板(印刷布线板)上。在图中所示的实施例中，半导体器件10具有垂直MOS晶体管20。半导体器件12是经由电路基板的互连耦合到半导体器件14的微型计算机。半导体器件14具有用于垂直MOS晶体管20的控制电路。半导体器件12经由半导体器件14控制半导体器件10。更具体地，半导体器件12将控制信号输入到半导体器件14的控制电路。半导体器件14的控制电路根据从半导体器件12输入的控制信号将信号输入到设置在半导体器件10中的垂直MOS晶体管20的栅电极120。通过垂直MOS晶体管20的控制，来自电源4的电カ被适当地提供到负载6。半导体器件10和半导体器件14可以具有CoC (Chip on Chip :芯片上芯片)结构或者SIP (系统级封装)结构。当半导体器件10和14具有CoC结构吋，经由银浆或DAF (裸片贴膜)将半导体器件10安装在布线板440上，如图15中所示。半导体器件14和布线板440经由键合线426彼此连接。此外，半导体器件14经由银浆或DAF安装在半导体器件10上。半导体器件14经由键合线422连接到布线板440并且经由键合线424连接到半导体器件10。通过密封树脂410密封半导体器件10、半导体器件14和键合线422、424和426。多个焊料球460附着到布线板440的背面。第五实施例图16是示出根据第五实施例的半导体器件10的构造的横截面图。在该实施例中，除了具有其中形成垂直MOS晶体管20的功率控制区域和其中形成控制电路30的逻辑区域，半导体衬底100具有与根据第一实施例的半导体器件10相同的构造。控制电路30具有与图15中所示的半导体器件14中相同的电路。控制电路30生成输入到垂直MOS晶体管20的栅电极120的控制信号。控制电路30具有平面MOS晶体管31。MOS晶体管31形成在位于逻辑区域中的半导体衬底100上。当MOS晶体管31是ρ型吋，该MOS晶体管31形成在于外延层104中形成的η型阱32中，并且具有栅极绝缘膜34、栅电极36和作为源极和漏极的杂质区域38。当MOS晶体管31是η型时，可以原样使用ρ型外延层104作为阱。此外，杂质区域38也可以具有延伸区域。在该情况下，侧壁形成在栅电极36的侧壁上。层间绝缘膜300形成在半导体衬底100上的、其中形成控制电路30的区域中。可以通过与用于绝缘层34的步骤相同的步骤形成层间绝缘膜300，或者可以通过与用于绝缘层340的步骤不同的步骤形成层间绝缘膜300。当通过与用于绝缘层340的步骤相同的步骤形成层间绝缘膜300时，层间绝缘膜300可以具有第一绝缘膜342、低透氧绝缘膜344和第二绝缘膜346的堆叠结构，或者可以仅由第一绝缘膜342和第二绝缘膜346形成。当层间绝缘膜300具有低透氧绝缘膜344吋，获得下述效果。首先，当第二绝缘膜346由BPSG膜形成吋，能够抑制包含在第二绝缘膜346中的杂质扩散到第一绝缘膜342及其下面的层。此外，能够抑制到控制电路30的氧的过度提供。此外，当在膜沉积期间中产生氢时，例如在低透氧绝缘膜344由SiN膜形成的情况下，氢也终止在控制电路30中的半导体衬底100的表面上的悬挂键。用于掩埋接触304的连接孔形成在层间绝缘膜300中。接触304耦合互连314和MOS晶体管31并且与互连314 —体形成。互连314和接触304在与源极互连204相同的步骤中形成。图17是示出使用图16中所示的半导体器件10的电子装置的电路构造并且与第四实施例中的图13对应的图。除了使用控制电路30来替代半导体器件14，附图中所示的电路具有与图13中所示的电路相同的构造。垂直MOS晶体管20和控制电路30被设置在 半导体器件10中。而且在该实施例中，能够获得与第一实施例相同的效果。此外，用于控制垂直MOS晶体管20的控制电路30可以形成到与用于垂直MOS晶体管20的半导体衬底相同的半导体衬底100。虽然已经參考附图描述了本发明的实施例，但是这些仅是本发明的示例，并且能够采用除了上述之外的各种其它构造。
权利要求
1.一种半导体器件，包括 半导体衬底； 漏极层，所述漏极层形成到所述半导体衬底并且位于所述半导体衬底的背面侧上；栅极绝缘膜，所述栅极绝缘膜形成在于所述半导体衬底的表面形成的凹部的内壁上；栅电极，所述栅电极掩埋在所述凹部中并且所述栅电极的上端低于所述半导体衬底的表面； 源极层，所述源极层形成到所述半导体衬底的表面侧上； 第一绝缘膜，所述第一绝缘膜形成在所述栅电极之上，并且该膜的上表面高于所述半导体衬底的表面；以及 低透氧绝缘膜，所述低透氧绝缘膜形成在所述第一绝缘膜之上并且具有比所述第一绝缘膜的透氧性低的透氧性。
2.根据权利要求I所述的半导体器件， 其中所述低透氧绝缘膜为SiN膜、SiC膜和SiCN膜中的至少一种。
3.根据权利要求I所述的半导体器件， 其中所述低透氧绝缘膜为SiN膜并且其厚度为6nm或更大并且7nm或更小。
4.根据权利要求I所述的半导体器件， 其中所述第一绝缘膜为NSG (非掺杂硅酸盐玻璃)膜和SOG (旋涂玻璃)膜中的至少一种。
5.根据权利要求I所述的半导体器件， 其中设置第二绝缘膜，所述第二绝缘膜形成在所述低透氧绝缘膜之上并且具有比所述低透氧绝缘膜的透氧性高的透氧性。
6.根据权利要求5所述的半导体器件， 其中所述第二绝缘膜为NSG膜、BPSG膜和SOG膜中的至少一种。
7.根据权利要求I所述的半导体器件， 其中所述第一绝缘膜也形成在所述栅电极之上和位于所述栅电极周围的所述半导体衬底之上，并且在位于所述栅电极上方的所述第一绝缘膜的表面与位于所述半导体衬底上方的所述第一绝缘膜的表面之间的垂直差为IOOnm或更小。
8.—种制造半导体器件的方法，包括 将凹部形成到半导体衬底的表面，所述半导体衬底在背面侧上具有漏极层； 在所述凹部的内壁上形成栅极绝缘膜； 将栅电极掩埋在所述凹部中，使得所述栅电极的上端低于所述半导体衬底的表面； 将源极层形成到所述半导体衬底的表面侧上； 形成第一绝缘膜，该膜的上表面高于所述半导体衬底的表面； 在所述第一绝缘膜之上形成低透氧绝缘膜，所述低透氧绝缘膜具有比所述第一绝缘膜的透氧性低的透氧性；以及 从所述低透氧绝缘膜上方并且从所述半导体衬底上方执行利用氧化气氛的处理。
9.根据权利要求8所述的制造半导体器件的方法， 其中所述低透氧绝缘膜为SiN膜、SiC膜和SiCN膜中的至少一种。
10.根据权利要求8所述的制造半导体器件的方法，其中所述第一绝缘膜为NSG (非掺杂硅酸盐玻璃)膜和SOG (旋涂玻璃)膜中的至少一种。
11.根据权利要求8所述的制造半导体器件的方法， 其中所述方法在形成所述低透氧绝缘膜的步骤之后，包括在所述低透氧绝缘膜之上形成第二绝缘膜的步骤，其中所述第二绝缘膜具有比所述低透氧绝缘膜的透氧性高的透氧性。
12.根据权利要求11所述的制造半导体器件的方法， 其中所述第二绝缘膜为NSG (非掺杂硅酸盐玻璃)膜、BPSG (硼磷硅酸盐玻璃)膜和SOG(旋涂玻璃)中的至少一种。
13.一种电子装置，所述电子装置具有半导体器件，所述半导体器件用于控制到负载的 电源供给，所述负载由从所述电源提供的电力驱动， 其中所述半导体器件包括 半导体衬底； 漏极层，所述漏极层形成到所述半导体衬底并且位于所述半导体衬底的背面侧上；栅极绝缘膜，所述栅极绝缘膜形成在于所述半导体衬底中形成的凹部的内壁上；栅电极，所述栅电极掩埋在所述凹部中并且所述栅电极的上端低于所述半导体衬底的表面； 源极层，所述源极层形成到所述半导体衬底的表面侧上； 第一绝缘膜，所述第一绝缘膜形成在所述栅电极之上，该膜的上表面高于所述半导体衬底的表面； 低透氧绝缘膜，所述低透氧绝缘膜具有比所述第一绝缘膜的透氧性低的透氧性；以及 层间绝缘膜，所述层间绝缘膜形成在所述低透氧绝缘膜之上和所述半导体衬底之上。
全文摘要
本发明提供了一种半导体器件、制造半导体器件的方法以及电子装置。栅电极的上端位于半导体衬底的表面下方。绝缘层形成在栅电极上和位于其周围的半导体衬底上。绝缘层具有第一绝缘膜和低透氧绝缘膜。第一绝缘膜例如为NSG膜并且低透氧绝缘膜例如为SiN膜。此外，第二绝缘膜形成在低透氧绝缘膜上。第二绝缘膜例如为BPSG膜。在形成绝缘膜之后通过利用氧化气氛的处理来提高垂直MOS晶体管的耐TDDB性。此外，由于绝缘层具有低透氧绝缘膜，因此，能够抑制垂直MOS晶体管的阈值电压的波动。
文档编号H01L21/336GK102856381SQ20121021900
公开日2013年1月2日 申请日期2012年6月28日 优先权日2011年6月28日
发明者冈治成治 申请人:瑞萨电子株式会社