半导体器件精细图案的制作方法
【专利摘要】本申请公开了一种半导体器件精细图案的制作方法：在半导体衬底上依次沉积多晶硅层，并形成图案化的硬掩膜层；图案化的硬掩膜层的宽度定义精细图案第奇数个线的位置；以图案化的硬掩膜层为掩膜，刻蚀多晶硅层至显露出半导体衬底；对经过刻蚀的多晶硅层进行修剪以达到目标线宽；在具有目标线宽的多晶硅层之间填充氧化层；在图案化的硬掩膜层的两侧形成侧壁层，侧壁层之间的空隙定义精细图案第偶数个线宽；以侧壁层和图案化的硬掩膜层共同作为掩膜，对显露出的氧化层进行刻蚀至显露出半导体衬底；再次沉积多晶硅层，填充在氧化层被刻蚀之后的位置，形成第偶数个线；化学机械研磨去除侧壁层和硬掩膜层形成精细图案。本发明能够降低精细图案的LWR。
【专利说明】半导体器件精细图案的制作方法
【技术领域】
[0001]本发明涉及半导体器件的制作技术，特别涉及一种半导体器件精细图案的制作方法。
【背景技术】
[0002]目前，对于衬底上由相间排列的线(line)和间隔(space)形成的精细图案，一般米用自对准双图案(SADP, Self-Aligned Double Patterning)技术。
[0003]现有采用SADP技术形成精细图案的方法包括以下步骤，下面结合图1a至图1e进行说明。
[0004]步骤11、请参阅图la，在半导体衬底100上沉积刻蚀目标层101。
[0005]步骤12、请参阅图lb，在刻蚀目标层101的表面依次沉积牺牲层102、涂布光阻胶层(图中未示)，并曝光显影图案化所述光阻胶层，图案化的光阻胶层宽度用于定义精细图案的间隔；以图案化的光阻胶层为掩膜，刻蚀所述牺牲层102形成图案化的牺牲层102。其中，牺牲层一般为氧化层。
[0006]步骤13、请参阅图lc，在图案化的牺牲层102表面以及显露出的刻蚀目标层101表面沉积侧壁层103，并各向异性刻蚀所述侧壁层103，使得经过刻蚀的侧壁层103位于图案化的牺牲层102两侧，其宽度为精细图案的线宽。其中，侧壁层一般为氮化层。从图中也可以看出，相邻侧壁层103之间的空隙宽度同样定义了精细图案的间隔。
[0007]步骤14、请参阅图ld，湿法去除图案化的牺牲层102。由于牺牲层一般为氧化层，侧壁层一般为氮化层，所以采用氢氟酸去除图案化的牺牲层102，可以确保去除牺牲层102的同时侧壁层不被去除。
[0008]步骤15、请参阅图le，以刻蚀后的侧壁层103为掩膜，对刻蚀目标层进行刻蚀，形成精细图案。从上述描述可以看出，刻蚀后的相邻侧壁层103之间的空隙宽度定义了精细图案的间隔，刻蚀后的侧壁层103的宽度定义了精细图案的线宽。
[0009]基于上述说明，现有的SADP技术是比较复杂的，实现起来生产效率较低。而且，侧壁层103经过异向刻蚀之后，需要保持垂直且规则的形状，来定义精细图案的线宽，这一点对于异向刻蚀工艺来说，难以很好地实现。进一步地，侧壁层103沉积在图案化的牺牲层102表面以及显露出的刻蚀目标层101表面，对于更小尺寸的精细图案，显露出的刻蚀目标层101表面宽度很窄，侧壁层103在该位置上沉积的厚度均匀性就会很差，因而很难刻蚀得到理想形状的侧壁层。所以最终以刻蚀后的侧壁层为掩膜，对刻蚀目标层101进行刻蚀时，很难得到理想尺寸的精细图案，或者说精细图案的侧壁粗糙度(line wall roughness,LWR)很高，如果俯视，就会发现精细图案有的位置上很窄，有的位置上很宽。
【发明内容】
[0010]有鉴于此，本发明提供一种半导体器件精细图案的制作方法，能够降低精细图案的侧壁粗糙度。[0011]本发明的技术方案是这样实现的:
[0012]一种半导体器件精细图案的制作方法，所述精细图案为相间排列的间隔和线，该方法包括:
[0013]在半导体衬底上依次沉积多晶硅层，并形成图案化的硬掩膜层；图案化的硬掩膜层的宽度定义精细图案第奇数个线的位置；
[0014]以图案化的硬掩膜层为掩膜，刻蚀多晶硅层至显露出半导体衬底；
[0015]对经过刻蚀的多晶硅层进行修剪以达到目标线宽，其中，进行修剪的方法包括:氧化多晶硅层侧壁，形成氧化硅层侧壁，使未氧化的多晶硅层宽度等于目标线宽；湿法刻蚀去除氧化硅层侧壁；采用去离子水清洗未氧化的多晶硅层侧壁；
[0016]在具有目标线宽的多晶硅层之间填充氧化层；
[0017]在图案化的硬掩膜层的两侧形成侧壁层，侧壁层之间的空隙定义精细图案第偶数个线宽；
[0018]以侧壁层和图案化的硬掩膜层共同作为掩膜，对显露出的氧化层进行刻蚀至显露出半导体衬底；
[0019]再次沉积多晶硅层，填充在氧化层被刻蚀之后的位置，形成第偶数个线；
[0020]化学机械研磨去除侧壁层和硬掩膜层形成精细图案。
[0021]所述湿法刻蚀去除氧化硅层侧壁采用氢氟酸或者盐酸。
[0022]填充氧化层采用旋涂方法，并回刻氧化层以显露出图案化的硬掩膜层。
[0023]采用多晶硅形成侧壁层，该方法进一步包括:对侧壁层进行修剪，使侧壁层之间的空隙达到目标线宽。
[0024]所述硬掩膜层为氮化硅层。
[0025]对显露出的氧化层进行刻蚀采用干法刻蚀。
[0026]从上述方案可以看出，本发明对精细图案的线进行修剪，以达到目标线宽。修剪方法比较柔和，因此得到的LWR较低，从而达到本发明的目的。
【专利附图】
【附图说明】
[0027]图1a至图1e为现有采用SADP技术形成精细图案的剖面示意图；
[0028]图2为本发明实施例半导体器件精细图案制作方法的流程示意图；
[0029]图2a至图2h为本发明实施例形成半导体器件精细图案的剖面示意图。
【具体实施方式】
[0030]为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
[0031]本发明实施例半导体器件精细图案制作方法的流程示意图如图2所示，下面结合图2a至图2h进行详细说明，其包括以下步骤:
[0032]步骤21、请参阅图2a，在半导体衬底200上依次沉积多晶硅层201，并形成图案化的硬掩膜层202 ;图案化的硬掩膜层202的宽度定义精细图案第奇数个线的位置；
[0033]硬掩膜层可以为氮化硅层。具体方法可以为:在半导体衬底200上依次沉积多晶硅层和硬掩膜层，在硬掩膜层的表面涂布光阻胶层，并曝光显影图案化所述光阻胶层，图案化光阻胶层的宽度定义精细图案第奇数个线的位置；以图案化的光阻胶层为掩膜，刻蚀硬掩膜层形成图案化的硬掩膜层202。
[0034]步骤22、请参阅图2b，以图案化的硬掩膜层202为掩膜，刻蚀多晶硅层201至显露出半导体衬底200 ；
[0035]步骤23、请参阅图2c，对经过刻蚀的多晶硅层201进行修剪(trim)以达到目标线宽，其中，进行修剪的方法包括:氧化多晶硅层侧壁，形成氧化硅层侧壁，使未氧化的多晶硅层宽度等于目标线宽；湿法刻蚀去除氧化硅层侧壁；采用去离子水清洗未氧化的多晶硅层侧壁；
[0036]该步骤是本发明的关键，在步骤21中，图案化的硬掩膜层202的宽度不一定能够达到目标线宽，所以在该步骤中，可以对经过刻蚀的多晶硅层201进行精细修剪，以达到目标线宽。首先采用氧气氧化多晶硅层的两个侧壁，使未氧化的多晶硅层宽度等于目标线宽，氧气的流量控制根据需要进行；然后采用氢氟酸或者盐酸湿法去除这层氧化硅层侧壁；最后采用去离子水清洗未氧化的多晶硅层侧壁。氧化时可以精确控制调整线的宽度，采用氢氟酸或者盐酸湿法去除这层氧化硅层侧壁就像砂子打磨一样逐渐去掉氧化硅层，因此与现有技术相比，线的LWR被有效降低。
[0037]步骤24、请参阅图2d，在具有目标线宽的多晶硅层之间填充氧化层203 ；
[0038]优选的，填充氧化层采用旋涂方法，旋涂的氧化层覆盖图案化的硬掩膜层202，所以需要回刻氧化层以显露出图案化的硬掩膜层。另外，填充氧化层也可以采用化学气相沉积方法。
[0039]步骤25、请参阅图2e，在图案化的硬掩膜层202的两侧形成侧壁层204，侧壁层204之间的空隙定义精细图案第偶数个线宽；
[0040]本发明实施例中侧壁层204可以采用多晶硅，因为该步骤侧壁层204之间的空隙定义精细图案第偶数个线宽，所以仍然可以像步骤23中，氧化一部分作为侧壁层的多晶硅，然后再把这部分氧化硅去除，使侧壁层之间的空隙达到目标线宽。当然，也可以直接使侧壁层之间的空隙达到目标线宽。
[0041]步骤26、请参阅图2f，以侧壁层204和图案化的硬掩膜层202共同作为掩膜，对显露出的氧化层203进行刻蚀至显露出半导体衬底200 ；
[0042]本步骤采用干法刻蚀显露出的氧化层203。
[0043]步骤27、请参阅图2g，再次沉积多晶硅层201，填充在氧化层被刻蚀之后的位置，形成第偶数个线；
[0044]步骤28、请参阅图2h，化学机械研磨去除侧壁层204和硬掩膜层202形成精细图案。
[0045]至此，本发明精细图案制作完成。精细图案为相间排列的间隔和线，由多晶硅层201构成的线相间排列在由氧化层203构成的间隔中。
[0046]综上，采用本发明的方法形成的精细图案，可以先大体定义第奇数个线的位置；然后再修剪第奇数个线以达到目标线宽，修剪时湿法刻蚀去除氧化硅层侧壁，方法比较柔和，逐渐使第奇数个线达到目标线宽，因此LWR较低。进一步利用侧壁层之间的空隙定义精细图案第偶数个线宽时，也可以对侧壁层进行修剪，使第偶数个线达到目标线宽。因此，本发明精细图案的线可以通过灵活的调节形成准确尺寸，所以精确度更高。[0047]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
【权利要求】
1.一种半导体器件精细图案的制作方法，所述精细图案为相间排列的间隔和线，该方法包括: 在半导体衬底上依次沉积多晶硅层，并形成图案化的硬掩膜层；图案化的硬掩膜层的宽度定义精细图案第奇数个线的位置； 以图案化的硬掩膜层为掩膜，刻蚀多晶硅层至显露出半导体衬底； 对经过刻蚀的多晶硅层进行修剪以达到目标线宽，其中，进行修剪的方法包括:氧化多晶硅层侧壁，形成氧化硅层侧壁，使未氧化的多晶硅层宽度等于目标线宽；湿法刻蚀去除氧化硅层侧壁；采用去离子水清洗未氧化的多晶硅层侧壁； 在具有目标线宽的多晶硅层之间填充氧化层； 在图案化的硬掩膜层的两侧形成侧壁层，侧壁层之间的空隙定义精细图案第偶数个线宽； 以侧壁层和图案化的硬掩膜层共同作为掩膜，对显露出的氧化层进行刻蚀至显露出半导体衬底； 再次沉积多晶硅层，填充在氧化层被刻蚀之后的位置，形成第偶数个线； 化学机械研磨去除侧壁层和硬掩膜层形成精细图案。
2.如权利要求1所述的方法，其特征在于，所述湿法刻蚀去除氧化硅层侧壁采用氢氟酸或者盐酸。
3.如权利要求1或2所述的方法，其特征在于，填充氧化层采用旋涂方法，并回刻氧化层以显露出图案化的硬掩膜层。
4.如权利要求3所述的方法，其特征在于，采用多晶硅形成侧壁层，该方法进一步包括:对侧壁层进行修剪，使侧壁层之间的空隙达到目标线宽。
5.如权利要求1所述的方法，其特征在于，所述硬掩膜层为氮化硅层。
6.如权利要求1所述的方法，其特征在于，对显露出的氧化层进行刻蚀采用干法刻蚀。
【文档编号】H01L21/02GK103515193SQ201210219509
【公开日】2014年1月15日 申请日期:2012年6月28日 优先权日:2012年6月28日
【发明者】张海洋, 王新鹏 申请人:中芯国际集成电路制造(上海)有限公司