专利名称：一种横向soi功率器件的制作方法
技术领域：
本发明涉及SOI半导体功率器件和SOI智能功率集成电路技术领域。
背景技术：
SOI电路的有源层与衬底之间、高压\低压单元之间通过绝缘层完全隔开，而硅基电路的有源层与衬底直接电气连接，高低压单元之间、有源层和衬底层之间的隔离通过反偏PN结完成。与体硅技术相比，SOI技术具有高速、低功耗、高集成度以及便于隔离等优点，并减弱了闭锁效应和具备很强的抗辐照能力，使SOI集成电路的可靠性和抗软失效能力大大提闻。 智能功率集成电路(SPIC)由于采用单芯片集成，SPIC减小系统中的原件数、互连数和焊点数，不仅提高了系统的可靠性、稳定性，而且减少了系统的功耗、体积、重量和成本。相比于体硅技术，SOI技术具有的优点将使其在智能功率集成电路的到广泛的运用。为了能获得SOI器件的优异特性，SOI要具有较薄顶层硅，但这样SOI CMOS器件的体区难以用体硅器件的方法将体区引出，这将导致SOI CMOS器件体区浮空。体区浮空给器件带来不良影响，比如浮体效应(包含Kink效应、寄生三极管效应、记忆效应、单管闩锁)，自加热效应等等。这些缺点给SOI技术的推广带来阻碍。在智能功率集成电路中功率器件与常规器件集成在一起，所以功率器件的顶层娃厚度与SOI CMOS器件的顶层娃厚度一样，功率器件将会遇到与SOI CMOS器件一样的问题，且浮体效应引起的耐压降低在功率器件领域成为首要问题。为了解决体区浮空带来的SOI器件的性能变差的问题，传统的SOI体区引出方法是利用T型栅将SOI MOS器件的体区从沟道宽度方向引出，如图I所示。该器件结构由于栅对有源区覆盖面积增加，使得栅电容增加。为此B.W. Min, L. Kang等人在文献Reduction of Hysteretic Propagation Delay with Less Performance Degradation by
Novel Body Contact in PD SOI Application]-(一种全耗尽 SOI 运用中米用的在
保证器件性能的前提下减小迟滞传播延迟的新颖的体接触，在2002年10月7号到10号在美国威廉斯堡举行的电气与电子工程师协会国际SOI会议上发表，页码169-170)中提出一种T型栅结构，该结构通过在栅极下面、体接触路径的上面生长一层厚栅氧减小栅电容。T型栅结构适用于沟道宽度小的器件，这是因为随着沟道宽度的增加，远离体接触区的体区到体接触区越远，寄生电阻越大，会产生局部的浮体效应，导致体接触失效。为了满足功率器件的大电流能力，功率器件有很大的沟道宽度，所以T型栅结构不适用于功率器件。为此业界提出了 H型栅结构，H型栅结构可以适度缓解沟道宽度增大引起局部的浮体效应，但对于功率器件这样的长沟道器件H型栅结构仍无法有效抑制局部的浮体效应。在沟道宽度大的SOI MOS器件可以采用源体互连(BTS)结构来实现，如图2所示，体区引出是用金属互连同时接触P+体接触区和N+源区来完成的。合理的设计P+体接触区的间距可以有效的抑制局部的浮体效应。这种结构可用于功率器件的体接触，Steven L.在他的美国专利 US005767547A，(发明名称HIGH VOLTAGE THIN FILM TRANSISTOR HAVING ALINEAR DOPING PROFILE)——(具有线性掺杂的高压薄膜晶体管)采用了这种体接触结构，有效抑制了浮体效应。不过BTS结构也有缺点为了有效的抑制局部浮体效应，要适当的提高P+体接触区的密度，但随着P+体接触区的密度的提高P+体接触区占用N+源区的面积也越大，导致沟道的有效宽度减小、源端的接触电阻增加，引起相同沟道宽度的功率器件的电流能力的下降。
发明内容
为解决上述现有技术中所存在的技术问题，本发明提出了一种横向SOI功率器件，采用本发明，一方面，解决了常规体区浮空的横向SOI LDMOS的浮体效应引起的关态耐压、栅控制能力、开态时的击穿电压下降的问题，改善了 SOI器件的特性；另一方面，解决了T型栅结构在器件沟道宽度大的时候出现的局部附体效应的问题；再一方面，解决了 BTS结构P+体接触区占用N+源区的的面积引起的沟道有效宽度减小和源极接触电阻增加的问题， 以及BTS结构在P+体接触区间距过宽时出现局部附体效应的问题。本发明是通过采用下述技术方案实现的
一种横向SOI功率器件，包括半导体衬底，在半导体衬底上设置的绝缘介质层和位于绝缘介质层的上方的半导体有源层，在半导体有源层表面具有体区和漏区，所述体区和漏区之间有间距，形成器件的漂移区，在所述体区表面依次形成体接触区和源区，其特征在于在所述绝缘介质层上设置有硅窗口，所述体区的底部在硅窗口中或通过硅窗口进入半导体衬底，所述体接触区的底部进入硅窗口 ；
在所述源区和漂移区之间的半导体有源层表面之上是平面栅结构，所述源区和体接触区的共同引出端为源电极，所述漏区引出端为漏电极，平面栅引出端为栅电极。体接触区的底部进入硅窗口，这样就没有结深限制，常规能量就可以实现体接触区注入，不需要低能量注入机，而深的体区结深可以保证源区下方的体区中的寄生电阻较小。当半导体衬底与漂移区导电类型相同时，所述硅窗口靠近漏端的边界在体区与源区的交界面和体区与漂移区的交界面之间。因为漂移区与衬底是同种导电类型，对硅窗口的限制是为了防止漂移区和衬底短接。当半导体衬底与漂移区导电类型相同时，硅窗口靠近漏端的边界到源端的距离等于半个栅介质的长度。当半导体衬底与漂移区导电类型不相同时，所述硅窗口靠近漏端的边界在体区与源区的交界和漏端与漂移区的交界之间。优选的，所述半导体有源层的厚度小于0.5 iim。深亚微米SOI CMOS有很多寄生效应短沟道效应、窄沟道效应，超薄的半导体有源层有利于抑制这些效应提高深亚微米SOICMOS器件的特性。为了能更好的和深亚微米的超薄SOI CMOS工艺兼容，功率器件的半导体有源层的厚度小于0.5 iim。所述的漂移区采用从源端到漏端采用变掺杂技术形成。所述的从源端到漏端采用变掺杂技术是指漂移区的掺杂从靠近体区一端到靠近漏区一端逐渐增加的掺杂技术，属于现有技术。所述的漂移区采用超结结构。所述的超结结构是指漂移区由两端分别于漏区和体区相接触的并列的P、N条组成，属于现有技术。所述的横向SOI功率器件采用背刻蚀的结构。所述的背刻蚀的结构是指从半导体衬底底部向上刻蚀器件漂移区下方的半导体衬底直至绝缘介质层形成的结构，属于现有技术。所述的横向SOI功率器件应用在MOS控制的半导体功率器件上。如LDMOS(Lateral Double diffusion Metal Oxide Semiconductor)、LIGBT((Lateral InsulatedGate Bipolar Transistor)、MCT (Mos Controlled Thyristors)、GTO(Gate Turn-offThyristors)，从而缓解耐压、导通电阻以及开关损耗之间的矛盾关系。所述的半导体衬底、绝缘介质层、半导体有源层构成SOI材料，SOI材料制备方法 包括但不限于 SDB(Silicon Direct Bonding)、ZMR(Zone Melting Recrystallization) >SIMOX (Separation by IMplanted Oxygen) > SMART CUT 技术。所述的硅窗口可以通过已有的SOI材料制作，从其表面开始刻蚀部分半导体有源层和绝缘介质层，直到半导体衬底结束，然后外延生长硅形成硅窗口。也可以在制作SOI材料之前形成硅窗口。 与现有技术相比，本发明的有益效果表现在
一、本发明中，采用“在所述绝缘介质层上设置有硅窗口，所述体区的底部在硅窗口中或通过硅窗口进入半导体衬底，所述体接触区的底部进入硅窗口，所述源区和体接触区的共同引出端为源电极”这样的结构方式，因而就使本发明形成了体区通过硅窗口引出的横向SOI功率器件结构，从而具有如下技术效果
I、采用新的体区引出方法，有效的抑制了浮体效应提高了关态的击穿电压，并提高开态时的击穿电压。2、采用新的体区引出方法，体区到体接触区的距离并不随着沟道宽度的变化而变化，就不必考虑如何设计P+体接触区的间距来防止局部浮体效应，而且P+体接触区不占用N+源区的的面积，沟道有效宽度和源极接触电阻不会受P+体接触区影响。3、与常规体区浮空的的横向SOI功率器件(如图3)相比，本发明调高了关态耐压、栅控制能力、开态时的击穿电压；与T型栅结构(图I)相比，本发明解决了在器件沟道宽度大的时候出现的局部附体效应的问题；与BTS结构(图2)先比，本发明不存在P+体接触区占用N+源区的的面积引起的沟道有效宽度减小和源极接触电阻增加的问题以及局部附体效应的问题。二、参照实施例I和验证实施例，采用如本发明所述的结构，还具有如下技术效果
1、以F0M=BV2/RQN，SP为优化标准，本发明与体区浮空的结构相比耐压提高了35%，比导通电阻降低了 20% ；
2、开态时，在相同的(Vcs-Vm)条件下本发明的输出特性曲线在饱和区的斜率明显小于体区浮空结构，栅控制漏极电流能力增强；
3、本发明在开态时的击穿电压也明显提高，在(Vgs-Vth)=妨时本发明与体区浮空的结构相比耐压提闻25% ；4、有效的消除了Kink效应；
5、硅窗口有益于散热，缓解SOI器件的自加热效应；
6、与常规CMOS器件之间的隔离工艺简单，易于集成；
7、总之，本发明有效的将体区引出，消除了Kink效应、寄生三极管效应、记忆效应等浮体效应，提闻关态耐压，提闻棚控制能力，同时提闻开态时的击穿电压，改善了 SOI器件的特性，而且P+体接触区不占用N+源区的的面积，沟道有效宽度和源极接触电阻不会受P+体接触区影响，也消除了 T型栅结构和BTS结构出现局部附体效应的可能性。三、本发明中，本发明采用“当半导体衬底与漂移区导电类型相同时，所述硅窗口靠近漏端的边界在体区与源区的交界面和体区与漂移区的交界面之间”的结构，这样，当漂移区与衬底是同种导电类型，就能防止漂移区和衬底短接。
四、本发明中，更优选的采用“当半导体衬底与漂移区导电类型相同时，硅窗口靠近漏端的边界到源端的距离等于半个栅介质的长度”的结构是因为当半导体衬底与漂移区导电类型相同时，漂移区与衬底的隔离效果最好，可以防止漂移区与衬底之间提前穿通，另一方面，体区可以有效引出，消除浮体效应。五、本发明中，所述半导体有源层的厚度小于0. 5 U m，这样就能更好的和深亚微米的超薄SOI CMOS工艺兼容。六、本发明中，漂移区采用横向变掺杂技术形成，漂移区采用横向超结结构，以及横向SOI功率器件采用背刻蚀的结构这些方式，都能有效抑制衬底辅助耗尽效应，提高了横向和纵向的耐压，实现了能在薄顶层硅、薄埋介质层的SOI材料上制作高压器件的技术效果。
下面将结合说明书附图和具体实施方式
对本发明作进一步的详细说明，其中
图I是T型栅结构示意图(俯视图)；
图2是源体互连(BTS) SOI器件结构示意图(俯视图)；
图3是常规体区浮空的的横向SOI LDMOS结构剖面示意 图4是根据本发明一个实施例的体区通过硅窗口引出的横向N沟道SOI LDMOS剖面示意 图5是根据本发明一个实施例的体区通过硅窗口引出的横向P沟道SOI的剖面示意
图6是根据本发明一个实施例的体区通过硅窗口引出的横向N沟道SOI LIGBT结构剖面示意 图7是根据本发明一个实施例的体区通过硅窗口引出的横向N沟道SOI超结LDMOS结构示意图，其中，图7a是器件俯视图，图7b是图7a中A_A’剖面图，图7c是图7a中B_B’剖面 图8是根据本发明一个实施例的体区通过硅窗口引出的横向N沟道的SOI材料采用背刻蚀的LDMOS结构剖面示意 图9是本发明与体区浮空的SOI LDMOS漂移区都采用线性掺杂时击穿电压与掺杂斜率之间的关系；图10是常规体区浮空的N沟道的横向SOI LDMOS和体区通过硅窗口引出的横向N沟道SOI LDMOS的输出特性曲线；
图11体区浮空的的N沟道的横向SOI LDMOS的正向导通时的主要电流示意图。图12高压器件与低压器件集成示意图。图中标记
I代表半导体衬底，2代表绝缘介质层，3代表体区，4代表漂移区，5代表体接触区，6代表源区，7代表漏区,8代表场氧层,9代表栅介质层，10代表金属层，11代表多晶娃层，12代表局部氧化隔离(L0C0S)，13代表硅窗口，14、低压集成电路，15、高压器件，S、源电极，D、漏电极，G、栅电极，Substrate、衬底电极。
具体实施例方式<实施例1>
图3是作为比较的常规n型体区浮空的的横向SOI LDMOS结构 图4是本发明提出的，体区通过硅窗口引出的横向N沟道SOI LDMOS结构示意图。图4中体区通过硅窗口引出的横向N沟道SOI LDMOS结构包含半导体衬底1，在半导体衬底I上设置的绝缘介质层2和位于绝缘介质层2的上方的半导体有源层。所述的半导体衬底I、绝缘介质层2、半导体有源层构成SOI材料，在所述绝缘介质层2设置硅窗口13。在所述的半导体有源层表面具有P型体区和N+漏区，所述P型体区和N+漏区之间有间距，形成器件的N型漂移区；在所述P型体区表面依次形成P+体接触区、N+源区；所述P型体区底部在硅窗口 13中或通过硅窗口 13进入半导体衬底I ;所述P+体接触区的底部进入娃窗口 13。在所述N+源区和N型漂移区之间的半导体有源层表面之上是平面栅结构；所述N+源区和P+体接触区的共同引出端为源电极S，所述P+漏区引出端为漏电极D，平面栅引出端为栅电极G。所述的半导体衬底I与所述的漂移区导电类型相同，所述硅窗口 13靠近漏端的边界在P型体区与N+源区的交界面和P型体区与N型漂移区的交界面之间。因为N型漂移区与半导体衬底I是同种导电类型，对硅窗口 13的限制是为了防止N型漂移区和半导体衬底I短接。优选的硅窗口 13靠近N+漏端的边界到N+源端的距离等于半个栅介质层9的长度。半导体有源层的厚度小于0. 5 u m。半导体有源层内的功率器之间和常规器件之间局部氧化(LOCOS)隔离工艺隔离。所述器件采用的提高器件耐压方法包括但不限于采用Sj结构、采用漂移区分段掺杂技术、采用漂移区线性掺杂技术、采用背刻蚀的结构、采用梯形栅场板技术。所述的横向变掺杂技术是指漂移区的掺杂从靠近体区一端到靠近漏区一端逐渐增加的掺杂技术。所述的SOI材料采用背刻蚀的结构，所述的背刻蚀的结构是指从半导体衬底I底部向上刻蚀器件漂移区下方的半导体衬底I直至绝缘介质层2形成的结构。N沟道的P型体区通过硅窗口 13引出的横向SOI功率器件结构的SOI材料制备方法包括但不限于SDB、ZMR、SIMOX, SMART⑶T技术。在制备好的SOI材料上，从顶层硅开始局部刻蚀直到刻穿绝缘介质层2，然后外延生长硅，形成硅窗口 13。<实施例2>
上面以N沟道的体区通过硅窗口引出的横向SOI LDMOS结构为例说明了本发明的半导体器件的结构，本发明的结构同样适用于P沟道横向SOI LDMOS0如图5所示的横向SOILDMOS与图4的横向SOI LDMOS的结构对应，只是由图4的N沟道SOI LDMOS变为P沟道SOI LDM0S，所以每个半导体区域的导电类型相应改变，为了防止源与衬底之间形成电流通路，只能采用P型衬底。不过本发明的P沟道SOI LDMOS不适合与低压SOI CMOS器件集成。〈实施例3>
上面以体区通过硅窗口引出的横向SOI LDMOS结构为例说明了本发明的半导体器件的结构，本发明的结构同样适用于横向SOI LIGBT结构。如图6所示的横向SOI IGBT结构与图4的横向SOI LDMOS的结构对应，只是由图4的N沟道SOI LDMOS变为N沟道SOI LIGBT，所以漏极7的导电类型相应改变。本发明的N沟道SOI LIGBT能与N沟道SOI LDMOS和低 压SOI CMOS器件很好的集成在同一个芯片上。P沟道SOI IGBT和P沟道SOI LDMOS—样不适合与低压SOI CMOS器件集成。<实施例4>
本实施例中漂移区采用采用横向超结结构。如图7所示的横向N沟道SOI超结LDMOS结构与图4的横向SOI LDMOS的结构对应，不同的是横向N沟道SOI超结LDMOS结构的漂移区是超结结构。所述的超结结构的P、N条是非平衡结构。<实施例5>
本实施例是体区通过硅窗口引出的横向N沟道的SOI材料采用背刻蚀的LDMOS结构。如图8所示的横向N沟道的SOI材料采用背刻蚀的LDMOS结构与图4的横向SOI LDMOS的结构对应，不同的是SOI材料采用背刻蚀的结构，所述的背刻蚀的结构是指从半导体衬底I底部向上刻蚀器件漂移区下方的半导体衬底I直至绝缘介质层2形成的结构。上述本发明的结构显著提高SOI功率器件的特性，有效的抑制了浮体效应，例如以F0M=BV2/RQN，SP为优化标准，本发明与体区浮空的结构相比耐压提高了 35%，比导通电阻降低了 20%，提高了正向导通的时候栅对漏极电流的控制能力，开态下的耐压与体区浮空的结构相比耐压提闻25%。<实施例6>_验证例
下面通过图4中的本发明的半导体器件与图3中的体区浮空的常规SOI LDMOS结构进行比较进一步说明本发明的优点，其中漂移区都采用线性掺杂来抑制衬底辅助耗尽作用带来的影响
I.器件特性分析 I)关态特性
如图9所示，本发明SOI LDMOS结构随着线性掺杂斜率的增大衬底辅助耗尽的影响减弱耐压也随之提高；随着斜率继续增加当其大于一定值的时候漂移区掺杂浓度过高导致击穿时漂移区未能全部耗尽，此时器件耐压将随斜率增加而降低。体区有效接出LDMOS其耐压等效于寄生三极管的沒Kaw，体区浮空的LDMOS在关断状态下等效于一个基区开路的NPN管，它的耐压即基区开路的NPN管的耐压
权利要求
1.一种横向SOI功率器件，包括半导体衬底(1)，在半导体衬底(I)上方设置的绝缘介质层(2)和位于绝缘介质层(2)的上方的半导体有源层，在半导体有源层表面具有体区(3)和漏区(7)，所述体区(3)和漏区(7)之间有间距，形成器件的漂移区(4)，在所述体区(3)表面依次形成体接触区(5)和源区(6)，其特征在于在所述绝缘介质层(2)设置有硅窗口(13)，所述体区(3)的底部在硅窗口( 13)中或通过硅窗口( 13)进入半导体衬底(I )，所述体接触区(5)的底部进入硅窗口(13)； 在所述源区(6)和漂移区(4)之间的半导体有源层表面之上是平面栅结构，所述源区(6)和体接触区(5)的共同引出端为源电极，所述漏区(7)引出端为漏电极，平面栅引出端为栅电极。
2.根据权利要求I所述的一种横向SOI功率器件，其特征在于当半导体衬底(I)与漂 移区(4)导电类型相同时，所述硅窗口(13)靠近漏端的边界在体区(3)与源区(6)的交界面和体区(3)与漂移区(4)的交界面之间。
3.根据权利要求2所述的一种横向SOI功率器件，其特征在于当半导体衬底(I)与漂移区(4)导电类型相同时，硅窗口(13)靠近漏端的边界到源端的距离等于半个栅介质的长度。
4.根据权利要求I所述的一种横向SOI功率器件，其特征在于当半导体衬底(I)与漂移区(4)导电类型不相同时，所述硅窗口(13)靠近漏端的边界在体区(3)与源区(6)的交界和漏区(7)与漂移区(4)的交界之间。
5.根据权利要求I所述的一种横向SOI功率器件，其特征在于所述半导体有源层的厚度小于0. 5 u nio
6.根据权利要求I所述的一种横向SOI功率器件，其特征在于所述的漂移区(4)从源端到漏端采用变掺杂技术形成。
7.根据权利要求I所述的一种横向SOI功率器件，其特征在于所述的漂移区(4)采用超结结构。
8.根据权利要求I所述的一种横向SOI功率器件，其特征在于所述的横向SOI功率器件采用背刻蚀的结构。
9.根据权利要求I所述的一种横向SOI功率器件，其特征在于所述的横向SOI功率器件应用在MOS控制的半导体功率器件上。
全文摘要
本发明公开了一种横向SOI功率器件，包括半导体衬底，绝缘介质层和半导体有源层，在半导体有源层表面具有体区和漏区，体区和漏区之间有间距，形成器件的漂移区，在体区表面依次形成体接触区和源区，在绝缘介质层上设置有硅窗口，体区的底部在硅窗口中或通过硅窗口进入半导体衬底，体接触区的底部进入硅窗口；源区和体接触区的共同引出端为源电极。本发明有效的将体区引出，消除了Kink效应、寄生三极管效应、记忆效应等浮体效应，提高关态耐压，提高栅控制能力，同时提高开态时的击穿电压，改善了SOI器件的特性，也消除了T型栅结构和BTS结构出现局部附体效应的可能性。
文档编号H01L29/41GK102751316SQ201210271058
公开日2012年10月24日 申请日期2012年7月31日 优先权日2012年7月31日
发明者张波, 王骁玮, 罗小蓉, 罗尹春, 范叶, 范远航, 蒋永恒, 蔡金勇 申请人:电子科技大学