堆叠栅型sonos闪存存储器及其制造方法
【专利摘要】本发明公开了一种堆叠栅型SONOS闪存存储器的结构，该存储器由一个选择管和一个存储管构成，所述存储管从下至上由ONO层和第一多晶硅栅构成；所述选择管从下至上由中压氧化层和第二多晶硅栅构成，该选择管的栅氧为中压氧化层，该选择管上方有氮化硅；所述第一多晶硅栅和所述第二多晶硅栅的侧壁上有氮化硅侧墙；所述存储管和所述选择管之间有一定的重叠，重叠量为X，0<X≤第一多晶硅栅的宽度。此外，本发明还公开了该堆叠栅型SONOS闪存存储器的制造方法。本发明能够有效的缩小存储单元的面积。
【专利说明】堆叠栅型SONOS闪存存储器及其制造方法
【技术领域】
[0001]本发明属于半导体集成电路中半导体工艺方法，具体涉及一种嵌入式半导体存储芯片的制造方法，尤其涉及一种堆叠栅型SONOS闪存存储器的制造方法。
【背景技术】
[0002]图1为现有的存储管结构不意图，如图1所不，ONO层和多晶娃棚组成了存储管，中压氧化层和多晶硅栅组成了选择管。这种结构的存储单元结构不够紧凑，面积较大。
[0003]如图2A-图2Q所示，现有的如图1所示的存储管结构的工艺实现流程一般采用如下步骤:
[0004]1.形成隔离区和有源区；
[0005]2.中低压阱以及阈值电压调整等离子注入，在硅衬底I上全面沉积氧化层2，如图2A所示；
[0006]3.存储管区域的离子注入和氧化层2去除，如图2B所示；
[0007]4.存储管区域 ONO (oxide-nitride-oxide)层 3 淀积，如图 2C 所示;
[0008]5.非存储管区域ONO (oxide-nitride-oxide)层光刻以及刻蚀,如图2D所示；
[0009]6.在非存储管区域生长中压氧化层4(100-20()A),如图2E所示；
[0010]7.去除低压区域的氧化层(同时可对低压氧化层区域进行离子注入)，如图2F所示；
[0011]8.在低压区域生长低压氧化层5，如图2G所示；
[0012]9.多晶硅栅6的淀积和掺杂，如图2H所示；
[0013]10.氮化硅层7淀积，如图21所示；
[0014]11.多晶娃栅6的光刻和刻蚀,如图2 J所不；
[0015]12.多晶硅栅6的再氧化，形成多晶硅栅6的侧壁氧化层8，如图2K所示；
[0016]13.各种器件的轻掺杂漏的注入，形成轻掺杂漏区9，如图2L所示；
[0017]14.氮化硅侧墙10的淀积和刻蚀，如图2M所示；
[0018]15.多晶硅栅上接触孔区域的氮化硅去除，如图2N所示；
[0019]16.阻挡氧化层11生长，如图20所示；
[0020]17.源漏注入形成源漏注入区12，如图2P所示；
[0021]18.阻挡氧化层去除，如图2Q所示。
【发明内容】
[0022]本发明解决的技术问题是提供一种堆叠栅型SONOS闪存存储器结构，该结构能够有效的缩小存储单元的面积。为此，本发明还提供该堆叠栅型SONOS闪存存储器的制造方法。
[0023]为解决上述技术问题，本发明提供一种堆叠栅型SONOS闪存存储器的结构，该存储器由一个选择管和一个存储管构成，所述存储管从下至上由ONO层和第一多晶硅栅构成；所述选择管从下至上由中压氧化层和第二多晶硅栅构成，该选择管的栅氧为中压氧化层，该选择管上方有氮化硅；所述第一多晶硅栅和所述第二多晶硅栅的侧壁上有氮化硅侧墙；所述存储管和所述选择管之间有一定的重叠，重叠量为x，o〈x <第一多晶娃栅的宽度。
[0024]进一步地，所述ONO层结构从下到上依次为:厚度为10-2V、的氧化层，厚度为50-200A的氮化物层,30-100A的氧化层。
[0025]进一步地，所述中压氧化层的厚度为80-250Λ:所述选择管上方的氮化硅的厚度为500-3000A,,
[0026]进一步地，所述氮化硅侧墙的厚度为200-800Λ。
[0027]进一步地,所述第一多晶硅栅的厚度为300-2000Λ、宽度为0.065-0.5微米；所述第二多晶硅栅的厚度为1000-3000 A，第二多晶硅栅的宽度(这个宽度是指选择管和存储管非重叠的部分)为0.065-0.5微米。
[0028]此外，本发明还提供该堆叠栅型SONOS闪存存储器的制造方法，该制造方法包括如下工艺步骤:
[0029]I)形成隔离区和有源区；
[0030]2)中低压阱以及阈值电压调整等离子注入；
[0031]3)存储管区域的离子注入和氧化层去除；
[0032]4)全片进行 ONO层淀积；
[0033]5)全片进行第一层多晶硅淀积；
[0034]6)采用光刻和刻蚀工艺刻蚀第一层多晶硅和ONO层，在存储管区域形成第一多晶娃栅；
[0035]7)在全硅片上全面生长中压氧化层；
[0036]8)第二层多晶硅的淀积和掺杂；
[0037]9)第二层多晶硅化学研磨抛光；
[0038]10)在全硅片上全面淀积氮化硅层；
[0039]11)第二多晶硅栅的光刻和刻蚀；
[0040]12)第二多晶硅栅的再氧化；
[0041]13)各种器件的轻掺杂漏的注入；
[0042]14)氮化硅侧墙的淀积和刻蚀；
[0043]15)在全硅片上全面生长阻挡氧化层；
[0044]16)源漏注入；
[0045]17)阻挡氧化层的去除。
[0046]进一步地,第4)步中，所述ONO层从下到上依次为:厚度为〗0-25A的氧化层，厚度为50-200A的氮化物层，30-1OOA的氧化层。
[0047]进一步地,第5)步中，第一层多晶娃的厚度为300-2000A。
[0048]进一步地，第6)步中，先用干法刻蚀去除第一层多晶硅和ONO层最上面的氧化层和氮化层，然后用湿法刻蚀去除ONO层最下面的氧化层；所述第一多晶硅栅的厚度为300-2000Λ、宽度为 0.065-0.5 微米。
[0049]进一步地,第7)步中，所述中压氧化层的厚度为80-250 A。
[0050]进一步地,第8)步中，所述第二层多晶娃的厚度Χ/400Μ 5000 A0[0051]进一步地，第9)步中，所述第二层多晶硅化学研磨抛光后剩余的第二层多晶硅的厚度为1000-3000 A0
[0052]进一步地,第10)步中，所述氮化娃层的厚度为500-3000 A,
[0053]进一步地，第11)步中，所述第二多晶硅栅的厚度为1000-3000 Α?宽度为0.065-0.5微米。
[0054]进一步地，第12)步中，所述第二多晶硅栅的再氧化在第二层多晶硅栅的侧壁上形成的氧化层的厚度为丨0-300Λ。
[0055]进一步地,第14)步中，所述氮化娃侧墙的厚度200-800 Ac
[0056]进一步地，第15)步中，所述阻挡氧化层的厚度为50-500A?
[0057]进一步地，在第7)步和第8)步之间可以增加如下步骤:A.去除低压区域的氧化层，同时对低压氧化层区域进行离子注入；B.在全硅片上生长低压氧化层，所述低压氧化层的厚度为10-60 A;在第14)步之后增加如下步骤A:多晶硅栅上接触孔区域的氮化硅去除(即该步骤A可以在第14)步之后的任一步骤完成，例如，在第14)和15)步之间，在第15)和16)步之间，在第16)和17)步之间，或者在第17)步之后)。
[0058]和现有技术相比，本发明具有以下有益效果:通过堆叠栅工艺，能够有效的缩小存储单元的面积，按照目前0.13 μ m的设计规则，采用原有结构，2管存储单元的面积为0.35左右，采用新的结构后，存储单元面积将缩小到0.26左右，约有25%左右的缩小。
【专利附图】
【附图说明】
·[0059]图1为现有的存储管结构示意图。
[0060]图2A-图2Q是现有的存储管结构的制造方法的剖面示意图；其中，图2A是现有方法的步骤2完成后的器件剖面结构示意图；图2B是现有方法的步骤3完成后的器件剖面结构示意图；图2C是现有方法的步骤4完成后的器件剖面结构示意图；图2D是现有方法的步骤5完成后的器件剖面结构示意图；图2E是现有方法的步骤6完成后的器件剖面结构示意图；图2F是现有方法的步骤7完成后的器件剖面结构示意图；图2G是现有方法的步骤8完成后的器件剖面结构示意图；图2!1是本发明方法的步骤9完成后的器件剖面结构示意图；图21是现有方法的步骤10完成后的器件剖面结构示意图；图2】是现有方法的步骤11完成后的器件剖面结构示意图；图2K是现有方法的步骤12完成后的器件剖面结构示意图；图21^是现有方法的步骤13完成后的器件剖面结构示意图；图211是现有方法的步骤14完成后的器件剖面结构示意图；图2N是现有方法的步骤15完成后的器件剖面结构示意图；图20是现有方法的步骤16完成后的器件剖面结构示意图；图2P是现有方法的步骤17完成后的器件剖面结构示意图；图2Q是现有方法的步骤18完成后的器件剖面结构示意图。
[0061]图3是本发明堆叠栅型SONOS闪存存储器的结构示意图。
[0062]图4A-图4S是本发明SONOS闪存存储器的制造方法的剖面示意图；其中，图4A是现有方法的步骤2完成后的器件剖面结构示意图；图4B是本发明方法的步骤3完成后的器件剖面结构示意图；图4(:是本发明方法的步骤4完成后的器件剖面结构示意图；图40是本发明方法的步骤5完成后的器件剖面结构示意图；图4E是本发明方法的步骤6完成后的器件剖面结构示意图；图4?是本发明方法的步骤7完成后的器件剖面结构示意图；图46是本发明方法的步骤8完成后的器件剖面结构示意图；图4!1是本发明方法的步骤9完成后的器件剖面结构示意图；图41是本发明方法的步骤10完成后的器件剖面结构示意图；图4J是本发明方法的步骤11完成后的器件剖面结构示意图；图4K是本发明方法的步骤12完成后的器件剖面结构示意图；图4L是本发明方法的步骤13完成后的器件剖面结构示意图；图4M是本发明方法的步骤14完成后的器件剖面结构示意图；图4N是本发明方法的步骤15完成后的器件剖面结构示意图；图40是本发明方法的步骤16完成后的器件剖面结构示意图；图4?是本发明方法的步骤17完成后的器件剖面结构示意图；图40是本发明方法的步骤18完成后的器件剖面结构示意图；图4R是本发明方法的步骤19完成后的器件剖面结构示意图；图4S是本发明方法的步骤20完成后的器件剖面结构示意图。
[0063]图中附图标记说明如下:
[0064]1:硅衬底
[0065]2:氧化层
[0066]3: ONO 层
[0067]4:中压氧化层 [0068]5:低压氧化层
[0069]6:多晶硅栅
[0070]6A:第一层多晶硅
[0071]6B:第一多晶娃栅
[0072]7:氮化硅层
[0073]8:侧壁氧化层
[0074]9:轻掺杂漏区
[0075]10:氮化硅侧墙
[0076]11:阻挡氧化层
[0077]12:源漏注入区
[0078]13A:第二层多晶硅
[0079]13B:第二多晶硅栅
【具体实施方式】
[0080]下面结合附图和实施例对本发明作进一步详细的说明。
[0081]如图3所示，本发明堆叠栅的SONOS闪存存储器的结构包括一个选择管和一个存储管:存储管从下至上由ONO层和第一多晶娃栅构成；采用ONO (oxide-nitride-oxide)层结构(从下到上:氧化层:10-25 A，氮化物层:50-200 A，氧化层:30-100 Α)，0Ν0层上面是300-2000A的第一多晶硅栅；
[0082]第二多晶硅栅构成选择管，选择管的栅氧为中压氧化层(80_250A左右)；选择管上方有氮化硅(即硅栅上的氮化娃，其厚度为500-3000Λ);
[0083]存储管和选择管之间有一定的重叠，重叠量范围X (0〈X <第一多晶硅栅的宽度)；
[0084]所述第一多晶硅栅和所述第二多晶硅栅的侧壁上有氮化硅侧墙，氮化硅侧墙的厚度约为200-800Λ;
[0085]第一多晶娃栅的厚度为300-2000A,第一多晶娃栅的宽度为0.065-0.5微米;第二
多晶娃栅的厚度为1000-3000 A，第二多晶娃栅的宽度(这个宽度是指选择管和存储管非重叠的部分)为0.065-0.5微米。
[0086]如图4A-图4S所示，本发明方法对应的工艺实现流程如下:
[0087]1.娃衬底I形成隔尚区和有源区；
[0088]2.硅衬底I上形成中低压阱以及阈值电压调整等离子注入，在上述硅衬底I上全面沉积氧化层2，如图4A所示；对于操作电压15V以内的器件，氧化层2的厚度为50-250埃，其生长方式通常为热生长或PVD，CVD沉积；
[0089]3.存储管区域的离子注入和氧化层2去除，如图4Β所示；通常采用本领域常规的光刻刻蚀去除存储管区域区域的氧化层，在其他区域(即普通晶体管区域)形成氧化层的保护层(抗反射阻挡层和光刻胶)，刻蚀一般采用含HF药液的湿法刻蚀；
[0090]4.全片进行ONO (oxide-nitride-oxide)层3淀积,通常采用热生长或PVD, CVD沉积，ONO层从下到上依次为:氧化层oxide:10-25 A，氮化物层nitride: 50-200 A,氧化层oxide: 30-100Λ )，如图 4C 所示；
[0091]5.在全娃片上全面生长第一层多晶娃6A,第一层多晶娃6A的厚度约为,00 2000Λ，通常采用CVD工艺生长第一层多晶硅6A，如图4D所示；[0092]6.第一多晶娃栅6B光刻和刻蚀,基本方法是先用干法刻蚀去除第一层多晶娃6A和0N0层3的最上面的氧化层和氮化层，然后用湿法刻蚀去除0N0层3最下面的氧化层，在存储管区域形成第一多晶硅栅6B，如图4E所示；所述第一多晶硅栅6B的厚度为300-2000Λ、宽度为0.065-0.5微米。
[0093]7.在全硅片上全面生长中压氧化层4(中压氧化层4的厚度约为80-250八，例如11(^)，通常采用热生长工艺或CVD工艺，如图4F所示；
[0094]8.去除低压区域的氧化层4 (同时可对低压氧化层区域进行离子注入)，通常采用含HF药液的湿法刻蚀来去除低压区域的氧化层，如图4G所示；
[0095]9.生长低压氧化层5，通常采用热生长工艺或其他淀积工艺，低压氧化层5的厚度约为10-60A，例如32A,如图4H所示；低压氧化层5是全片生长，由于存储管区域有0N0层3,所以长不了氧化层；但中压氧化层4的厚度会略有增加；
[0096]10.在全硅片上全面淀积和掺杂第二层多晶硅13A，通常采用CVD工艺生长第二层多晶硅13A，第二层多晶硅13A的厚度约为4000-15000 A，如图41所示；
[0097]11.第二层多晶硅13A化学研磨抛光，第二层多晶硅13A研磨到厚度约为1000-3000 Λ’例如1800 Λ，如图 4J 所示;
[0098]12.在全硅片上全面淀积氮化硅层7，通常采用CVD工艺淀积，氮化硅层7的厚度约为500-30001,例如1500 A，如图4K所示；
[0099]13.第二层多晶硅栅13B的光刻和刻蚀，所述第二多晶硅栅13B的厚度为1000-3000 A,宽度(这个宽度是指选择管和存储管非重叠的部分)为0.065-0.5微米,第二多晶娃栅13B和第一多晶娃栅6B之间有一定的重叠,重叠量范围X (0〈X <第一多晶娃栅的宽度)，如图4L所不；
[0100]14.第二层多晶硅栅的再氧化，在第二层多晶硅栅的侧壁上形成的侧壁氧化层8的厚度约为10-300Λ,通常采用热生长或CVD工艺或快速热氧化工艺(RT0)，如图4M所示；
[0101]15.采用本领域常规工艺进行各种器件的轻掺杂漏的注入，形成轻掺杂漏区9，如图4N所示；[0102]16.采用本领域常规方法进行氮化硅侧墙的淀积和刻蚀，形成氮化硅侧墙10的厚度约为200-800 A，例如550A，如图40所示；
[0103]17.多晶硅栅上接触孔区域的氮化硅去除，即去除低压区域多晶硅栅上接触孔区域的氮化娃，如图4P所示；
[0104]18.在全硅片上全面生长阻挡氧化层11 (约为50-500Λ)，如图4Q所示；
[0105]19.源漏注入，形成源漏注入区12，如图4R所示；
[0106]20.阻挡氧化层11的去除，如图4S所示。
[0107]如果没有低压器件，上述步骤8，9，17可以删除。
【权利要求】
1.一种堆叠栅型SONOS闪存存储器的结构，该存储器由一个选择管和一个存储管构成，其特征在于， 所述存储管从下至上由ONO层和第一多晶硅栅构成； 所述选择管从下至上由中压氧化层和第二多晶硅栅构成，该选择管的栅氧为中压氧化层，该选择管上方有氮化娃; 所述第一多晶硅栅和所述第二多晶硅栅的侧壁上有氮化硅侧墙； 所述存储管和所述选择管之间有一定的重叠，重叠量为χ，0〈χ <第一多晶硅栅的宽度。
2.如权利要求1所述的结构，其特征在于，所述ONO层结构从下到上依次为:厚度为10-25A的氧化层，厚度为50-200A的氮化物层，30-1 (M)A的氧化层。
3.如权利要求1所述的结构，其特征在于，所述中压氧化层的厚度为80-250A;所述选择管上方的氮化硅的厚度为500-3000A。
4.如权利要求1所述的结构，其特征在于，所述氮化硅侧墙的厚度为200-800A。
5.如权利要求1所述的结构，其特征在于，所述第一多晶硅栅的厚度为300-2000A、宽度为0.065-0.5微米；所述第二多晶硅栅的厚度为1000-3000 A，宽度为0.065-0.5微米。
6.如权利要求1所述的堆叠栅型SONOS闪存存储器的制造方法，其特征在于，该制造方法包括如下工艺步骤: 1)形成隔离区和有源区；· 2)中低压阱以及阈值电压调整等离子注入； 3)存储管区域的离子注入和氧化层去除； 4)全片进行ONO层淀积； 5)全片进行第一层多晶硅淀积； 6)采用光刻和刻蚀工艺刻蚀第一层多晶硅和ONO层，在存储管区域形成第一多晶硅栅； 7)在全硅片上全面生长中压氧化层； 8)第二层多晶硅的淀积和掺杂； 9)第二层多晶娃化学研磨抛光； 10)在全硅片上全面淀积氮化硅层； 11)第二多晶娃栅的光刻和刻蚀； 12)第二多晶硅栅的再氧化； 13)各种器件的轻掺杂漏的注入； 14)氮化硅侧墙的淀积和刻蚀； 15)在全硅片上全面生长阻挡氧化层； 16)源漏注入； 17)阻挡氧化层的去除。
7.如权利要求6所述的方法，其特征在于，第4)步中，所述ONO层从下到上依次为:厚度为10-2SA的氧化层，厚度为50-200A的氮化物层，30-1OOA的氧化层。
8.如权利要求6所述的方法，其特征在于，第5)步中，第一层多晶硅的厚度为300-2000A。
9.如权利要求6所述的方法，其特征在于，第6)步中，先用干法刻蚀去除第一层多晶硅和ONO层最上面的氧化层和氮化层，然后用湿法刻蚀去除ONO层最下面的氧化层；所述第一多晶硅栅的厚度为300-2000A、宽度为0.065-0.5微米。
10.如权利要求6所述的方法，其特征在于，第7)步中，所述中压氧化层的厚度为80-2 MA。
11.如权利要求6所述的方法，其特征在于，第8)步中，所述第二层多晶硅的厚度为40U0-15000 An
12.如权利要求6所述的方法，其特征在于，第9)步中，所述第二层多晶硅化学研磨抛光后剩余的第二层多晶硅的厚度为1000-3000 A?
13.如权利要求6所述的方法，其特征在于，第10)步中，所述氮化硅层的厚度为500-3000A。
14.如权利要求6所述的方法，其特征在于，第11)步中，所述第二多晶硅栅的厚度为1000-3000 A，宽度为 0.065-0.5 微米。
15.如权利要求6所述的方法，其特征在于，第12)步中，所述第二多晶硅栅的再氧化在第二层多晶硅栅的侧壁上形成的氧化层的厚度为10-300A。
16.如权利要求6所述的方法，其特征在于，第14)步中，所述氮化硅侧墙的厚度200-800A。
17.如权利要求6所述的方法，其特征在于，第15)步中，所述阻挡氧化层的厚度为50-500Ao·
18.如权利要求6所述的方法，其特征在于，在第7)步和第8)步之间增加如下步骤: A.去除低压区域的氧化层，同时对低压氧化层区域进行离子注入；B.在全硅片上生长低压氧化层，所述低压氧化层的厚度为10-60 A;在第14)步之后增加如下步骤:多晶硅栅上接触孔区域的氮化硅去除。
【文档编号】H01L21/8247GK103855162SQ201210516638
【公开日】2014年6月11日 申请日期:2012年12月5日 优先权日:2012年12月5日
【发明者】张可钢, 陈广龙, 陈华伦 申请人:上海华虹宏力半导体制造有限公司