专利名称：阵列基板及其制造方法、显示装置的制作方法
技术领域：
本发明涉及显示领域，特别是指一种阵列基板及其制造方法、显示装置。
背景技术：
在薄膜晶体管液晶显示器(TFT-IXD)的阵列基板制造工艺中，预防和控制静电放电发生是确保生产良品率的一项重要工作。以ADS (ADvanced Super Dimension Switch,高级超维场转换技术)型液晶显不器为例。ADS技术主要是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板 状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-IXD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。图I所示为现有的ADS型液晶显示器的阵列基板的平面结构示意图，该阵列基板包括由栅金属层形成的偶数据短路条170和由数据金属层形成的奇数据短路条171，该偶数据短路条170与阵列基板上偶数列的数据线通过过孔相连接，该奇数据短路条171与阵列基板上奇数列的数据线直接连接。在阵列基板上形成TFT沟道区有源层图形的干刻工艺中，轰击刻蚀有源层的离子和自由基使数据金属层图形带上静电荷，数据线上不同位置积聚的静电荷处于不同的电势，奇数据线上的静电荷可通过奇数据短路条转移并达到平衡。当大量静电荷的平衡过程在纳秒或者微秒量级的时间内完成时，即发生静电放电。静电放电的峰值电流可达几十安培，瞬间的功率非常大，所产生的静电放电电磁脉冲能量足以烧毁奇数据短路条金属，导致在后续的阵列测试工艺中无法给阵列基板加载检测信号而影响电学缺陷的检出与维修；此外，随着数据线上静电荷的持续累积，在数据金属层图形与栅金属层图形交叠处的栅绝缘层上形成的电场强度越来越大，到一定程度时，强电场会击穿栅绝缘层的薄弱处，将数据金属层的静电荷释放至栅金属层，导致数据金属层与栅金属层短路，上述发生静电放电的情况会显著降低制造阵列基板的良品率。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制造方法、显示装置，能够解决现有技术中，阵列基板在形成TFT沟道区有源层图形的干刻工艺中发生静电放电烧毁数据短路条和导致数据金属层与栅金属层短路的问题，提高制造阵列基板的良品率。为解决上述技术问题，本发明的实施例提供技术方案如下—方面，提供一种阵列基板，所述阵列基板包括在栅金属层形成的第一数据短路条和在数据金属层形成的第二数据短路条，所述阵列基板还包括与所述第一数据短路条相连接的第一导电条，所述第一导电条的宽度大于a+c+d ；与所述第二数据短路条相连接、且与所述第一数据短路条不交叠的第二导电条，所述第二导电条的宽度大于b ；其中，a为所述第一数据短路条的宽度，b为所述第二数据短路条的宽度，c为所述第二导电条的宽度，d为所述第二导电条与所述第一数据短路条之间的水平间距。进一步地，所述第一导电条由第一透明导电层材料形成；所述第二导电条由有源层材料形成。进一步地，所述阵列基板具体包括基板；位于所述基板上，由第一透明导电层形成的公共电极和所述第一导电条；位于形成有所述公共电极和所述第一导电条的基板上，由栅金属层形成的栅线、栅电极、栅短路条和所述第一数据短路条，所述第一数据短路条与所述第一导电条直接连接；位于形成有所述栅线、栅电极、栅短路条和所述第一数据短路条的基板上的栅绝
缘层；位于所述栅绝缘层上的有源层、欧姆接触层和由有源层形成的所述第二导电条；位于所述有源层和欧姆接触层上，由数据金属层形成的数据线、源电极、漏电极和所述第二数据短路条，所述第二数据短路条通过欧姆接触层与所述第二导电条相连接；位于形成有所述数据线、源电极、漏电极和所述第二数据短路条的基板上的钝化层，所述钝化层在对应所述漏电极的位置形成有钝化层过孔；位于所述钝化层上由第二透明导电层形成的像素电极，所述像素电极通过所述钝化层过孔与所述漏电极连接。 可选地，所述第一数据短路条为偶数据短路条，与阵列基板上偶数列的数据线通过过孔相连接；所述第二数据短路条为奇数据短路条，与阵列基板上奇数列的数据线直接连接；或者，所述第一数据短路条为奇数据短路条，与阵列基板上奇数列的数据线通过过孔相连接；所述第二数据短路条为偶数据短路条，与阵列基板上偶数列的数据线直接连接。进一步地，所述第一透明导电层和第二透明导电层采用氧化铟锡、铝掺杂氧化锌、锑掺杂氧化锡或铟掺杂氧化锌薄膜；所述栅金属层和所述数据金属层采用W、Cr、Ti、Ta、Mo、Al或Cu的单层膜，或者W、Cr、Ti、Ta、Mo、Al和Cu任意组合所构成的复合膜。本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。本发明实施例还提供了一种阵列基板的制造方法，所述阵列基板包括由栅金属层形成的第一数据短路条和由数据金属层形成的第二数据短路条，所述制造方法包括形成与所述第一数据短路条相连接的第一导电条，所述第一导电条的宽度大于a+c+d ；形成与所述第二数据短路条相连接、且与所述第一数据短路条不交叠的第二导电条，所述第二导电条的宽度大于b ；其中，a为所述第一数据短路条的宽度，b为所述第二数据短路条的宽度，c为所述第二导电条的宽度，d为所述第二导电条与所述第一数据短路条之间的水平间距。进一步地，所述制造方法包括
利用第一透明导电层材料形成所述第一导电条；利用有源层材料形成所述第二导电条。进一步地,所述制造方法具体包括提供一基板；在所述基板上利用第一透明导电层形成公共电极和所述第一导电条；在形成有所述公共电极和所述第一导电条的基板上，利用栅金属层形成栅线、栅电极、栅短路条和所述第一数据短路条，所述第一数据短路条与所述第一导电条直接连接；在形成有所述栅线、栅电极、栅短路条和所述第一数据短路条的基板上形成栅绝缘层、有源层、欧姆接触层和数据金属层，利用数据金属层形成数据线、源电极、漏电极和所 述第二数据短路条，同时利用有源层形成所述第二导电条，所述第二数据短路条通过欧姆接触层与所述第二导电条相连接；在形成有所述数据线、源电极、漏电极和所述第二数据短路条的基板上形成钝化层，所述钝化层在对应所述漏电极的位置形成有钝化层过孔；在所述钝化层上利用第二透明导电层形成通过所述钝化层过孔与所述漏电极连接的像素电极。可选地，所述第一数据短路条为偶数据短路条，与阵列基板上偶数列的数据线通过过孔相连接；所述第二数据短路条为奇数据短路条，与阵列基板上奇数列的数据线直接连接；或者，所述第一数据短路条为奇数据短路条，与阵列基板上奇数列的数据线通过过孔相连接；所述第二数据短路条为偶数据短路条，与阵列基板上偶数列的数据线直接连接。本发明的实施例具有以下有益效果上述方案中，阵列基板上形成有与第一数据短路条相连接的第一导电条和与第二数据短路条相连接的第二导电条，所述第一导电条的宽度较第一数据短路条大，所述第二导电条的宽度较第二数据短路条大，且所述第一导电条与所述第二导电条交叠，该阵列基板结构有效增加了数据金属层与栅金属层的交叠电容。在形成TFT沟道区有源层图形的干刻工艺中，数据线上处于不同电势的静电荷可通过第二数据短路条和较宽的第二导电条转移并达到平衡，数据金属层上持续累积的静电荷能在第二导电条上尽量分散开。在数据金属层积聚等量电荷的情况下，电容增大可降低静电荷在数据金属层与栅金属层间产生的电势差，从而减小形成于数据金属层图形与栅金属层图形交叠处栅绝缘层上的电场强度，可解决阵列基板在有源层干刻工艺中发生静电放电烧毁第二数据短路条金属及造成数据金属层与栅金属层短路的问题，从而提高制造阵列基板的良品率。
图I为ADS型液晶显示器现有技术中阵列基板的平面结构示意图；图2为本发明实施例的阵列基板的平面结构示意图；图3为本发明实施例第一次光刻工艺后阵列基板的平面结构示意图；图4为本发明实施例第一次光刻工艺后阵列基板沿GP-DP虚线的剖面结构示意图5为本发明实施例第二次光刻工艺后阵列基板的平面结构示意图；图6为本发明实施例第二次光刻工艺后阵列基板沿GP-DP虚线的剖面结构示意图；图7为本发明实施例第三次光刻工艺后阵列基板的平面结构示意图；图8为本发明实施例第三次光刻工艺后阵列基板沿GP-DP虚线的剖面结构示意图；图9为本发明实施例第四次光刻工艺后阵列基板的平面结构示意图；图10为本发明实施例第四次光刻工艺后阵列基板沿GP-DP虚线的剖面结构示意图；图11为本发明实施例第五次光刻工艺后阵列基板沿GP-DP虚线的剖面结构示意 图；图12为阵列基板在有源层干刻工艺中产生的静电荷在数据短路条附近分布的平面示意图；图13为阵列基板在有源层干刻工艺中产生的静电荷在数据短路条附近分布的剖面示意图。附图标记11 :基板120:透明公共电极121:第一导电条130 :栅短路条131 :栅线132:栅电极14 :栅绝缘层15 :半导体有源层151:第二导电条152 =TFT沟道区有源层16 :欧姆接触层170，171 :第一、第二数据短路条172，173 :奇、偶数据线174:源电极175:漏电极18 :钝化层191，192，193，194 :钝化层过孔20:像素电极201，202，203，204 :过孔处第二透明导电层薄膜
具体实施例方式为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中，阵列基板在进行有源层干刻工艺时发生静电放电烧毁第二数据短路条金属或导致数据金属层与栅金属层发生短路的问题，提供一种阵列基板及其制造方法、显示装置，能够提高制造阵列基板的良品率。为实现上述目的，本发明提供了一种阵列基板，所述阵列基板包括在栅金属层形成的第一数据短路条和在数据金属层形成的第二数据短路条，所述阵列基板还包括与所述第一数据短路条相连接的第一导电条，所述第一导电条的宽度大于a+c+d ；与所述第二数据短路条相连接、且与所述第一数据短路条不交叠的第二导电条，所述第二导电条的宽度大于b ；
其中，a为所述第一数据短路条的宽度，b为所述第二数据短路条的宽度，c为所述第二导电条的宽度，d为所述第二导电条与所述第一数据短路条之间的水平间距。在本发明实施例中，所述第一数据短路条为偶数据短路条，与阵列基板上偶数列的数据线通过过孔相连接；所述第二数据短路条为奇数据短路条，与阵列基板上奇数列的数据线直接连接；或者，所述第一数据短路条为奇数据短路条，与阵列基板上奇数列的数据线通过过孔相连接；所述第二数据短路条为偶数据短路条，与阵列基板上偶数列的数据线直接连接。在下面的实施例中，以所述第一数据短路条为偶数据短路条，第二数据短路条为奇数据短路条为例，来进一步介绍本发明实施例中提供的阵列基板结构。图2所示为本发明的阵列基板的平面结构示意图，图11所示为本发明的阵列基板沿GP-DP虚线的剖面结构示意图，如图2所示，该阵列基板上的奇、偶数据线172、173成列排列，阵列基板包括在栅金属层形成的偶数据短路条170和在数据金属层形成的奇数据短路条171，阵列基板上偶数列的数据线173与偶数据短路条170通过过孔193相连接，阵列基板上奇数列的数据线172与奇数据短路条171直接连接，其中，该阵列基板还包括与偶数据短路条170相连接的第一导电条121，第一导电条121的宽度大于a+c+d ；与奇数据短路条171相连接、且与偶数据短路条170不交叠的第二导电条151，第二导电条151的宽度大于b ；其中，a为偶数据短路条170的宽度，b为奇数据短路条171的宽度，c为第二导电条151的宽度，d为第二导电条151与偶数据短路条170之间的水平间距。在上面描述的阵列基板结构中，是以偶数据短路条170位于栅金属层、而奇数据短路条171位于数据金属层为例；在实际应用中，也可以将奇数据短路条设置在栅金属层，而将偶数据短路条设置在数据金属层。由于这一改动为本领域技术人员的常规选择，因此将奇数据短路条设置在栅金属层而将偶数据短路条设置在数据金属层的方案，同样属于本申请的保护范围之内。进一步地，第一导电条121由第一透明导电层材料形成；第二导电条151由有源层材料形成。进一步地，如图2和图11所示，本发明的阵列基板具体包括基板11;位于基板11上，由第一透明导电层形成的公共电极120和第一导电条121 ；
位于形成有公共电极120和第一导电条121的基板上，由栅金属层形成的栅线131、栅电极132、栅短路条130和偶数据短路条170，偶数据短路条170与第一导电条121
直接连接；位于形成有栅线131、栅电极132、栅短路条130和偶数据短路条170的基板上的栅绝缘层14 ；位于栅绝缘层14上的半导体有源层15、欧姆接触层16和由有源层形成的第二导电条151 ；位于半导体有源层15和欧姆接触层16上，由数据金属层形成的奇、偶数据线(172，173)、源电极174、漏电极175和奇数据短路条171，奇数据短路条171通过欧姆接触层16与第二导电条151相连接； 位于形成有奇、偶数据线(172，173)、源电极174、漏电极175和奇数据短路条171的基板上的钝化层18，钝化层18在对应漏电极175的位置形成有钝化层过孔194 ；位于钝化层18上由第二透明导电层形成的像素电极20，像素电极20通过钝化层过孔194与漏电极175连接。本发明的实施例中，阵列基板上形成有与偶数据短路条相连接的第一导电条和与奇数据短路条相连接的第二导电条，所述第一导电条的宽度较偶数据短路条大，所述第二导电条的宽度较奇数据短路条大，且所述第一导电条与所述第二导电条交叠，该阵列基板结构有效增加了数据金属层与栅金属层的交叠电容。在形成TFT沟道区有源层图形的干刻工艺中，数据线上处于不同电势的静电荷可通过奇数据短路条和宽第二导电条转移并达到平衡，数据金属层上持续累积的静电荷能在宽第二导电条上尽量分散开。在数据金属层积聚等量电荷的情况下，电容增大可降低静电荷在数据金属层与栅金属层间产生的电势差，从而减小形成于数据金属层图形与栅金属层图形交叠处栅绝缘层上的电场强度，可解决阵列基板在有源层干刻工艺中发生静电放电烧毁数据短路条金属及造成数据金属层与栅金属层短路的问题，从而提高制造阵列基板的良品率。进一步地，本发明还提供了一种制造如图2和图11所示的阵列基板的方法，阵列基板包括由栅金属层形成的偶数据短路条170和由数据金属层形成的奇数据短路条171，阵列基板上偶数列的数据线173与偶数据短路条170通过过孔相连接，阵列基板上奇数列的数据线172与奇数据短路条171直接连接，其中，该制造方法包括形成与偶数据短路条170相连接的第一导电条121，第一导电条121的宽度大于a+c+d ；形成与奇数据短路条171相连接、且与偶数据短路条170不交叠的第二导电条151,第二导电条151的宽度大于b ；其中，a为偶数据短路条170的宽度，b为奇数据短路条171的宽度，c为第二导电条151的宽度，d为第二导电条151与偶数据短路条170之间的水平间距。进一步地，该制造方法包括利用第一透明导电层材料形成第一导电条121 ;利用有源层材料形成第二导电条151。进一步地，该制造方法具体包括提供一基板11;在基板11上利用第一透明导电层形成公共电极120和第一导电条121 ；
在形成有公共电极120和第一导电条121的基板上，利用栅金属层形成栅线131、栅电极132、栅短路条130和偶数据短路条170，偶数据短路条170与第一导电条121直接连接；在形成有栅线131、栅电极132、栅短路条130和偶数据短路条170的基板上形成栅绝缘层14、半导体有源层15、欧姆接触层16和数据金属层，利用数据金属层形成奇、偶数据线(172，173)、源电极174、漏电极175和奇数据短路条171，同时利用有源层形成第二导电条151，第二导电条151通过欧姆接触层16与奇数据短路条171相连接；在形成有奇、偶数据线(172，173)、源电极174、漏电极175和奇数据短路条171的基板上形成钝化层18，钝化层18在对应漏电极175的位置形成有钝化层过孔194 ；在钝化层18上利用第二透明导电层形成通过钝化层过孔194与漏电极175连接的像素电极20。本发明的实施例，在阵列基板上形成有与偶数据短路条相连接的第一导电条和与 奇数据短路条相连接的第二导电条，所述第一导电条的宽度较偶数据短路条大，所述第二导电条的宽度较奇数据短路条大，且所述第一导电条与所述第二导电条交叠，该阵列基板结构有效增加了数据金属层与栅金属层的交叠电容。在形成TFT沟道区有源层图形的干刻工艺中，数据线上处于不同电势的静电荷可通过奇数据短路条和较宽的第二导电条转移并达到平衡，数据金属层上持续累积的静电荷能在宽第二导电条上尽量分散开。在数据金属层积聚等量电荷的情况下，电容增大可降低静电荷在数据金属层与栅金属层间产生的电势差，从而减小形成于数据金属层图形与栅金属层图形交叠处栅绝缘层上的电场强度，可解决阵列基板在有源层干刻工艺中发生静电放电烧毁数据短路条金属及造成数据金属层与栅金属层短路的问题，从而提高制造阵列基板的良品率。下面结合具体的实施例对本发明的阵列基板及其制造方法做进一步介绍如图2-图11所示，本实施例的阵列基板的制造方法包括以下步骤步骤I :提供一基板11，在该基板11上利用第一透明导电层形成公共电极120和第一导电条121 ；具体地，在基板11上形成第一透明导电层，该第一透明导电层可以采用氧化铟锡、铝掺杂氧化锌、锑掺杂氧化锡或铟掺杂氧化锌薄膜，通过光刻工艺形成公共电极120，同时在偶数据短路条170的预设位置形成一宽透明导电条(即第一导电条)121，其中第一导电条121的宽度大于a+c+d,如图3和图4所不。其中，a为偶数据短路条170的宽度，b为奇数据短路条171的宽度，c为第二导电条151的宽度，d为第二导电条151与偶数据短路条170之间的水平间距。所述光刻工艺包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等步骤。步骤2 :在完成步骤I的基板上形成栅线131、栅电极132、栅短路条130和偶数据短路条170，偶数据短路条170与第一导电条121相连接；具体地，在完成步骤I的基板上形成栅金属层，通过光刻工艺形成栅短路条130、栅线131、栅电极132和偶数据短路条170，偶数据短路条170与第一导电条121直接连接，如图5和图6所示。其中，栅金属层可以采用W、Cr、Ti、Ta、Mo、Al或Cu的单层膜，或者W、Cr、Ti、Ta、Mo、Al和Cu任意组合所构成的复合膜。
步骤3 :在完成步骤2的基板上形成栅绝缘层14，有源层15、欧姆接触层16和数据金属层，利用数据金属层形成奇、偶数据线(172，173)、源电极174、漏电极175和奇数据短路条171，同时利用有源层形成第二导电条151，奇数据短路条171通过欧姆接触层16与第二导电条151相连接；具体地，在完成步骤2的基板上连续形成栅绝缘层14、半导体有源层15和欧姆接触层16，再形成数据金属层，通过半色调掩膜曝光，湿刻和干刻工艺，形成奇数据短路条171、奇、偶数据线(172，173)、源电极174、漏电极175和TFT沟道区有源层152的图形，同时在奇数据短路条171下方的有源层形成一宽半导体导电条(即第二导电条)151，如图7和图8所示。其中，数据金属层可以采用W、Cr、Ti、Ta、Mo、Al或Cu的单层膜，或者W、Cr、Ti、Ta、Mo、Al和Cu任意组合所构成的复合膜；栅绝缘层可以采用氮化硅(SiNx)、二氧化硅(SiO2)或氮化硅与二氧化硅组成的双层结构薄膜等；半导体有源层可以采用非晶硅(a-Si)薄膜、多晶硅薄膜或氧化铟镓锌(In-Ga-Zn-O)薄膜等。 步骤4 :在完成步骤3的基板上形成钝化层18，钝化层18在对应漏电极175的位置形成有钝化层过孔194 ；具体地，在完成步骤3的基板上形成钝化层，通过光刻工艺在对应漏电极175的位置形成钝化层过孔194，同时形成多种其他类型的过孔，包括Gate Pad过孔191，Data Pad过孔192，偶数据线与偶数据短路条的连接过孔193，如图9和图10所示。其中，该钝化层可以采用氮化硅(SiNx)、二氧化硅(Si02)、氮化硅与二氧化硅组成的双层膜结构、氮化硅与有机绝缘膜组成的双层膜结构，或二氧化硅与有机绝缘膜组成的双层膜结构等。步骤5、在完成步骤4的基板上形成像素电极20。具体地，在完成步骤4的基板上形成第二透明导电层，通过光刻工艺形成像素电极20，像素电极20通过钝化层过孔194与漏电极175连接，如图2和图11所示。偶数据线173与偶数据短路条170通过过孔193以第二透明导电层薄膜相连接；同时在Gate Pad过孔191，Data Pad过孔192处形成第二透明导电层薄膜保护金属电极免受外界的损伤。最终，经过上述步骤1-5形成了如图2和图11所示的阵列基板。图12和图13所示分别为本发明实施例的阵列基板在有源层干刻工艺中产生的静电荷在数据短路条附件分布的平面和剖面示意图，可以看出，本实施例中，在偶数据短路条170下方增加一宽透明导电条121，该透明导电条121与偶数据短路条170直接连接，在奇数据短路条171下方增加一宽半导体导电条151，该半导体导电条151通过欧姆接触层16与奇数据短路条171相连接；半导体导电条151与偶数据短路条170不发生交叠，且其宽度c大于奇数据短路条171的宽度b，透明导电条121与半导体导电条151交叠，其宽度大于偶数据短路条170的宽度a，半导体导电条151的宽度C，及两者的水平间距d之和a+c+d，该结构于数据金属层与栅金属层间形成一个大电容。在阵列基板上形成TFT沟道区有源层152图形的干刻工艺中，数据线上处于不同电势的静电荷可通过奇数据短路条171和宽半导体导电条151转移并达到平衡，数据金属层上持续累积的静电荷能在宽半导体导电条151上尽量分散开。在数据金属层积聚等量电荷的情况下，半导体导电条151和透明导电条121形成的大电容能有效减小静电荷在数据金属层与栅金属层间形成的电势差，也能降低数据金属层图形与栅金属层图形交叠处栅绝缘层所承受的电场强度，可解决阵列基板在有源层干刻工艺中发生静电放电烧毁数据金属短路条金属及造成数据金属层与栅金属层间短路的问题，从而提闻制造阵列基板的良品率。本发明还提供了一种显示装置，包括上述图2及图11所示的阵列基板。具体地，所述显示装置可以为液晶显示装置，例如液晶面板、液晶电视、手机、液晶显示器等，其包括彩膜基板、以及上述实施例中的阵列基板；除了液晶显示装置，所述显示装置还可以是其他类型的显示装置，比如电子阅读器等，其不包括彩膜基板，但是包括上述实施例中的阵列基板。 以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
权利要求
1.一种阵列基板，所述阵列基板包括在栅金属层形成的第一数据短路条和在数据金属层形成的第二数据短路条，其特征在于，所述阵列基板还包括 与所述第一数据短路条相连接的第一导电条，所述第一导电条的宽度大于a+c+d ； 与所述第二数据短路条相连接、且与所述第一数据短路条不交叠的第二导电条，所述第二导电条的宽度大于b ； 其中，a为所述第一数据短路条的宽度，b为所述第二数据短路条的宽度，c为所述第二导电条的宽度，d为所述第二导电条与所述第一数据短路条之间的水平间距。
2.根据权利要求I所述的阵列基板，其特征在于，所述第一导电条由第一透明导电层材料形成；所述第二导电条由有源层材料形成。
3.根据权利要求I所述的阵列基板，其特征在于，所述阵列基板具体包括 基板； 位于所述基板上，由第一透明导电层形成的公共电极和所述第一导电条； 位于形成有所述公共电极和所述第一导电条的基板上，由栅金属层形成的栅线、栅电极、栅短路条和所述第一数据短路条，所述第一数据短路条与所述第一导电条直接连接；位于形成有所述栅线、栅电极、栅短路条和所述第一数据短路条的基板上的栅绝缘层； 位于所述栅绝缘层上的有源层、欧姆接触层和由有源层材料形成的所述第二导电条；位于所述有源层、欧姆接触层上，由数据金属层形成的数据线、源电极、漏电极和所述第二数据短路条，所述第二数据短路条通过欧姆接触层与所述第二导电条相连接； 位于形成有所述数据线、源电极、漏电极和所述第二数据短路条的基板上的钝化层，所述钝化层在对应所述漏电极的位置形成有钝化层过孔； 位于所述钝化层上由第二透明导电层形成的像素电极，所述像素电极通过所述钝化层过孔与所述漏电极连接。
4.根据权利要求1-3中任一项所述的阵列基板，其特征在于，所述第一数据短路条为偶数据短路条，与阵列基板上偶数列的数据线通过过孔相连接；所述第二数据短路条为奇数据短路条，与阵列基板上奇数列的数据线直接连接；或者， 所述第一数据短路条为奇数据短路条，与阵列基板上奇数列的数据线通过过孔相连接；所述第二数据短路条为偶数据短路条，与阵列基板上偶数列的数据线直接连接。
5.根据权利要求1-3中任一项所述的阵列基板，其特征在于，所述第一透明导电层和第二透明导电层采用氧化铟锡、铝掺杂氧化锌、锑掺杂氧化锡或铟掺杂氧化锌薄膜； 所述栅金属层和所述数据金属层采用W、Cr、Ti、Ta、Mo、Al或Cu的单层膜，或者W、Cr、Ti、Ta、Mo、Al和Cu任意组合所构成的复合膜。
6.一种显示装置，其特征在于，包括如权利要求1-5中任一项所述的阵列基板。
7.—种阵列基板的制造方法，所述阵列基板包括由栅金属层形成的第一数据短路条和由数据金属层形成的第二数据短路条，其特征在于，所述制造方法包括 形成与所述第一数据短路条相连接的第一导电条，所述第一导电条的宽度大于a+c+d ； 形成与所述第二数据短路条相连接、且与所述第一数据短路条不交叠的第二导电条，所述第二导电条的宽度大于b ；其中，a为所述第一数据短路条的宽度，b为所述第二数据短路条的宽度，c为所述第二导电条的宽度，d为所述第二导电条与所述第一数据短路条之间的水平间距。
8.根据权利要求7所述的制造方法，其特征在于，所述制造方法包括 利用第一透明导电层材料形成所述第一导电条； 利用有源层材料形成所述第二导电条。
9.根据权利要求7所述的制造方法，其特征在于，所述制造方法具体包括 提供一基板； 在所述基板上利用第一透明导电层形成公共电极和所述第一导电条； 在形成有所述公共电极和所述第一导电条的基板上，利用栅金属层形成栅线、栅电极、栅短路条和所述第一数据短路条，所述第一数据短路条与所述第一导电条直接连接； 在形成有所述栅线、栅电极、栅短路条和所述第一数据短路条的基板上形成栅绝缘层、有源层、欧姆接触层和数据金属层，利用数据金属层形成数据线、源电极、漏电极和所述第二数据短路条，同时利用有源层形成所述第二导电条，所述第二数据短路条通过欧姆接触层与所述第二导电条相连接； 在形成有所述数据线、源电极、漏电极和所述第二数据短路条的基板上形成钝化层，所述钝化层在对应所述漏电极的位置形成有钝化层过孔； 在所述钝化层上利用第二透明导电层形成通过所述钝化层过孔与所述漏电极连接的像素电极。
10.根据权利要求7-9中任一项所述的制造方法，其特征在于， 所述第一数据短路条为偶数据短路条，与阵列基板上偶数列的数据线通过过孔相连接；所述第二数据短路条为奇数据短路条，与阵列基板上奇数列的数据线直接连接；或者，所述第一数据短路条为奇数据短路条，与阵列基板上奇数列的数据线通过过孔相连接；所述第二数据短路条为偶数据短路条，与阵列基板上偶数列的数据线直接连接。
全文摘要
本发明提供一种阵列基板及其制造方法、显示装置，属于显示领域。所述阵列基板包括在栅金属层形成的第一数据短路条和在数据金属层形成的第二数据短路条，所述阵列基板还包括与所述第一数据短路条相连接的第一导电条，所述第一导电条的宽度大于a+c+d；与所述第二数据短路条相连接、且与所述第一数据短路条不交叠的第二导电条，所述第二导电条的宽度大于b；其中，a为所述第一数据短路条的宽度，b为所述第二数据短路条的宽度，c为所述第二导电条的宽度，d为所述第二导电条与所述第一数据短路条之间的水平间距。本发明的技术方案能够提高制造阵列基板的良品率。
文档编号H01L21/77GK102967978SQ20121055237
公开日2013年3月13日 申请日期2012年12月18日 优先权日2012年12月18日
发明者朱夏明, 孙亮, 袁剑峰, 林承武, 邵喜斌 申请人:京东方科技集团股份有限公司, 北京京东方显示技术有限公司