专利名称：沟槽功率器件的制作方法
技术领域：
本发明涉及半导体制造领域，特别涉及一种沟槽功率器件的制作方法。
背景技术：
半导体功率器件已被广泛应用于汽车电子、开关电源以及工业控制等领域，是目前一大热门研究领域。随着集成电路微细加工技术的发展，沟槽(Trench)功率器件成为目前最流行的功率开关器件之一，它采用在栅极沟槽侧壁生长栅极氧化层并填充多晶硅形成栅极。这种沟槽栅极结构大大提高了器件平面面积的利用效率，使得单位面积可获得更大的器件单元沟道宽度，从而获得更大的电流导通能力。一种常见的沟槽功率器件的具体结 构在中国专利文献CN1941300A中有详细描述。
已有沟槽功率器件的制造工艺包括以下步骤提供具有外延层11的半导体衬底结构，并在该外延层11上进行光刻和刻蚀工艺以形成栅极沟槽12，如图1所示。然后可以对所形成的栅极沟槽12进行清洗，以去除光刻和刻蚀工艺过程中产生的例如聚合物等杂质。在形成栅极沟槽12之后，对栅极沟槽12拐角进行圆滑处理(ixnmding)，形成具有圆滑拐角的倒角栅极沟槽12’，如图2所示。请参考图3，在倒角栅极沟槽12’表面进行栅氧层生长，形成栅极氧化层13，此时栅极氧化层13围成了栅极沟槽12”，同样的，可以对围成的栅极沟槽12”的栅极氧化层13进行清洗，目的同样是为了去除刻蚀工艺过程中产生的例如聚合物等杂质。请参考图4，在栅极沟槽12内部淀积多晶硅14，并回刻多晶硅14。在制作工艺的后续部分还包括进行阱注入及扩散，源区(发射区)注入及退火，接触孔的形成，以及金属的沉积、光刻和蚀刻等多项工艺步骤。上述的现有沟槽功率器件制作工艺过程中，在栅极沟槽12形成之后还要再进行一次蚀刻操作，即如图2所示的步骤，以对栅极沟槽12拐角进行圆滑处理(rounding)，形成具有较圆滑拐角的倒角栅极沟槽12’。这是因为，在沟槽功率器件中，多晶硅14所形成的栅极与外延层11部分区域形成的漏区之间隔着栅极氧化层13，由于栅极氧化层13较薄，因而栅极与漏区之间会存在较大的寄生电容，特别是直角拐角的栅极氧化层13，其导致产生的寄生电容更大。因此，在对该沟槽功率器件进行开/关控制时，会增加延时，降低沟槽功率器件的开关速度，从而导致沟槽功率器件的性能产生恶化。而在栅极沟槽12形成之后再进行一次蚀刻操作，形成倒角栅极沟槽12’，后续在倒角栅极沟槽12’形成的栅氧化层就可以相对增厚，并且消除了直角拐角，从而可以减少栅极和漏区之间生成的寄生电容，最终提高了沟槽功率器件开关速度。但是，为达到此目的，现有解决方法需要多出一道蚀刻工艺和一道清洁工艺。这样，整个工艺过程变长，成本提高。
发明内容
本发明目的在于，提供一种方法，不需要对形成的栅极沟槽进行再次蚀刻，也能够达到减少栅极与漏区之间生成的寄生电容，提高开关速度，并且工艺更加简单，成本降低。为此，本发明提供了一种沟槽功率器件的制作方法，包括提供具有外延层的半导体衬底结构；形成栅极沟槽于所述外延层；形成栅极氧化层于所述栅极沟槽的内壁；形成栅极材料于所述栅极沟槽内；在1150°C以上的退火温度条件下对栅极沟槽内 的栅极材料进行退火。可选的，在退火形成所述栅极之后，还包括在栅极沟槽两侧形成阱区与源区，而后在所述沟槽功率器件的表面形成接触孔的步骤。可选的，采用光刻和蚀刻工艺形成所述栅极沟槽于所述外延层。可选的，在形成所述栅极沟槽于所述外延层的步骤之后，还包括对形成的所述栅极沟槽进行清洗的步骤。可选的，在形成栅极氧化层于所述栅极沟槽的内壁之前，还包括形成牺牲氧化层于所述栅极沟槽中，然后再用湿法清洗法去除所述牺牲氧化层的步骤。可选的，所述半导体衬底的材料为硅。 可选的，所述栅极材料为多晶硅。可选的，在栅极沟槽内形成所述栅极材料后，还包括回刻所述栅极材料以露出所述外延层表面的步骤。与现有技术相比，本发明具有以下优点本发明所提供的沟槽功率器件的制作方法不需要对栅极沟槽进行再次蚀刻，省去了一步蚀刻和一步清洗的工艺步骤，并通过提高后续所述栅极材料退火温度的方法，对栅极沟槽拐角处栅氧化层的厚度和质量进行修补，从而达到减小栅极漏电流的效果。本发明所提供的沟槽功率器件的制作方法还可以达到减少栅极与漏区寄生电容的效果，提高了沟槽功率器件的性能，降低了沟槽功率器件的生产成本。
图1至图4为现有沟槽功率器件的制作方法各步骤结构示意图；图5为本发明实施例沟槽功率器件的制作方法的流程示意图；图6至图8为本发明实施例沟槽功率器件的制作方法各步骤结构示意图；图9为利用本发明实施例所制得的沟槽功率器件和利用现有方法制得的沟槽功率器件漏电流-反向电压绝缘值的对比图。
具体实施例方式请结合参考图5至图8，其中图5为本发明实施例沟槽功率器件的制作方法流程示意图，本实施例包括SI至S5各步骤，以下将结合各图具体说明。SI，提供具有外延层的半导体衬底结构(未图示)。本实施例中，所述半导体衬底的材料可以为硅，但是也可以为化合物半导体衬底，例如碳化硅、砷化镓、砷化铟或者磷化铟等。该衬底可以是P型衬底或者η型衬底。并且，该半导体衬底通常可以包括有底基层(未图示)与外延层，后续外延层的上部分会进一步进行处理例如掺杂，以在栅极两侧形成沟道及源区，外延层的该上部分通常可被视作主体层(阱区)，但本实施例不涉及沟道及后续阱区、源区的制作，因而这里不在外延层中作主体层与其它部分的划分，而将它们视作一个整体,如图6中的结构21。S2，形成栅极沟槽22于所述外延层21，如图6所示。为了简明起见，本实施例中，由步骤S2形成如图6所示的结构中，具有栅极沟槽22的外延层21结构省略了外延层21上部分的主体层(上面已经提到主体层面向栅极的侧面用于形成沟道)和外延层21下面的底基层。但是应该理解，在图6所示的外延层21结构中，在栅极沟槽22底部的外延层21 (也即主体层以下部分的外延层21)可用于形成漏区，而在主体层的上表面可对应形成源区。并最终通过在栅极沟槽22中形成相应的栅极氧化层23和栅极(如图7所示)，形成例如Trench MOS管的沟槽功率器件。
本实施例可采用光刻和蚀刻工艺在所述外延层21上形成所述栅极沟槽22。光刻和蚀刻工艺过程包括在该外延层21上形成光致抗蚀剂层(未图示)，再对光致抗蚀剂层进行曝光和显影，形成图案化的光致抗蚀剂层。再以图案化的光致抗蚀剂层为部分保护层，对外延层21进行蚀刻，可以选用干法蚀刻，以在所述外延层21上形成栅极沟槽22。最后去除图案化的光致抗蚀剂层，得到如图6所示的结构。在于所述外延层21上形成所述栅极沟槽22的步骤之后，本实施例还可以包括有对所形成的所述栅极沟槽22进行清洗的步骤，该清洗步骤的目的是为了去除上述光刻和蚀刻工艺过程中形成的聚合物等杂质。S3，形成栅极氧化层23于所述栅极沟槽22的内壁，如图7所示。可以利用热氧化方法，在栅极沟槽22的内壁形成栅极氧化层23。同时，在图7中可以看出，栅极氧化层23覆盖的位置不仅是栅极沟槽22的内壁，还包括有外延层21的表面，形成整面覆盖结构，本实施例可以通过化学机械平坦化(CMP)方法去掉处于外延层21表面的栅极氧化层23，以使得后续有源区域能够与金属连线连接。但当然，也可以不去除处于外延层21表面的栅极氧化层23，而是在最终形成接触孔时，挖穿处于外延层21表面的栅极氧化层23进行电连接。本实施例中，在形成所述栅极氧化层23于所述栅极沟槽22的内壁之前，还可以包括先形成牺牲氧化层(未图示)于所述栅极沟槽22中，再去除该牺牲氧化层的步骤。执行该步骤目的是为了消除栅极沟槽22的内壁表面在上述蚀刻工艺中所受到的等离子体损伤，从而降低其粗糙度。可以采用例如化学气相沉积法(CVD)或者物理气相沉积法(PVD)形成所述牺牲氧化层，在所述牺牲氧化层形成工艺之后，可以采用湿法蚀刻工艺去除所述牺牲氧化层。除了可以采用先形成牺牲氧化层，再清除该牺牲氧化层的方法来消除栅极沟槽22的内壁表面在上述蚀刻工艺中所受到的等离子体损伤之外，本实施例还可以采用热氧化法在栅极沟槽22内壁表面形成氧化层，再用湿法刻蚀去除该氧化层的方法，同样达到消除栅极沟槽22的内壁表面在上述蚀刻工艺中所受到的等离子体损伤。S4,形成栅极材料于所述栅极沟槽22内，如图8所示。本实施例中，所述栅极材料可以为多晶硅24。在所述栅极沟槽22内形成多晶硅24后，还包括回刻(或化学机械研磨)多晶硅24以露出所述栅极氧化层23表面的步骤。S5，在1150°C以上的退火温度条件下进行退火，使所述栅极材料形成栅极。在现有沟槽功率器件制作工艺中，退火温度一般在1000°C以下。这是因为现有沟槽功率器件制作工艺中进行退火的目的只是为了各注入区最终形成相应的栅极、源区和漏区。但是，本实施例通过提高栅极材料的退火温度，并选择在1150°C以上进行退火，可以达到减少多晶硅24所形成的栅极与外延层21下面部分所形成的漏区之间的寄生电容的目的，这是因为提高栅极材料的退火温度可以在栅极材料的退火工艺中生产少量热氧化层(未图示)，该热氧化层生成在栅极沟槽22内壁的各个位置，因而该热氧化层可以增加栅极氧化层23的厚度和质量，从而可以减小所述寄生电容，提高沟槽功率器件的开关速度。通过提高栅极材料的退火温度还可以达到减小沟槽功率器件漏电流的目的。这是因为首先，本实施例由于没有进行再次蚀刻(省去了一步蚀刻和一步清洗的工艺步骤)，因而后继生成在栅极沟槽22 (可参考图8)各拐角(包括顶部拐角和底部拐角)处的栅极氧化层23较薄。同时，由于各拐角未经再次蚀刻，其中的顶部拐角较尖锐，因而在栅极材料(本实施例中为多晶硅24)回蚀刻或者化学平坦化工艺过程中，顶部拐角易受到损伤。本发明实施例通过提高栅极材料的退火温度可以在栅极材料的退火工艺中生产少量热氧化层(未图示)，该热氧化层存在栅极沟槽内壁的各个位置。在栅极沟槽22底部拐角位置的热氧化 层可以增加该位置中栅极氧化层23的厚度和质量，从而能够减小栅极的漏电流。在栅极沟槽22顶部拐角位置的热氧化层可以修护该位置在栅极材料回蚀刻或者化学平坦化工艺中受到的损伤，也可以减小漏电流。其次，提高栅极材料的退火温度，还可以减少外延层21和栅极氧化层23界面的多余的电荷，同样起到减小栅极的漏电流的作用。另外，提高栅极材料的退火温度还有助于栅极材料内部掺杂离子的再分布。但是出于其它限制因素和成本的考虑，本实施例中，栅极材料的退火温度也并非越高越好，可以根据具体情况选择合适温度。请参考图9，图9为利用本发明实施例所制得的沟槽功率器件和利用现有方法制得的沟槽功率器件漏电流-反向电压绝缘值的对比图，其中横坐标代表的是反向栅极电压的绝对值(图9中标识为！Reverse VG | )，其单位为伏特(V)，而纵坐标代表的是漏电流值(图9中标识为IG)，其单位为安培(A)。本实施例中，用三种不同的沟槽功率器件来进行对比，这三种不同的沟槽功率器件除了在再蚀刻工艺和退火工艺两个步骤工艺不同之外，其它各步骤工艺相同。例如，这三种不同的沟槽功率器件都是在950°C的温度条件下热生长栅极氧化层，并且所形成的栅极氧化层的厚度均为600埃。从图中可以看出，本实施例所提供的沟槽功率器件，其漏电流-反向电压绝缘值曲线没有拐角凸起(如图中标识new_N0hump)，并且该漏电流-反向电压绝缘值曲线出现拐点的电压值较高，约在23V。而采用现有技术制作得到的两种沟槽功率器件，其漏电流-反向电压绝缘值曲线如图9所示的另外两条曲线所示。该两种沟槽功率器件一种是经过栅极沟槽再蚀刻工艺，但是没有经过栅极材料的退火工艺；另一种是既经过栅极沟槽再蚀刻又经过栅极材料的退火，但是退火温度较低，为1100°C。从图9中可以看到，该两种沟槽功率器件的漏电流-反向电压绝缘值曲线都包括有较明显的拐角凸起(如图9中圆形虚线包围包示，并标识有old_hump),并且其出现拐点的电压值较低，分别约为15V和18. 5V。可见，通过省去对栅极沟槽23的再次蚀刻并同时选择在1150°C以上(图9所示的测试例中为1150°C)对栅极材料进行退火制得的沟槽功率器件，其性能优于用现有方法(对栅极凹槽进行二次蚀刻并在1100°C以下对栅极材料进行退火)制得的沟槽功率器件，即本实施例所制作的沟槽功率器件的性能优于现有方法所制作的沟槽功率器件。在对栅极材料进行退火工艺之后，本实施例还可以包括在栅极沟槽两侧(亦即图8中的多晶硅24左右两侧)形成阱区与源区，而后在所述沟槽功率器件的表面形成接触孔的步骤，从及在所述接触孔处进行金属层的步骤，以及进行表面钝化、光刻压焊点、刻蚀钝化层、背面减薄和背面金属化等步骤，本实施例在此不作详细描述。以上所述仅为本发明的具体实施例，目的是为了使本领域技术人员更好的理解本 发明的精神，然而本发明的保护范围并不以该具体实施例的具体描述为限定范围，任何本领域的技术人员在不脱离本发明精神的范围内，可以对本发明的具体实施例做修改，而不脱离本发明的保护范围。
权利要求
1.一种沟槽功率器件的制作方法，其特征在于，包括 提供具有外延层的半导体衬底结构； 形成栅极沟槽于所述外延层； 形成栅极氧化层于所述栅极沟槽的内壁； 形成栅极材料于所述栅极沟槽内； 在1150°c以上的退火温度条件下对栅极沟槽内的栅极材料进行退火。
2.根据权利要求1所述的制作方法，其特征在于，在退火之后，还包括在栅极沟槽两侧形成阱区与源区，而后在所述沟槽功率器件的表面形成接触孔的步骤。
3.根据权利要求1所述的制作方法，其特征在于，采用光刻和蚀刻工艺形成所述栅极沟槽于所述外延层。
4.根据权利要求3所述的制作方法，其特征在于，在形成所述栅极沟槽于所述外延层的步骤之后，还包括对形成的所述栅极沟槽进行清洗的步骤。
5.根据权利要求1所述的制作方法，其特征在于，在形成栅极氧化层于所述栅极沟槽的内壁之前，还包括形成牺牲氧化层于所述栅极沟槽中，然后再用湿法清洗法去除所述牺牲氧化层的步骤。
6.根据权利要求1所述的制作方法，其特征在于，所述半导体衬底的材料为硅。
7.根据权利要求1所述的制作方法，其特征在于，所述栅极材料为多晶硅。
8.根据权利要求1所述的制作方法，其特征在于，在所述栅极沟槽内形成栅极材料后，还包括回刻所述栅极材料以露出所述栅极氧化层表面的步骤。
全文摘要
本发明提供了一种沟槽功率器件的制作方法，包括提供具有外延层的半导体衬底结构；形成栅极沟槽于所述外延层；形成栅极氧化层于所述栅极沟槽的内壁；形成栅极材料于所述栅极沟槽内；在1150℃以上的退火温度条件下对所述栅极材料进行退火。本发明所提供的沟槽功率器件的制作方法不需要对栅极沟槽进行再次蚀刻，而是通过提高后续所述栅极材料退火温度的方法，对栅极沟槽拐角处栅氧化层的厚度和质量进行修补，从而达到减小栅极漏电流的效果。同时，本发明所提供的沟槽功率器件的制作方法还可以达到减少栅极与漏区寄生电容的效果，提高了沟槽功率器件的性能，降低了沟槽功率器件的生产成本。
文档编号H01L21/324GK103021869SQ20121056416
公开日2013年4月3日 申请日期2012年12月21日 优先权日2012年12月21日
发明者沈思杰, 张怡 申请人:上海宏力半导体制造有限公司