专利名称：一种槽栅功率器件及制造方法
技术领域：
本发明属于半导体功率器件领域，尤其涉及一种采用斜坡场板结构提高槽栅器件耐压的结构。
背景技术：
随着人们对功率半导体器件模块的不断研究和开发，市场上出现了可关断晶闸管(Gate Turn-Off Thyristor, GTO)、双扩散金属-氧化物-半导体场效应晶体管(Double-diffused MOSFET, DM0S),绝缘栅双极型晶体管(Insulated Gate BipolarTransistor, IGBT)等多种功率器件，其性能越来越好，应用也越来越广泛。功率集成电路的销售额呈现出逐年大幅递增趋势，已经渗透到了工业和消费市场的诸多领域。一个功率器件的性能指标，主要可以从击穿电压、最大电流、最大功率、导通电阻、面积、速度等多个角度来评判。在实际应用中，针对不同性能指标的要求，可以选择合适的功率器件。 相比于平面结构，槽栅(trench gate)结构的功率器件在集成度、可靠性等方面具有更突出的优势。在专利US5998833A中提出了一种带场板结构的槽栅功率器件，并给出了制备方法。针对这一公知的器件结构，又提出了几种沟槽改善的结构或制备方法，参考专利CN100437942C，CN100481503C。另一方面，为了进一步提高器件的耐压能力，需使场板下方的半导体耗尽区尽可能承担大的电压，那么理论上必须使该区域范围内的电场强度都接近或达到临界电场强度。一种公知的满足上述要求的技术是将介质层做成斜坡状，形成斜坡场板。对于平面器件结构，已有几种形成斜坡场板的方法，参考专利CN1181562C，CN101752208A, US2004/0129993A1。因此，针对上述垂直结构的槽栅功率器件，存在进一步优化的余地，从而提高器件的耐压能力。
发明内容
为克服上述问题，本发明目的在于提供一种优化的槽栅功率器件结构，从而提高器件的耐压能力。本发明提供一种槽栅功率器件，包括带有漏区、漂移区、沟道区、源区的半导体衬底，位于所述半导体衬底内的沟槽，位于所述漂移区内的所述沟槽表面的第一介质层和所述沟道区内的第二介质层，以及填充于所述第一和第二介质层中的多晶硅，其特征在于，所述第一介质层的内壁为斜坡状。优选地，所述第一介质层的内壁与半导体衬底表面所在平面的夹角为6(Γ80度。优选地，所述第二介质层材料为二氧化硅。本发明还提供一种制备上述槽栅功率器件的方法，包括
步骤SOl :在半导体衬底表面形成硬掩模；
步骤S02 :在所述半导体衬底内形成沟槽；
步骤S03 :在所述漂移区内的所述沟槽的部分表面形成内壁为斜坡状的第一介质层；步骤S04 :在所述沟道区内的所述沟槽的部分表面形成第二介质层；
步骤S05 :在所述第一和第二介质层中填充多晶硅，并进行平坦化处理；
步骤S06 :去除所述硬掩模，形成所述槽栅功率器件。优选地，所述步骤SOl中，形成所述硬掩模的过程包括依次在所述半导体衬底表面形成二氧化硅层和氮化硅层，形成双层硬掩模。优选地，所述步骤S02中，采用光刻和刻蚀的方法在所述衬底内形成所述沟槽。优选地,所述步骤S03包括
(i)在所述沟槽中填充所述第一介质层材料，并进行平坦化处理；
( )以所述硬掩模为保护层，经刻蚀，在所述第一介质层材料的内壁上形成斜坡；(iii)采用湿法腐蚀所述第一介质层材料，降低所述第一介质层高度，露出所述沟道区的沟槽侧壁，形成所述内壁为斜坡状的第一介质层。优选地，所述第二介质层材料为二氧化硅。优选地，所述步骤S04中，通过热氧化的方式在所述沟道区内的沟槽的部分表面形成。优选地,所述步骤S06,包括
(i)采用湿法腐蚀的方法去除所述硬掩膜；
( )对所述沟道区和所述源区进行掺杂；
(iii)完成电极引出，形成所述槽栅功率器件。与现有技术相比，本发明的槽栅功率器件对场板结构作了优化，通过采用斜坡状的场板结构，可以进一步调整半导体漂移区中的电场强度，使该区域范围内的电场强度都接近或达到临界电场强度，从而有效提高器件的耐压能力。
图1是本发明的一个较佳实施例的槽栅功率器件的结构示意图
图2是本发明的上述较佳实施例中的槽栅功率器件的制备方法的流程图 图3-10是本发明的上述较佳实施例中的槽栅功率器件的制备方法的具体步骤示意图。
具体实施例方式以下结合附图和具体实施例对本发明提供的槽栅功率器件及制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。请参考图1，图1为本发明的一个较佳实施例的槽栅功率器件的结构示意图，该槽栅功率器件包括带有漏区11、漂移区121、沟道区122和源区123的半导体衬底，位于半导体衬底内的沟槽，位于漂移区121内的沟槽表面的第一介质层31和位于沟道区122内的沟槽表面的第二介质层32，以及填充于第一介质层31和第二介质层32中的多晶硅41。本实施例中，第二介质层32作为槽栅器件的栅介质材料，厚度为t2，可以但不限于为热氧化形成的二氧化娃。第一介质层31用于做场板下方的厚介质，内壁呈斜坡状，内壁与半导体衬底表面所在平面的夹角为6(Γ80度，顶部厚度为t2，底部厚度为tl，在本实施例中，tl>t2，这不用于限制本发明的范围。多晶硅41包含栅电极41b和场板41a。第一介质层31和场板41a合起来作为斜坡状场板结构。当场板41a下方的第一介质层31呈斜坡状时，可以调整半导体漂移区13中的电场强度，使该区域范围内的电场强度都接近或达到临界电场强度，从而进一步提高器件的耐压能力。
图2为本发明的上述槽栅功率器件的制备方法的流程图，图3-9是本发明的上述槽栅功率器件的制备方法的具体制备步骤示意图。下面结合图2-9，对本发明的上述实施例的槽栅功率器件的制备方法做详细说明。本实施例中，请参阅图2，上述槽栅功率器件的制备方法，包括 步骤SOl :请参考图3，提供一个半导体衬底，在该半导体衬底表面形成硬掩模21。具体地，该半导体衬底可以通过但不限于为在高掺杂的半导体11上外延生长出轻掺杂的半导体12得到，其中，半导体11为漏区。需要说明的是，在本实施例的本步骤中，还包含在半导体12内确定出漂移区121的区域、沟道区122的区域和源区123的区域范围，并且此时漂移区121因半导体12的轻掺杂已形成，而沟道区122和源区123将由后续的掺杂工艺形成，在这里只是对漂移区121、沟道区122和源区123三者的区域范围作了限定，但这不用于限制本发明的范围，本发明对此不做任何限定。在半导体衬底表面形成的硬掩膜21可以但不限于为两层二氧化硅层21a和氮化硅层21b。本发明中，半导体衬底可以但不限于为硅，本实施例中，半导体衬底为硅。半导体衬底可以通过但不限于为热氧化的方式形成二氧化硅层21a，再通过沉积的方式形成氮化硅层21b。步骤S02 :请参考图4，在半导体衬底中形成沟槽。具体的，首先，在硬掩膜21表面涂布一层光刻胶，经光刻，去除沟槽区域的光刻胶，保留其他区域的光刻胶。然后，在光刻胶的保护下，刻蚀去除沟槽区域的硬掩膜21和部分半导体衬底。最后，去除光刻胶，在半导体衬底中形成沟槽。步骤S03 :请参阅图5-7，在漂移区121的区域内的沟槽的部分表面形成内壁为斜坡状的第一介质层31。具体的，该过程包括
(i)请参阅图5，在沟槽中填充第一介质层材料，第一介质层材料可以但不限于是二氧化硅、各种high-K材料中的一种。然后，采用但不限于化学机械抛光的方法去除多余的第一介质层材料，研磨停止于硬掩膜21的上表面，完成平坦化。(ii)请参阅图6，以硬掩模21为保护层，采用但不限于干法刻蚀第一介质层材料，使其内壁为斜坡状。(iii)请参阅图7，采用但不限于湿法腐蚀第一介质层材料，降低第一介质层高度，露出沟道区122的区域内的沟槽侧壁，形成内壁为斜坡状的第一介质层31。本实施例中，内壁与半导体衬底表面所在平面的夹角为6(Γ80度，第一介质层31的斜坡底部厚度为
tlo步骤S04 :请参阅图8，可以但不限于通过热氧化的方式在沟道区122区域内的沟槽的部分表面形成第二介质层32。第二介质层材料32可以但不限于为二氧化硅。步骤S05 :请参阅图9，在第一和第二介质层中填充多晶硅，并进行平坦化处理。本实施例中，多晶娃41包含两部分位于第一介质层31表面的多晶娃场板41a,以及位于第二介质层32表面的栅电极41b。
步骤S06 :请参阅图10，首先，采用但不限于是湿法腐蚀的方法去除硬掩模21 ;然后，在沟道区122的区域和源区123的区域内进行掺杂工艺，从而形成沟道区122和源区123 ;最后，进行电极引出工艺，形成槽栅功率器件。因此,利用内壁为斜坡状的第一介质层31形成具有斜坡状的场板41a，从而形成斜坡状的场板结构，可以进一步调整半导体漂移区中的电场强度，使该区域范围内的电场强度都接近或达到临界电场强度，从而有效提高器件的耐压能力。 上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
权利要求
1.一种槽栅功率器件，包括带有漏区、漂移区、沟道区、源区的半导体衬底，位于所述半导体衬底内的沟槽，位于所述漂移区内的所述沟槽表面的第一介质层和所述沟道区内的第二介质层，以及填充于所述第一和第二介质层中的多晶硅，其特征在于，所述第一介质层的内壁为斜坡状。
2.根据权利要求1所述的槽栅功率器件，其特征在于，所述第一介质层的内壁与半导体衬底表面所在平面的夹角为6(Γ80度。
3.根据权利要求1所述的槽栅功率器件，其特征在于，所述第二介质层材料为二氧化硅。
4.一种制备权利要求1所述的槽栅功率器件的方法，包括 步骤SOl :在半导体衬底表面形成硬掩模； 步骤S02 :在所述半导体衬底内形成沟槽； 步骤S03:在漂移区的区域内的所述沟槽的部分表面形成内壁为斜坡状的第一介质层； 步骤S04 :在沟道区的区域内的所述沟槽的部分表面形成第二介质层； 步骤S05 :在所述第一和第二介质层中填充多晶硅，并进行平坦化处理； 步骤S06 :去除所述硬掩模，形成所述槽栅功率器件。
5.根据权利要求4所述的制备方法，其特征在于，所述步骤SOl中，形成所述硬掩模的过程包括依次在所述半导体衬底表面形成二氧化硅层和氮化硅层，形成双层硬掩模。
6.根据权利要求4所述的制备方法，其特征在于，所述步骤S02中，采用光刻和刻蚀的方法在所述衬底内形成所述沟槽。
7.根据权利要求4所述的制备方法，其特征在于，所述步骤S03包括 (i)在所述沟槽中填充所述第一介质层材料，并进行平坦化处理； ( )以所述硬掩模为保护层，经刻蚀，在所述第一介质层材料的内壁上形成斜坡；(iii)采用湿法腐蚀所述第一介质层材料，降低所述第一介质层高度，露出所述沟道区的区域内的沟槽侧壁，形成所述内壁为斜坡状的第一介质层。
8.根据权利要求4所述的制备方法，其特征在于，所述第二介质层材料为二氧化硅。
9.根据权利要求4所述的制备方法，其特征在于，所述步骤S04中，通过热氧化的方式在所述沟道区的区域内的沟槽的部分表面形成。
10.根据权利要求4所述的制备方法，其特征在于，所述步骤S06，包括 (i)采用湿法腐蚀的方法去除所述硬掩膜； ( )对所述沟道区和所述源区进行掺杂； (iii)完成电极引出，形成所述槽栅功率器件。
全文摘要
本发明提供了一种槽栅功率器件及制备方法，包括带有漏区、漂移区、沟道区、源区的半导体衬底，位于半导体衬底内的沟槽，位于漂移区内的沟槽表面的第一介质层和沟道区内的第二介质层，以及填充于第一和第二介质层中的多晶硅，其中，第一介质层的内壁为斜坡状。本发明还提供一种制备上述槽栅功率器件的方法。本发明的槽栅功率器件中具有斜坡状场板结构，可以调整半导体漂移区中的电场强度，使该区域范围内的电场强度都接近或达到临界电场强度，从而有效提高器件的耐压能力。
文档编号H01L21/28GK103022097SQ201210585498
公开日2013年4月3日 申请日期2012年12月28日 优先权日2012年12月28日
发明者范春晖, 王全 申请人:上海集成电路研发中心有限公司