专利名称：具有横向绝缘栅双极晶体管的半导体器件的制作方法
技术领域：
本公开大体涉及具有绝缘栅双极晶体管(IGBT)的半导体器件，并且特别是涉及具有通过使用绝缘体上的硅(SOI)衬底形成的横向IGBT的半导体器件。
背景技术：
当IGBR被接通时，电流基于空穴电流和电子电流而流动。空穴电流基于从集电极注入的空穴而流动。电子电流基于从发射极注入的电子而流动。为了实现低接通电压，存在增加空穴和电子的量的需要。可通过增加从集电极注入的空穴的量来实现低接通电压。然而，当注入空穴的量大时，在开关期间由于空穴而出现尾电流，使得不能实现快速开关。因此，为实现低接通电压和快速开关，当IGBT被接通时增加电子电流的量很重要。在IGBT中，注入电子的量取决于在发射极附近的空穴的密度。因此，为实现低接通电压和快速开关，增加发射极附近的空穴的密度而不过度增加从集电极注入的空穴的量很重要。然而，在IGBT中，由于扩散和复合，空穴的密度随着到发射极的距离而降低。结果是，注入电子的量降低。当前的发明人认为，可通过在发射极层中形成称为载流子存储(CS)层的薄的η型层来克服上述缺点。此夕卜，非专利文献I (M.Takei等人，Proc.1SPSD’ 10, pp.383-386，Jun2010)公开了在垂直IGBT的漂移层中形成氧化层以使空穴路径变窄，使得可以增加电导率调制。然而，CS层可能降低击穿电压并增加制造成本。此外，非专利文献I仅公开了用于增加垂直IGBT中的电导率调制的结构。换言之，非专利文献I没有提及横向IGBT。
发明内容
鉴于上述内容，本公开的目的是提供一种用于实现低接通电压和快速开关的具有横向IGBT的半导体器件。根据本公开的一个方面，具有横向绝缘栅双极晶体管的半导体器件包括具有第一导电类型漂移层的半导体衬底。第在漂移层的表面部分中形成二导电类型集电极区。在漂移层的表面部分中形成第二导电类型沟道层，并且在集电极区的每侧上具有直线形部分。第一导电类型发射极区在沟道层的表面部分中形成，并在沟道层内部终止。发射极区具有平行于集电极区的纵向方向延伸的直线形部分。栅极绝缘层与沟道层的沟道区接触。沟道区定位于发射极区和漂移层之间。在栅极绝缘层的表面上形成栅电极。集电极电极电连接到集电极区。发射极电极电连接到发射极区和沟道层。空穴截断区在漂移层中形成并且定位于集电极区和发射极区之间。空穴从集电极区注入漂移层中并通过空穴路径向发射极区流动。空穴截断区阻挡空穴流，并使空穴路径变窄以使空穴聚集。
参考附图从下面的详细描述中，本公开的上述和其它目的、特征和优点将变得更加明显。在附图中:图1的示示了根据本公开的第一实施例的半导体器件的顶部布局图；图2A的示示了沿着图1中的线IIA-1IA截取的横截面视图，而图2B的示示了沿着图1中的线IIB-1IB截取的横截面视图；图3的示示了半导体器件中沿着图1中的线IIA-1IA的空穴密度分布；图4是与图2A相对应并且图示了根据第一实施例的第一修改的半导体器件的横截面视图的不图；图5是与图2A相对应并且图示了根据第一实施例的第二修改的半导体器件的横截面视图的不图；图6A是与图2A相对应并且图示了根据第一实施例的第三修改的半导体器件的横截面视图的示图，而图6B的示示了图6A中的区域VIB的放大图；图7的示示了根据本公开的第二实施例的半导体器件的顶部布局图；图8的示示了根据第二实施例的修改的半导体器件的顶部布局图；图9的示示了根据本公开的第三实施例的半导体器件的顶部布局图；图10的示示了沿图9中的线X-X截取的横截面视图；图1lA的示示了根据本公开的第四实施例的半导体器件的顶部布局图，而图1lB的示示了图11中的区域XIB的放大视图；图12A的示示了根据第四实施例的修改的半导体器件的顶部布局图，而图12B的示示了图12中的区域XIB的放大视图；图13A是与图2A相对应并且图示了根据本公开的第五实施例的半导体器件的横截面视图的示图，而图13B是与图2B相对应并且示出了根据第五实施例的半导体器件的横截面视图的不图；图14是与图2A相对应并且图示了根据第五实施例的修改的半导体器件的横截面视图的图不;图15A和15B的示示了图14的半导体器件的制造过程；图16的示示了根据本公开的第六实施例的半导体器件的顶部布局图；图17A和17B的示示了沿图16中的线SVIIA、B_XVIIA、B截取的图16的半导体器件的制造过程；图18A和18B的示示了沿图16中的线SVIIIA、B-XVIIIA、B截取的图16的半导体器件的制造过程；图19A是与图2A相对应并且图示了根据本公开的第七实施例的半导体器件的横截面视图的示图，而图19B是与图2B相对应并且图示了根据第七实施例的半导体器件的横截面视图的不图；图20A是与图2A相对应并且图示了根据本公开的第八实施例的半导体器件的横截面视图的示图，而图20B是与图2B相对应并且图示了根据第八实施例的半导体器件的横截面视图的示图；以及图21A是与图2A相对应并且图示了根据本公开的第九实施例的半导体器件的横截面视图的示图，而图21B是与图2B相对应并且图示了根据第九实施例的半导体器件的横截面视图的示图。
具体实施例方式(第一实施例)下面描述根据本公开的第一实施例的半导体器件。所述半导体器件具有带有平面栅极结构的横向绝缘栅双极晶体管(IGBT)。图1的示示了半导体器件的顶部布局图。图2A的示示了沿着图1中的线IIA-1IA截取的横截面视图。图2B的示示了沿着图1中的线IIB-1IB截取的横截面视图。如图2A和2B所示，根据第一实施例，横向IGBT通过使用SOI衬底I形成。所述SOI衬底I包括支撑衬底la、支撑衬底Ia上的埋氧层(BOX)Ib和BOX层Ib上的活性层lc。支撑衬底Ia和活性层Ic由硅制成。BOX层Ib用作电绝缘层。活性层Ic用作n_型漂移层
2。横向IGBT的部件在漂移层2的表面部分中形成。BOX层Ib的厚度不限于特定的值。活性层Ic (即，漂移层2)的厚度和杂质浓度不限于特定的值。BOX层Ib的厚度以及活性层Ic的厚度和杂质浓度被设置为使得横向IGBT可以具有预定的击穿电压。例如，BOX层Ib的厚度可以是4μπι或者更大。为了获得600伏或者更高的稳定击穿电压，优选如下地设置所述值:Β0Χ层Ib的厚度可以是5 μ m或者更大。如果活性层Ic的厚度是15 μ m或者更小，则活性层Ic的η型杂质浓度范围从lX1014cm_3到1.2X1015cm_3。如果活性层Ic的厚度是20 μ m,则活性层Ic的η型杂质浓度范围从 IxlO14Cm 3 到 8xl014cm 3。LOCOS层3在漂移层2的表面上形成以使横向IGBT的部件彼此隔离。p+型集电极区4在漂移层2的表面部分中形成，并在LOCOS层3外部暴露。集电极区4具有平行于漂移层2的表面的纵向方向。集电极区4由η型缓冲层5包围。缓冲层5具有比漂移层2的杂质浓度更大的杂质浓度。此外，P沟道阱层6、ρ+型发射极区7和P+型接触层8在集电极区4周围的漂移层2的表面部分中形成，并在LOCOS层3外部暴露。阱层6的表面部分用作沟道区。例如，阱层6的厚度可以是2 μ m或者更小，且阱层6的宽度可以是6 μ m或者更小。如图1中所示，阱层6关于集电极区4同心地布置，使得集电极区4可以完全由阱层6包围。也就是说，当从顶部观看时，阱层6具有椭圆形状以包围集电极区4。具体而言，阱层6具有一对直线形部分和一对弧形部分。阱层6的直线形部分在集电极区4的纵向方向上延伸。一个拱形部分将一个直线形部分的一端连接到另一直线形部分的一端，而另一拱形部分将一个直线形部分的另一端连接到另一直线形部分的另一端。阱层6具有定位于接触层8之下和周围的体层。体层的P型杂质浓度高得使体层可以降低通过表面从集电极流到发射极的霍尔电流所引起的电压降。体层减少或防止由发射极区7、阱层6和漂移层2构造的寄生npn晶体管的操作。因而，可以改进横向IGBT的关断时间。发射极区7在阱层6的表面部分中形成并在阱层6内部终止。与阱层6 —样，当从顶部观看时，发射极区7具有椭圆形状以包围集电极区4。具体而言，发射极区7具有一对直线形部分和一对拱形部分。发射极区7的直线形部分在集电极区4的纵向方向上延伸。一个拱形部分将一个直线形部分的一端连接到另一直线形部分的一端，而另一拱形部分将一个直线形部分的另一端连接到另一直线形部分的另一端。接触层8用于将阱层6钳位到发射极电位。接触层8具有比阱层6的杂质浓度更大的杂质浓度。如图1中所示，接触层8关于集电极区4同心地布置，使得集电极区4可以由接触层8完全包围。也就是说，当从顶部观看时，接触层8具有椭圆形状以包围集电极区4。具体而言，接触层8具有一对直线形部分和一对拱形部分。接触层8的直线形部分在集电极区4的纵向方向上延伸。一个拱形部分将一个直线形部分的一端连接到另一直线形部分的一端，而另一拱形部分将一个直线形部分的另一端连接到另一直线形部分的另一端。如图1中所示，横向IGBT的阱层6、发射极区7和接触层8由沟槽隔离结构9包围。沟槽隔离结构9具有用多晶硅和电绝缘薄膜填充的沟槽。因而，横向IGBT通过沟槽隔离结构9彼此电隔离。根据第一实施例，一个横向IGBT由每个沟槽隔离结构9包围。替代地，两个或更多个横向IGBT可由每个沟槽隔离结构9包围。栅极绝缘层10在SOI衬底I的表面上形成，并与阱层6的表面接触。栅电极11通过栅极绝缘层10定位于阱层6上。例如，栅电极11可由掺杂多晶硅制成。当预定的栅电压施加到栅电极11时，阱层6的表面部分变成沟道区。集电极电极12在集电极区4的表面上形成，并且电连接到集电极区4。此外，发射极电极13在发射极区7和接触层8的表面上形成，并且电连接到发射极区7和接触层8。如图1中所示，集电极由阱层6、发射极区7和接触层8包围。因此，集电极电极12由发射极电极13包围。如图2A中所示，横向IGBT具有空穴截断区14。空穴截断区14定位于漂移层2中，在集电极和发射极之间。具体而言，空穴截断区14定位于集电极区4和发射极区7之间。在从集电极区4注入的空穴从集电极移动到发射极时，空穴截断区14阻挡空穴流以使空穴路径变窄，空穴通过该空穴路径向发射极区7移动。因而，空穴截断区14在图2B中所示的空穴路径中使空穴聚集。以这种方式，空穴截断区14增加没有形成空穴截断区14的空穴路径中的空穴密度。空穴截断区14在SOI衬底I的厚度方向上延伸。根据第一实施例，空穴截断区14从漂移层2延伸到BOX层lb。也就是说，空穴截断区14穿透漂移层2。例如，空穴截断区14可具有与沟槽隔离结构9相同的结构，沟槽隔离结构9具有填充有多晶硅和电绝缘膜的沟槽。在这样的方法中，沟槽隔离结构9和空穴截断区14可在同一制造过程中同时形成。根据第一实施例，如图1中所示，集电极区4由空穴截断区14包围。当从顶部观看时，空穴截断区14具有椭圆形状以包围集电极区4。具体而言，空穴截断区14具有一对直线形部分和一对弧形部分。空穴截断区14的直线形部分在集电极区4的纵向方向上延伸。空穴截断区14的弧形部分在集电极区4的纵向方向上包围集电极区4的端部。应当指出，空穴截断区14的直线形部分和弧形部分中的每个被分成多个部分。也就是说，空穴截断区14被整个地分成多个部分。空穴路径被限定在空穴截断区14的相邻的所分割的部分之间。因此，在集电极和发射极之间不仅形成电流流动的区域，而且且形成电流不流动的区域。结果是，减小了用作沟道的区域。
在空穴截断区14的相邻的所分割的部分之间的间距不限于特定的值，并且空穴截断区14的每个所分割的部分的长度不限于特定的值。为了在集电极区4的纵向方向上实现一致的电流密度，优选地，空穴截断区14的相邻的所分割的部分彼此相等地隔开。根据第一实施例，由于稍后将描述的原因，空穴截断区14被定位得离发射极尽可能近。在LOCOS层3上形成夹层介电薄膜15。在集电极和栅极之间的夹层介质膜中形成卷轴形场电极(SRFP) 16。SRFP16是掺杂多晶硅的电阻层。SRFP16用于维持集电极和栅极之间的均匀电势梯度。具体而言，如图1中所示，SRFP16以卷轴(即，螺旋)形状位于集电极电极12周围。SRFP16的第一端部分电连接到集电极电极12，而SRFP16的第二端部分电连接到栅电极11。由于SRFP16的内阻所引起的电压降，SRFP16的电势随着离集电极电极12的距离而逐渐降低。也就是说，SRFP16的电势在从SRFP16的第一端部分到SRFP16的第二端部分的方向上逐渐降低。换言之，SRFP16的电势在从集电极电极12到发射极电极13的方向上逐渐降低。因而，在SRFP16中的电势梯度可保持均匀。因此，横跨LOCOS层3和夹层介电膜15定位于SRFP16之下的漂移层2中的电势梯度可保持均匀。因而，由不均匀的电势梯度产生的电场聚集降低了，使得可以提高击穿电压。此外，碰撞电离减小了，使得可以减小关断开关时间的增加。SRFP16的第二电极可电连接到发射极电极13，而不是栅电极11。接下来，描述了横向IGBT的操作。当将栅电压施加到栅电极11时，沟道区出现在阱层6的表面部分中，所述阱层6定位于发射极区7和漂移层2之间的栅电极11之下。然后，电子从发射极电极3和发射极区7通过沟道区注入漂移层2中。因此，空穴从集电极电极12和集电极区4注入到漂移层2中。因而，电导率调制发生在漂移层2中，使得大电流可在发射极和集电极之间流动。如上所述，根据第一实施例，空穴截断区14在集电极区4和发射极区7之间的漂移层2中形成。空穴截断区14阻挡空穴流，使得空穴路径可以变窄。因而，空穴在空穴截断区14的相邻的所分割的部分之间的空穴路径中聚集，使得空穴密度可在空穴路径中增加。图3示出了沿着图1中的线IIA-1IA截取的横截面中的空穴密度分布。在图3中，实线表示当空穴截断区14未形成时的空穴密度分布，而虚线表示当空穴截断区14形成时的空穴密度分布。也就是说，图3中的虚线表示根据第一实施例的横向IGBT中的空穴密度分布。如图3中的实线所指示的，当空穴截断区14未形成时，在发射极(在图3中被表示为“E”)附近的空穴密度明显下降。相反，如图3中的虚线所指示的，当空穴截断区14形成时，在发射极附近的空穴密度的下降可以减小很多。应当指出，注入电子的量取决于发射极附近的空穴密度。因此，当发射极附近的空穴密度变得更高时，注入电子的量变得更大。因而，增加了流经空穴路径的电流的量。横向IGBT的接通电压依赖于发射极和集电极之间的内阻，并且也依赖于在发射极和集电极之间流动的电流的量。具体而言，当在发射极和集电极之间流动的电流的量较大时，接通电压变得较小。根据第一实施例，空穴路径变窄，使得可以增加空穴路径中的电流的量。因而，可以减小横向IGBR的接通电压，并且可以增加横向IGBT的开关速度。在这里，假定空穴截断区14定位于远离发射极处。在这种情况下，通过在远离发射极的位置处的空穴截断区14变窄的空穴路径在发射极附近伸展。也就是说，虽然空穴截断区14使空穴聚集，但是所聚集的空穴在到达发射极之前扩散。结果是，发射极附近的空穴密度下降。为了防止这个缺点，根据第一实施例，如图2A中所示，空穴截断区14定位成尽可能靠近发射极。如上所述，根据第一实施例，用于阻挡空穴流的空穴截断区14在漂移层2中在发射极和集电极之间形成。在这样的方法中，空穴路径通过空穴截断区14变窄，使得空穴可以在空穴路径中聚集。因而，空穴密度在空穴路径中增加，使得注入电子的量可以在空穴路径中增加。因而，可以实现横向IGBT的接通电压的增加和开关速度的增加两者。(第一实施例的修改)如图2A中所示，根据第一实施例，空穴截断区14不与阱层6接触。替代地，如图4和图5所示，空穴截断区14可以与阱层6接触。在图4中，空穴截断区14与阱层6的一端接触。在图5中，空穴截断区14定位于阱层6内部，并且与发射极区7接触。在这样的方法中，注入电子的量大大增加使得确实可以实现横向IGBT的接通电压的减小和开关速度的增加。如图1所示，根据第一实施例，空穴截断区14的所分割的部分彼此相等地分离，并且空穴截断区14的所分割的部分具有相同的长度。替代地，空穴截断区14的所分割的部分可彼此不相等地分开，并且空穴截断区14的每个所分割的部分可以具有不同的长度。例如，如图6A和6B中所示，空穴截断区14可分成长的部分和短的部分，且空穴截断区14的长的部分和短的部分可以以规则的间隔交替地布置。(第二实施例)描述了本公开的第二实施例。第一实施例和第二实施例之间的差别在于发射极区7和空穴截断区14的布局。图7的示示了根据第二实施例的半导体器件的顶部布局图。如图7中所示，根据第二实施例，发射极区7被定形为类似于在集电极区4的纵向方向上延伸的直线。也就是说，发射极区7只有直线形部分，而没有弧形部分。发射极区7位于集电极的每侧上。与第一实施例类似，空穴截断区14当从顶部观看时具有椭圆形状以包围集电极。也就是说，空穴截断区14具有直线形部分和弧形部分。空穴截断区14的直线形部分被分割成多个区段。与第一实施例不同，空穴截断区14的弧形部分未被分割。换言之，空穴截断区14的弧形部分是连续的。如上所述，根据第二实施例，发射极区7没有弧形部分，使得集电极的端部不能被发射极区7包围。此外，空穴截断区14的弧形部分未被分割，使得集电极的端部可以被空穴截断区14完全包围。因而，防止空穴路径从集电极的端部呈射线状延伸是可能的。在这样的方法中，减少了在集电极的端部上的电场集中，使得可以增加和稳定横向IGBT的击穿电压。(第二实施例的修改)在第二实施例中，发射极区7没有弧形部分。替代地，如图8中所示，发射极区7可以具有直线形部分和弧形部分，而空穴截断区14的弧形部分是连续的(S卩，未分割的)。即使在如图8所示的这样的布局中，也可以实现与上面针对第二实施例讨论的相同的效果。(第三实施例)下面参考图9和图10描述本公开的第三实施例。第一实施例和第三实施例之间的差别在于空穴截断区14的结构。
图9的示示了根据第三实施例的半导体器件的顶部布局图，而图10的示示了沿图9中的线X-X截取的横截面视图。如图10中所示，根据第三实施例，空穴截断区14从活性层Ic的表面(即，漂移层2)延伸到漂移层2的预定深度。也就是说，空穴截断区14不穿透漂移层2。换言之，空穴截断区14未到达BOX层lb。如图9中所示，当从顶部观看时，空穴截断区14具有连续的椭圆形状以包围集电极。也就是说，空穴截断区14的直线形部分和弧形部分中的每个是连续的(即，未分割成多个部分)。在如图9和图10中所示的这样的结构中，空穴流在空穴截断区14之下的位置处聚集，使得空穴密度可以在空穴截断区14之下的位置处增加。相应地，增加了注入电子的量。因而，可以实现与上面针对第一实施例讨论的相同的效果。(第三实施例的修改)在第三实施例中，空穴截断区14从漂移层2的表面延伸到漂移层2的预定深度。也就是说，空穴截断区14仅位于漂移层2的表面侧上。替代地，空穴截断区14可从漂移层2的预定深度向漂移层2的底部延伸，使得空穴流可以在沟道区附近聚集，所述沟道区出现在阱层6的表面部分中。在这种情况下，在活性层Ic通过BOX层Ib结合到支撑衬底Ia之前，在活性层Ic中形成空穴截断区14。在第三实施例中，发射极区7和空穴截断区14中的每个具有椭圆形状，以完全包围集电极。替代地，发射极区7和空穴截断区14可以具有如在第一和第二实施例(包括其修改)中所讨论的形状。(第四实施例)下面参考图1lA和图1lB描述本公开的第四实施例。第一实施例和第四实施例之间的差别在于发射极区7的结构。图1lA的示示了根据第四实施例的半导体器件的顶部布局图，而图1lB的示示了图1lA中的区域XIB的放大视图。如图1lA和图1lB中所示，根据第四实施例，根据空穴截断区14的布局来分割发射极区7。具体而言，发射极区7的每个所分割的部分在从集电极到发射极的方向上位于空穴截断区14的相邻所分割的部分之间。也就是说，发射极区7在从集电极到发射极的方向上不与空穴截断区15重叠。在如图1lA和图1lB所示的这样的结构中，空穴截断区12使空穴路径变窄，并且使空穴流聚集。此外，因为发射极区7定位于与通过空穴截断区14变窄的空穴路径相对应的位置处，故可以提高电流容量。第四实施例的结构可以与如在先前的实施例(包括其修改)中讨论的任一结构相组合。(第四实施例的修改)在第四实施例中，根据空穴截断区14的布局来分割发射极区7，使得发射极区7在从集电极到发射极的方向上不与空穴截断区14重叠。替代地，例如，发射极区7可以如图12A和图12B所示地分割。图12A的示示了根据第四实施例的修改的半导体器件的顶部布局图，而图12B的示示了图12A中的区域XIB的放大视图。如图12A和图12B中所示，可以用与空穴截断区14相同的方式分割发射极区7，使得发射极区7可以在从集电极到发射极的方向上与空穴截断区14重叠。在如图12A和图12B中所示的这样的结构中，因为通过空穴截断区14变窄的空穴路径直接面对接触层8，故空穴在开关操作时容易地被拉向接触层8，使得可以提高开关速度。(第五实施例)下面参考图13A和图13B描述本公开的第五实施例。第一实施例和第五实施例之间的差别在于横向IGBT的结构。图13A是与图2A相对应并且图示了根据第五实施例的半导体器件的横截面视图的示图。图13B是与图2B相对应并且图示了根据第五实施例的半导体器件的横截面视图的示图。根据第五实施例的半导体器件的顶部布局图与根据第一实施例(并且在图1中示出)的半导体器件的顶部布局图相同。根据第五实施例，横向IGBT具有沟槽栅极结构，而不是平面栅极结构。具体而言，如图13A和图13B中所示，沟槽17在漂移层2的表面部分中形成，而栅电极11在通过栅极绝缘层10的沟槽17中形成。沟槽17的侧壁与阱层6和发射极区7接触。沟道区出现在阱层6的侧面部分中，使得横向IBGT可以起作用。阱层6的侧面部分与沟槽17的侧壁接触并且定位于发射极区7和漂移层2之间。如上所述，根据第五实施例，横向IGBT具有沟槽栅极结构，且空穴截断区14在如图13A所示的漂移层2中形成。因此，可实现与针对第一实施例所讨论的相同的效果。第五实施例的结构可以与如在先前的实施例(包括它们的修改)中所讨论的任何结构相组合。(第五实施例的修改)在第五实施例中，空穴截断区14通过穿透漂移层2从漂移层2的表面延伸到BOX层lb。替代地，类似于第三实施例，空穴截断区14可从漂移层2的表面延伸到漂移层2的预定深度，而不到达BOX层lb。例如，如图14中所示，空穴截断区14可具有与沟槽栅极结构相同的结构。也就是说，可通过给沟槽填充电绝缘薄膜和多晶硅来形成空穴截断区14。在这样的方法中，沟槽栅极结构和空穴截断区14可以在同一制造过程中同时形成。因此，用于形成空穴截断区14的额外过程是不必要的。具体而言，如图15A中所示，通过形成沟槽、通过使沟槽的内壁氧化和通过将多晶硅沉积在沟槽中来在SOI衬底I的活性层Ic(即，漂移层2)中形成沟槽隔离结构9。然后，不仅沟槽栅极结构的沟槽17而且空穴截断区14的沟槽40都在漂移层2中形成。然后，执行氧化过程，使得栅极绝缘层10可在沟槽17的内壁上形成，以及电绝缘层41可在沟槽40的内壁上形成。然后，在漂移层的表面上形成掺杂多晶硅层，使得沟槽17和40可以用掺杂多晶硅层填充。然后，往回蚀刻掺杂多晶硅层，使得可以在沟槽17中形成栅电极11，并且可以在沟槽40中形成多晶硅层42。以这种方式，可以形成具有与沟槽栅极结构相同的结构的空穴截断区14。在形成空穴截断区14和栅极隔离结构之后，以与先前的实施例中所描述的相同的方式执行对制造横向IGBT所必需的诸如LOCOS氧化和离子注入的过程。因而，如图15B中所示，可以制造包括具有与沟槽栅极结构相同的结构的空穴截断区14的横向IGBT。(第六实施例)下面参考图16、图17A和图17B以及图18A和图18B描述本公开的第六实施例。第一实施例和第六实施例之间的差别在于形成空穴截断区14的方法。具体而言，根据第六实施例，空穴截断区14和沟槽隔离结构9同时形成。图16的示示了根据第六实施例的半导体器件的顶部布局图。图17A和17B的示示了沿图16中的线SVIIA、B-XVIIA、B截取的图16的半导体器件的制造过程。图18A和18B的示示了沿图16中的线SVIIIA、B-XVIIIA、B截取的图16的半导体器件的制造过程。如图16中所示，每个横向IGBT由沟槽隔离结构9包围。因而，横向IGBT通过沟槽隔离结构9彼此隔离。图16中所示的半导体器件被如下地制造。首先如图17A和图18A中所示，在制备SOI衬底I之后，通过形成沟槽、通过使沟槽的内壁氧化并且通过将多晶硅沉积在沟槽中，来在活性层Ic (即，漂移层2)中同时形成沟槽隔离结构9和空穴截断区
14。然后，以与在先前的实施例中所描述的相同的方式执行对制造横向IGBT所必需的诸如LOCO氧化和离子注入的过程。因而，如图17B和图18B中所示，可以制造包括具有与沟槽隔离结构9相同的结构的空穴截断区14的横向IGBT。如上所述，根据第六实施例，沟槽隔离结构9和空穴截断区14在同一制造过程中同时形成。在这样的方法中，用于形成空穴截断区14的额外过程是不必要的。(第七实施例)下面参考图19A和图19B描述本公开的第七实施例。第一实施例和第七实施例之间的差别在于未使用SOI衬底I。图19A是与图2A相对应并且图示了根据本公开的第七实施例的半导体器件的横截面视图的示图。图19B是与图2B相对应并且图示了根据第七实施例的半导体器件的横截面视图的示图。根据第七实施例的半导体器件的顶部布局图与根据第一实施例(并且在图1中示出)的半导体器件的顶部布局图相同。如图19A和图19B中所示，根据第七实施例，通过使用半导体衬底20而不是SOI衬底I来形成横向IGBT。半导体衬底20包括p_型硅衬底21和在硅衬底21上形成的n_型层22。n_型层22用作漂移层2。横向IGBT由深沟槽隔离结构9包围。深沟槽隔离结构9通过穿透η—型层22从η型层22的表面延伸到硅衬底21。例如，深沟槽隔离结构9具有用多晶硅和电绝缘薄膜填充的沟槽。因而，横向IGBT通过深沟槽隔离结构9彼此电隔离。如图19Α中所示，横向IGBT具有空穴截断区14。例如，空穴截断区14可以具有与深沟槽隔离结构9相同的结构。也就是说，可以通过给沟槽填充电隔离薄膜和多晶硅来形成空穴截断区14。在这样的方法中，可在同一制造过程中同时形成深沟槽隔离结构9和空穴截断区14。因此，用于形成空穴截断区14的额外过程是不必要的。第七实施例的结构可与如在先前的实施例(包括它们的修改)中所讨论的任一结构相组合。(第八实施例)下面参考图20Α和图20Β描述本公开的第八实施例。第一实施例和第八实施例之间的差别在于未使用SOI衬底I。图20Α是与图2Α相对应并且图示了根据第八实施例的半导体器件的横截面视图的示图。图20Β是与图2Β相对应并且图示了根据第八实施例的半导体器件的横截面视图的示图。根据第八实施例的半导体器件的顶部布局图与根据第一实施例(并且在图1中示出)的半导体器件的顶部布局图相同。如图20Α和20Β中所示，根据第八实施例，通过使用半导体衬底30而不是SOI衬底I来形成横向IGBT。半导体衬底20包括ρ_型硅衬底31和在硅衬底31上形成的η_型层32。n_型层32用作漂移层2。横向IGBT由p_型隔离区33包围。p—型隔离区33通过穿透rT型层32从rT型层32的表面延伸到娃衬底31。因而，型隔离区33和rT型层32形成PN结隔离结构。具体而言，p—型隔离区33电连接到发射极电极13，使得p—型硅衬底31和P—型隔离区33可被钳位到发射极电势。因而，横向IGBT通过PN结隔离结构彼此电隔离。第八实施例的结构可以与如在先前的实施例(包括它们的修改)中所讨论的任一结构相组合。(第九实施例)下面参考图21A和图21B描述本公开的第九实施例。第一实施例和第九实施例之间的差别在于集电极电极12和集电极区4之间的接触结构。图21A是与图2A相对应并且图示了根据第九实施例的半导体器件的横截面视图的示图。图21B与图2B相对应并且图示了根据第九实施例的半导体器件的横截面视图的示图。根据第九实施例的半导体器件的顶部布局图与根据第一实施例(并且在图1中示出)的半导体器件的顶部布局图相同。如图2IA和2IB中所示，根据第九实施例，集电极区4包括p+型层4a和p型层4b。P+型层4a的杂质浓度大于P型层4b的杂质浓度。根据第九实施例，P+型层4a由P型层4b包围。集电极电极12电连接到P+型层4a和P型层4b中的每个。具体而言，集电极电极12通过势垒金属12a形成与P+型层4a的欧姆接触并且形成与P型层4b的肖特基接触。由于P+型层4a由P型层4b包围，因而P型层4b定位为比P+型层4a更接近发射极。如在第一实施例中所讨论，空穴截断区14可增加发射极区7附近的空穴密度。然而，由于空穴在横向IGBT关断时流到发射极中，因而可能会接通影响击穿电压寄生双极晶体管。根据第九实施例，集电极电极12形成与P型层4b的肖特基接触。肖特基接触减少了从集电极注入的空穴，使得可以减少所积累的载流子的量。因而，不太可能接通寄生双极晶体管。因而，可以保持击穿电压，同时实现低接通电压和快速开关。第九实施例的结构可以与如在先前的实施例(包括它们的修改)中所讨论的任一结构相组合。(修改)尽管参考本公开的实施例描述了本公开，但是应该理解，本公开不限于这些实施例和结构。本公开旨在涵盖各种修改和等价方案。此外，虽然有各种组合和配置，其它组合和配置——包括更多、更少或者仅仅单个元件——也在本公开的精神和范围之内。例如，本公开可通过在实施例中互换导电类型而应用于P沟道横向IGBT。
权利要求
1.一种具有横向绝缘栅双极晶体管的半导体器件，所述半导体器件包括: 半导体衬底(1、20、30)，其具有第一导电类型漂移层(2); 第二导电类型集电极区(4)，其在所述漂移层(2)的表面部分中形成，并具有纵向方向； 第二导电类型沟道层(6)，其在所述漂移层(2)的表面部分中形成，并且具有定位于所述集电极区(4)的每侧上的直线形部分； 第一导电类型发射极区(7)，其在所述沟道层(6)的表面部分中形成，并在所述沟道层(6)内部终止，所述发射极区(7)具有平行于所述纵向方向延伸的直线形部分； 栅极绝缘层(10)，其与所述沟道层(6)的沟道区接触，所述沟道区定位于所述发射极区(7)和所述漂移层(2)之间； 栅电极(11)，其在所述栅极绝缘层(10 )的表面上形成； 集电极电极(12)，其电连接到所述集电极区(4)； 发射极电极(13)，其电连接到所述发射极区(7)和所述沟道层(6);以及空穴截断区(14)，其在所述漂移层(2)中形成并且定位于所述集电极区(4)和所述发射极区(7)之间，其中， 空穴从所述集电极区(4)注入到所述漂移层(2)中并且通过空穴路径向所述发射极区(7)流动，并且 所述空穴截断区(14)阻挡空穴流，并且使所述空穴路径变窄以使所述空穴聚集。
2.根据权利要求1所述的半导体器件，其中， 所述空穴截断区(14)包围所述集电极区(4)， 所述空穴截断区(14)具有直线形部分和弧形部分， 所述空穴截断区(14)的所述直线形部分平行于所述纵向方向延伸， 所述空穴截断区(14)的所述弧形部分在所述纵向方向上包围所述集电极区(4)的端部， 所述空穴截断区(14)的直线形部分被分割，并且 所述空穴路径在所述空穴截断区(14)的相邻的所分割的直线形部分之间变窄。
3.根据权利要求2所述的半导体器件，其中， 所述发射极区(7)具有弧形部分， 所述发射极区(7)的所述弧形部分包围所述集电极区(4)的所述端部，并且 所述空穴截断区(14)的所述弧形部分被分割。
4.根据权利要求2所述的半导体器件，其中 所述发射极区(7)具有弧形部分， 所述发射极区(7)的所述弧形部分包围所述集电极区(4)的所述端部，并且 所述空穴截断区(14)的所述弧形部分是连续的。
5.根据权利要求3所述的半导体器件，其中 所述空穴截断区(14)的所分割的直线形部分中的每个具有相同的长度， 所述空穴截断区(14)的所分割的直线形部分彼此相等地分开， 所述空穴截断区(14)的所分割的弧形部分中的每个具有相同的长度，并且 所述空穴截断区(14)的所分割的弧形部分彼此相等地分开。
6.根据权利要求3所述的半导体器件，其中， 所分割的直线形部分中的至少一个具有不同的长度，并且 所分割的弧形部分中的至少一个具有不同的长度。
7.根据权利要求1-6中的任一项所述的半导体器件，其中， 所述半导体衬底是SOI衬底(I )，所述SOI衬底(I)包括:支撑衬底(la)、所述支撑衬底(Ia)上的掩埋绝缘层(Ib)和所述掩埋绝缘层(Ib)上的活性层(lc)， 所述活性层(Ic)用作所述漂移层(2)，并且 所述空穴截断区(14)从所述漂移层(2)的表面延伸到所述掩埋绝缘层(lb)。
8.根据权利要求1-6中的任一项所述的半导体器件，其中， 所述半导体衬底包括第二导电类型衬底(21、31)和在所述第二导电类型衬底(21、31)上的第一导电类型层(22、32)， 所述第一导电类型层(22、32 )用作所述漂移层，并且 所述空穴截断区(14)从所述第一导电类型层(22、32)的表面延伸到所述第二导电类型衬底(21、31)。
9.根据权利要求1-6中的任一项所述的半导体器件，还包括: 沟槽隔离结构(9)，其被定位为包围所述横向绝缘栅双极晶体管，其中， 所述空穴截断区(14)和所述沟槽隔`离结构(9)具有相同的结构。
10.根据权利要求8所述的半导体器件，还包括: 第二导电类型隔离区(33)，其定位于所述漂移层(2)中并延伸到第二导电类型衬底(31)， 所述隔离区(33)和所述第二导电类型衬底(31)电连接到所述发射极电极(13)并且钳位到所述发射极电极(13)的电势，并且 所述横向绝缘栅双极被所述隔离区(33)包围。
11.根据权利要求1-6中的任一项所述的半导体器件，其中， 所述半导体衬底是SOI衬底(I )，所述SOI衬底(I)包括:支撑衬底(la)、所述支撑衬底(Ia)上的掩埋绝缘层(Ib)和所述掩埋绝缘层(Ib)上的活性层(lc)， 所述活性层(Ic)用作所述漂移层(2)，并且 所述空穴截断区(14)从所述活性层(Ic)的表面延伸到所述活性层(Ic)的预定深度但没有到达所述掩埋绝缘层(lb)。
12.根据权利要求1所述的半导体器件，其中， 所述半导体衬底是SOI衬底(I )，所述SOI衬底(I)包括:支撑衬底(la)、所述支撑衬底(Ia)上的掩埋绝缘层(Ib)和所述掩埋绝缘层(Ib)上的活性层(lc)， 所述空穴截断区(14)包围所述集电极区(4)， 所述空穴截断区(14)具有直线形部分和弧形部分， 所述空穴截断区(14)的所述直线形部分平行于所述纵向方向延伸， 所述空穴截断区(14)的所述弧形部分在所述纵向方向上包围所述集电极区(4)的所述端部， 所述活性层(Ic)用作所述漂移层(2)，并且 所述空穴截断区(14)从所述活性层(Ic)的表面延伸到所述活性层(Ic)的预定深度但没有到达所述掩埋绝缘层(lb)。
13.根据权利要求1-6中的任一项所述的半导体器件，其中， 所述横向绝缘栅双极具有平面栅极结构，并且 所述栅极绝缘层(10)和所述栅电极(11)定位于所述半导体衬底(1、20、30)的表面上的所述沟道层(6)的表面上。
14.根据权利要求1-6中的任一项所述的半导体器件，其中， 所述横向绝缘栅双极具 有包括沟槽(15 )的沟槽栅极结构， 所述绝缘层(10 )和所述栅电极(11)定位于所述沟槽(15 )中，并且 所述沟道层(6)的所述沟道区与所述沟槽(15)的侧壁接触。
15.根据权利要求1-6中的任一项所述的半导体器件，其中， 所述空穴截断区(14 )与所述沟道层(6 )接触。
16.根据权利要求1-6中的任一项所述的半导体器件，其中，所述空穴截断区(14)与所述发射极区(7)接触。
全文摘要
一种具有横向绝缘栅双极晶体管的半导体器件包括第一导电类型漂移层(2)、在所述漂移层(2)的表面部分中形成的第二导电类型集电极区(4)、在所述漂移层(2)的表面部分中形成的第二导电类型沟道层(6)、在所述沟道层(6)的表面部分中形成的第一导电类型发射极区(7)、以及在所述漂移层(2)中形成并定位于所述集电极区(4)和所述发射极区(7)之间的空穴截断区(14)。空穴从所述集电极区(4)注入所述漂移层(2)中，并且通过空穴路径向所述发射极区(7)流动。所述空穴截断区(14)阻挡空穴流并使所述空穴路径变窄以使空穴聚集。
文档编号H01L29/06GK103187440SQ20121058513
公开日2013年7月3日 申请日期2012年12月28日 优先权日2011年12月28日
发明者芦田洋一, 高桥茂树 申请人:株式会社电装