专利名称：堆叠封装的下封装体构造的制作方法
技术领域：
本实用新型涉及ー种封装构造，特别是有关于ー种堆叠封装的下封装体的封装构造。
背景技术：
现今，随着电子装置的尺寸减小，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装设计，其中各种不同的系统封装(system in package,SIP)设计概念常用于架构高密度封装产品。近年来，针对各种电子设备应用等已经引入了堆叠式半导体(package on package, POP)封装。此种堆叠式半导体封装是将已经分别完成封装エ艺的多个半导体封装构造经过堆叠形成一个封装整体，从而减小了整体的封装尺 寸。然而，所述堆叠式半导体封装在实际使用上仍具有下述问题，例如为了降低整体的封装高度(例如小于I毫米)，此种堆叠式封装构造所使用的载板，特别是下封装体的载板，其厚度亦需符合薄型化的趋势。由于下封装体的载板本身材料与载板上方的封胶体材料两者之间的热膨胀系数(CTE)不匹配，因此在制造过程中以及在使用过程中产生高温时，下封装体的载板即容易热胀冷缩而发生翘曲(warpage)，从而导致如芯片崩裂(crack)、载板线路断裂等问题，并严重的影响芯片的可靠性与封装加工的质量及良品率(yield) ο故，有必要提供ー种封装构造，以解决现有技术所存在的问题。
实用新型内容有鉴于此，本实用新型提供ー种封装构造，以解决现有技术所存在的堆叠封装下封装体翘曲问题。本实用新型的主要目的在于提供一种堆叠封装的下封装体构造，其可以平衡堆叠封装下封装体的载板与封胶体两者材料之间的热膨胀系数，减小载板翘曲的机率，以增加封装体的可靠度与稳定性，并提高封装加工的质量及良品率。为达成本实用新型的前述目的，本实用新型一实施例提供一种堆叠封装的下封装体构造，其中所堆叠封装下封装体构造包含ー载板、至少ー芯片、数个焊垫以及ー強化金属环。所述载板包含一上表面。所述至少一芯片位于所述载板的上表面并电性连接至所述载板。所述数个焊垫位于所述载板的上表面。所述强化金属环位于所述载板的上表面，并设置于所述芯片及所述焊垫之间。再者，本实用新型一实施例提供另ー种堆叠封装构造，其中所述堆叠封装构造包含一下封装体以及ー上封装体。所述下封装体包含ー载板、至少ー芯片、数个焊垫以及一強化金属环。所述载板包含一上表面。所述至少一芯片位于所述载板的上表面并电性连接至所述载板。所述数个焊垫位于所述载板的上表面。所述强化金属环位于所述载板的上表面，并设置于所述芯片及所述焊垫之间。所述上封装体通过所述焊垫电性连接至所述下封装体的载板。与现有技术相比较，本实用新型的封装构造，这样可以平衡堆叠封装下封装体的载板与封装胶两者材料之间的热膨胀系数，从而减小堆叠封装下封装体的载板翘曲机率，増加封装体的可靠度与稳定性，并提高封装加工的质量及良品率。
图I是本实用新型一实施例堆叠封装的下封装体构造的示意图。图IA是本实用新型一实施例堆叠封装的下封装体构造的局部放大示意图。图2是本实用新型一实施例堆叠封装构造组装前的示意图。图3是本实用新型一实施例堆叠封装构造的示意图。 图4是本实用新型另ー实施例堆叠封装的下封装体构造的局部放大示意图。图5是本实用新型又一实施例堆叠封装的下封装体构造的局部放大示意图。
具体实施方式
为让本实用新型上述目的、特征及优点更明显易懂，下文特举本实用新型较佳实施例，并配合附图，作详细说明如下。再者，本实用新型所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是參考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。图I为本实用新型一实施例的堆叠封装的下封装体构造的示意图，图IA为图I的局部放大图。请參照图I及图IA所示，本实用新型一实施例的下封装体构造100主要包含载板110、芯片120、凸块(bumps) 130、底胶140、第一金属球150、封胶体160、强化金属环170以及锡球180。在本实施例中，载板110用以承载芯片120，芯片120通过凸块130以倒装芯片(flip chip)方式电性连接至载板110，底胶140用以填充芯片120与载板110之间的间隙。第一金属球150位于载板110的上表面115,强化金属环170也位于载板110的上表面115，且封胶体160包覆芯片120、强化金属环170，并在第一金属球150的位置形成凹槽190曝露出第一金属球150用以与ー上封装体电性连接。更详细来说，在本实施例中，载板110可为一有机基板(organic substrate),包含线路层111、核心层112、阻焊层113、导通孔114、绝缘层117以及焊垫118，其中核心层112为一中间层，线路层111位于核心层112的上下两面用以导电、传导信号或接地，一般由铜箔层蚀刻而成，并且上下两面的线路层111通过导通孔114电性连接，导通孔114中一般镀有导电材质，如铜等。在核心层112的上表面或下表面，线路层111可能有两层或以上，此时相邻的两层线路层111之间可以另外夹设有绝缘层117。同一线路层111的相邻线路之间则具有阻焊层113，用以进行绝缘以及保护。焊垫118于上表面115曝露出来，用以放置第一导电金属球150，第一导电金属球150通过焊垫118电性连接至载板110。在图I及图IA中线路层111及阻焊层113仅是用以示意，并不代表其实际布局的图案设计。载板110下表面上116上形成数个锡球180对外进行电性连接。但是本发明并不限于此，载板110亦可是其它类型的载板，如陶瓷载板(ceramic substrate)或引线框架(Ieadframe),亦可通过引脚(lead)或针脚(pin)等方式对外进行电性连接。[0020]在本实施例中，芯片120通过凸块130以倒装方式与载板110进行电性连接，底胶140用以填充芯片120与载板110之间的间隙，但是并不限于此，例如亦可采用如打线方式(wire bonding)接合。同时,下封装体构造100中也可以包含多个芯片120,并可选择以上下堆叠或水平邻接的方式放置于载板110的上表面115上。在本实施例中，焊垫118位于载板110上表面115的边缘位置，并围绕(环绕)芯片120所在的区域，其中焊垫118例如可以用数组(array)的方式排列在芯片120所在的区域的周围。但是，本发明并不限于此种布局方式，焊垫118的数量以及环绕的层数亦可根据设计的需求做相应的调整，并且焊垫118可以根据设计需要位于载板110的上表面115的任何位置。再者，封胶体160位于载板110上表面115侧，用以包覆芯片120、強化金属环170，并在焊垫118的位置形成凹槽190，以曝露出焊垫118，用以通过焊垫118与放置于其上的第一金属球150与一上封装体电性连接。在本实施例中，强化金属环170位于载板110上表面115,并设置于焊垫118与芯 片120之间的区域，此种布局可以更好的平衡下封装体构造100的整体应カ分布。本发明可根据焊垫118在载板110的上表面115上的布局需要，对强化金属环170做相应的布局位置及形状的调整。本实施例中，強化金属环170的高度不限，可以高于、低于或等于芯片120放置于载板110上的高度，在后述的实施例中将针对ー些不同的设计进行说明，此处不再赘述。再者，強化金属环170的宽度根据焊垫118与芯片120之间的间隙宽度进行设计。強化金属环170并无固定的形状，可以为ー连续的环状结构，或非连续结构，強化金属环170的横截面可以为一矩形、圆形、梯形、三角形或其它任意形状，且强化金属环170的俯视形状亦可以为一矩形、圆形、梯形、三角形或其它任意形状。图2为本实用新型一实施例的堆叠封装构造组装前的示意图，图3为本实用新型一实施例的堆叠封装构造的示意图。请參照图2及图3所示，堆叠封装构造300是由下封装体构造100与上封装体构造200堆叠形成。上封装体构造200包含第二金属球250，通过第二金属球250与下封装体构造100进行电性连接。上封装体构造200可以为任何类型之封装形式，只需于下表面形成第二金属球250即可。在下封装体构造100与上封装体构造200经过凹槽190对位放置后，接着可通过回焊等方式使第一金属球150与第二金属球250相结合，如此即可在堆叠封装下封装体构造100与上封装体构造200之间形成导电柱310以实现电性连接，并完成堆叠封装构造300的组装。本实施例中，上封装体构造200也可以采用与下封装体构造100类似的结构，以便于再向上堆叠更多的封装结构。请參照图4所示，本实用新型另ー实施例的堆叠封装的下封装体构造的局部放大示意图，在本实施例中，強化金属环170的高度被设计成高于芯片120放置于载板110后的高度，在利用封胶体160覆盖芯片120以及强化金属环170后，可通过ー研磨步骤，研磨去除下封装体构造100的一部份封胶体160。在研磨后,最终形成下封装体构造100的封胶体160的上表面161曝露出强化金属环170的上表面171。在本实施例中，强化金属环170的上表面171曝露于封胶体160之外，因此可以增加对下封装体构造100的载板110进行散热的散热效率。请參考请參照图5所示，本实用新型又一实施例的堆叠封装的下封装体构造的局部放大示意图，在本实施例中，強化金属环170的高度被设计成高于或等于芯片120放置于载板110后的高度，在利用封胶体160覆盖芯片120以及强化金属环170后，可通过ー研磨步骤，研磨去除下封装体构造100的一部份封胶体160。在研磨后，最終形成下封装体构造100的封胶体160的上表面161同时曝露出强化金属环170的上表面171以及芯片120的上表面121。在本实施例中，强化金属环170的上表面171与芯片120的上表面121均曝露于封胶体160之外，因此可以进ー步增加对下封装体构造100的载板110进行散热的散热效率。如上所述，相较于现有堆叠式封装构造虽能减小封装体积、增加封装密度，却也常因为封装结构的翘曲，而导致芯片崩裂、载板线路崩裂等缺点，图I的本实用新型的堆叠封装下封装体构造通过在所述载板110上増加了強化金属环170，其确实可以有效改善载板110与封胶体160之间的热膨胀系数差异过大导致的载板110翘曲问题，通过减小载板110翅曲的机率，进而提闻封装的可Φ性与稳定性，并提闻封装加工的质量及良品率。本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。·
权利要求1.一种堆叠封装的下封装体构造，其特征在于所述堆叠封装的下封装体构造包含 ー载板，包含一上表面； 至少ー芯片，位于所述载板的上表面并电性连接至所述载板； 数个焊垫，位于所述载板的上表面；以及 一強化金属环，位于所述载板的上表面，并设置于所述芯片及所述焊垫之间。
2.如权利要求I所述的堆叠封装的下封装体构造，其特征在于所述芯片位于所述载板的上表面的ー芯片放置区域，所述强化金属环围绕所述芯片放置区域。
3.如权利要求I所述的堆叠封装的下封装体构造，其特征在于所述强化金属环为ー连续结构或ー非连续结构。
4.如权利要求I所述的堆叠封装的下封装体构造，其特征在于所述堆叠封装的下封装体构造更包含数个第一导电金属球位于所述的上表面，所述第一导电金属球邻接所述焊垫并通过所述焊垫电性连接至所述载板。
5.如权利要求4所述的堆叠封装的下封装体构造，其特征在于所述堆叠封装的下封装体构造更包含一封胶体，包覆至少部分所述芯片、至少部分所述强化金属环，并曝露出所述第一导电金属球。
6.如权利要求5所述的堆叠封装的下封装体构造，其特征在于所述封胶体曝露出所述强化金属环的ー上表面。
7.如权利要求5所述的堆叠封装的下封装体构造，其特征在于所述封胶体曝露出所述芯片的一上表面。
8.如权利要求4所述的堆叠封装的下封装体构造，其特征在于所述第一导电金属球用以电性连接所述堆叠封装的下封装体构造与一上封装体构造，所述上封装体构造包含数个第二导电金属球，以电性连接所述下封装体构造的第一导电金属球。
9.如权利要求I所述的堆叠封装的下封装体构造，其特征在于所述强化金属环的材料选自铜环、铝环或其合金环体。
10.一种堆叠封装构造，其特征在于所述堆叠封装构造包含 一下封装体，其包含 ー载板，包含一上表面； 至少ー芯片，位于所述载板的上表面并电性连接至所述载板； 数个焊垫，位于所述载板的上表面 '及 一強化金属环，位于所述载板的上表面，并设置于所述芯片及所述焊垫之间；以及 一上封装体，通过所述焊垫电性连接至所述下封装体的载板。
专利摘要本实用新型公开一种堆叠封装的下封装体构造，其包含一载板具有一上表面。至少一芯片，位于所述载板的上表面并电性连接至所述载板。数个焊垫，位于所述载板的上表面。一强化金属环，位于所述载板的上表面，并设置于所述芯片及所述焊垫之间。所述强化金属环用以防止所述堆叠封装的下封装体构造因热胀冷缩发生翘曲。
文档编号H01L23/498GK202633285SQ201220221170
公开日2012年12月26日 申请日期2012年5月17日 优先权日2012年5月17日
发明者黄东鸿, 唐和明, 李英志 申请人:日月光半导体股份有限公司