半导体单元及使用该单元的半导体器件的制作方法
【专利摘要】本发明提供一种包括执行均匀的并联动作的芯片的半导体单元、以及使用该半导体单元来制成的低热阻、低成本、高可靠性的半导体器件。将使用作为宽带隙衬底的SiC衬底来形成的相同种类的多个小半导体芯片（SiC-Di芯片（2））夹在2个导电板（公共铜板（1和8））之间并进行并联连接，从而形成半导体单元（100）。由此，能提供半导体芯片（SiC-Di芯片（2））的并联动作均匀从而能防止因电流集中而导致发生损坏的、高可靠性的半导体单元（100）。
【专利说明】半导体单元及使用该单元的半导体器件
【技术领域】
[0001]本发明涉及一种半导体单元及使用该半导体单元的半导体器件，所述半导体单元具有夹在上下导电板之间的多个半导体芯片。
【背景技术】
[0002]近来，作为用于形成逆变器器件等的半导体模块，开发出了具有使用S1-1GBT (使用Si半导体衬底来制作的绝缘栅双极 型晶体管)和SiC-Di (使用SiC半导体衬底来制作的二极管)来作为FWD (续流二极管)的结构的半导体器件。该SiC-Di是一种肖特基势垒二极管，能表现出比使用Si半导体衬底的肖特基势垒二极管要高的耐受电压，并能表现出比Pn 二极管要低的开关损失。此外，Si是硅，SiC是碳化硅。
[0003]图5是现有技术的半导体器件的结构图，图5 (a)是壳体内的配置图，图5 (b)是重要部分的剖视图。该半导体器件500是由2个S1-1GBT芯片66和8个作为续流二极管的SiC-Di芯片(SiC- 二极管芯片)68所构成的半导体模块。该半导体器件500能构成逆变器的一个上臂或下臂。
[0004]在半导体器件500中，带有导电图案的绝缘衬底62接合于铜基板61，第一导电图案63、第二导电图案64、以及第三导电图案65形成于带有导电图案的绝缘衬底62^?-Κ?Τ芯片66的集电电极67、以及SiC-Di芯片68的阴极电极69通过未图示的焊料或Ag糊料分别接合于第一导电图案63和第二导电图案64。S1-1GBT芯片66的发射极电极70和SiC-Di芯片68的阳极电极71通过铝引线72与第二导电图案64相连接。S1-1GBT芯片66的栅极焊盘73通过铝引线74与第三导电图案65相连接。
[0005]集电极端子C、发射极端子Ε、以及栅极端子G分别接合于第一导电图案63、第二导电图案64、以及第三导电图案65。
收纳有各芯片的壳体75接合于作为散热器的铜基板61。例如,壳体75中填充有未图示的凝胶，各端子(集电极端子C、发射极端子Ε、以及栅极端子G)露出于所述壳体75上。
[0006]在图5中，2个S1-1GBT芯片66和8个SiC-Di芯片68收纳于壳体75。由于SiC半导体衬底的结晶度并不总是良好的，因此，将一个SiC-Di芯片68的尺寸限制为数mm见方左右。由于上述原因，半导体器件500相对于I个S1-1GBT芯片66例如需要4个SiC-Di芯片68。根据情况，有时需要更大量的SiC-Di芯片68。
[0007]在专利文献I中，揭示了以下情况:即，通过导电板将并联连接的不同种类元件相连接并用树脂进行密封，以形成半导体单元(也称为单位封装体)，利用多个这样的半导体单元(单位封装体)来形成半导体模块。
现有技术文献 专利文献
[0008]专利文献1:日本专利N0.4254527
【发明内容】
技术问题
[0009]如上所述，当SiC半导体衬底具有较大的面积时，该SiC半导体衬底包含大量的晶体缺陷，因此，使用SiC半导体衬底的SiC-Di芯片的尺寸(如上所述约为数mm见方)比使用Si的Di芯片的尺寸要小。因此，在如图5所示的使用SiC-Di芯片68的半导体模块(半导体器件500)中，需要使用大量并联连接的SiC-Di芯片68。
[0010]因此，在半导体模块(半导体器件500)中，用于连接的引线72的数量会增加，从而会导致工序数增加并导致成本增加。在半导体模块(半导体器件500)中，芯片的并列动作会因引线72的长度的偏差而产生偏差，从而一些发生电流集中的芯片会损坏而导致半导体模块(半导体器件500)的可靠性降低。此外，由于半导体模块(半导体器件500)具有单侧冷却结构，因此，热阻较高。
[0011]在专利文献I中，对于将相同种类的元件(例如SiC-Di芯片等)进行并联连接来形成半导体单元(单位封装体)、并将该半导体单元用于组装半导体器件的情况，并未进行记载。
[0012]为了解决上述问题，本发明的目的在于，提供一种具有执行均匀的并联动作的芯片的半导体单元、以及由该半导体单元所制成的低热阻、低成本、高可靠性的半导体器件。
解决技术问题的技术方案
[0013]为实现上述目的，本发明提供如下所述的半导体单元。一种半导体单元，该半导体单元由大量用宽带隙半导体衬底形成的半导体芯片并联连接而成，其中，所述半导体芯片按如下方式集成:将相同种类的各个所述半导体芯片的一个主面接合于第一公共导电板的第一主面，并将各个导电块接合于各所述半导体芯片的另一主面；将第二公共导电板的第一主面接合于所述导电块；且将绝缘树脂封入到所述第一公共导电板的第一主面与所述第二公共导电板的第一主面之间，并使所述第一公共导电板的第二主面和所述第二公共导电板的第二主面露出。
[0014]本发明还提供以下半导体单元。各个所述半导体芯片是SiC-二极管芯片，在该SiC-二极管芯片中，在所述一个主面上形成有阴极电极，在所述另一主面上形成有阳极电极，将所述阴极电极接合于所述第一公共导电板的所述第一主面，将所述阳极电极经由所述导电块而接合于所述第二公共导电板的所述第一主面。
[0015]本发明还提供以下半导体单元。各个所述半导体芯片是SiC开关器件，在该SiC开关器件中，第一主电极形成于所述一个主面，第二主电极和栅电极形成于所述另一主面，所述SiC开关器件设置有第三导电板，该第三导电板与所述第二公共导电板电绝缘，并被引出至所述第二公共导电板的第二主面侧，所述第一主电极接合于所述第一公共导电板的所述第一主面，所述第二主电极经由所述导电块而接合于所述第二公共导电板的所述第一主面，所述栅电极接合于所述第三导电板。
[0016]为实现上述目的，本发明提供一种半导体器件，在该半导体器件中，将第一半导体单元、以及第二半导体单元安装并连接于公共绝缘基板。所述第一半导体单元是包含SiC-二极管芯片作为半导体芯片的半导体单元，所述第二半导体单元是包含SiC开关器件作为半导体芯片的半导体单元。在各个所述SiC 二极管芯片中，在所述一个主面上形成有阴极电极，在所述另一主面上形成有阳极电极，将所述阴极电极接合于所述第一公共导电板的所述第一主面，将所述阳极电极经由所述导电块而接合于所述第二公共导电板的所述第一主面，在各个所述SiC开关器件中，第一主电极形成于所述一个主面，第二主电极和栅电极形成于所述另一主面，所述SiC开关器件设置有第三导电板，该第三导电板与所述第二公共导电板电绝缘，并被引出至所述第二公共导电板的第二主面侧，所述第一主电极接合于所述第一公共导电板的所述第一主面，所述第二主电极经由所述导电块而接合于所述第二公共导电板的所述第一主面，所述栅电极接合于所述第三导电板。
[0017]为实现上述目的，本发明提供一种半导体器件，在该半导体器件中，将第一半导体单元、以及形成于硅半导体衬底的IGBT芯片安装并连接于公共绝缘衬底。所述第一半导体单元是包含SiC- 二极管芯片作为半导体芯片的半导体单元。在各个所述SiC- 二极管芯片中，在所述一个主面上形成有阴极电极，在所述另一主面上形成有阳极电极，将所述阴极电极接合于所述第一公共导电板的所述第一主面，将所述阳极电极经由所述导电块而接合于所述第二公共导电板的所述第一主面。
本发明的有益效果
[0018]根据本发明，将由作为宽带隙半导体衬底的、SiC半导体衬底或GaN半导体衬底所形成的相同种类的多个小半导体芯片夹在两个导电板(公共铜板)之间并进行并联连接，以形成半导体单元。由此，能提供半导体芯片的并联动作均匀从而能防止因电流集中而导致发生损坏的、高可靠性的半导体单元。
[0019]S1-1GBT芯片与由作为续流二极管的SiC-Di芯片所构成半导体单元反向并联连接，从而形成例如成为逆变器的上臂或下臂的半导体器件，此时，能提供低热阻、低成本、高可靠性的半导体器件。
[0020]由SiC-MOSFET芯片所构成的半导体单元与由SiC-Di芯片所构成半导体单元反向并联连接，从而形成成为逆变器的上臂或下臂的半导体器件，此时，能提供低热阻、低成本、高可靠性的半导体器件。
[0021]本发明的上述及其它目的、特征及优点将通过与表示作为本发明的示例的优选实施方式的附图相结合的以下说明而变得清楚。
【专利附图】
【附图说明】
[0022]图1是本发明示例I的半导体单元的结构图，图1 (a)是重要部分的俯视图，图1(b)是沿图1 (a)中的Xl-Xl线进行切割的重要部分的剖视图。
图2是本发明示例2的半导体单元的结构图，图2 Ca)是重要部分的俯视图，图2 (b)是沿图2 Ca)中的X3-X3线进行切割的重要部分的剖视图。
图3是本发明示例3的半导体器件的结构图，图3 Ca)是重要部分的俯视图，图3 (b)是沿图3 Ca)中的X5-X5线进行切割的重要部分的剖视图。
图4是本发明示例4的半导体器件的结构图，图4 Ca)是重要部分的俯视图，图4 (b)是沿图4 Ca)中的X6-X6线进行切割的重要部分的剖视图。
图5是现有技术的半导体器件的结构图，图5 (a)是壳体内的配置图，图5 (b)是重要部分的剖视图。
【具体实施方式】
[0023]实施方式将基于以下示例来进行说明。 <示例I >
图1是本发明示例I的半导体单元的结构图，图1 (a)是重要部分的俯视图，图1 (b)是沿图1 (a)中的Xl-Xl线进行切割的重要部分的剖视图。图1 (a)从沿图1 (b)的X2-X2线进行切割的平面沿箭头方向进行观察的重要部分的示意性俯视图。该半导体单元100是具有以下结构的半导体模块:形成于碳化娃半导体衬底(SiC半导体衬底)的多个二极管芯片(以下称为SiC-Di芯片)2并联连接。
[0024]各个SiC-Di芯片2是在一个主面上形成有阴极电极3、在另一主面上形成有阳极电极5的元件。
在本示例中，4个SiC-Di芯片2的阴极电极3通过焊料4接合于第一公共铜板(第一公共电极板)1，作为散热器的铜块6分别通过焊料7接合于4个SiC-Di芯片2的阳极电极5。一个第二公共板(第二公共电极板)8通过焊料9接合于各铜块6。使第一公共铜板I的与接合于SiC-Di芯片2的表面相对的主面、以及第二公共铜板8的同样与接合于铜块6的表面相对的表面露出，夹在第一公共铜板I与第二公共铜板8之间的区域、即至少覆盖SiC-Di芯片2的端部2a的区域由硅橡胶、环氧树脂等高耐热树脂10成型而成。
[0025]这里，至少覆盖SiC-Di芯片2的端部2a的高耐热树脂10的耐热温度约为175°C，其原因在于，必须确保高耐热树脂10的绝缘性、粘合性等密封性能在SiC-Di芯片2的动作温度(例如150°C)下不会变差。
[0026]由4个小SiC-Di芯片2并联连接而成的半导体单元100是面积等效大而足以形成一个元件的元件结构。为此,当使用半导体单元100时，多个例如数mm见方的微小的SiC-Di芯片2可统一作为一个元件(例如一个每边略小于Icm的元件)来处理。当预先制作这样的半导体单元100时，在组装后述半导体器件时能容易地对SiC-Di芯片2进行处理。
[0027]另外，由于半导体单元100采用将4个小SiC-Di芯片2夹在第一公共铜板I与第二公共铜板8之间而无需进行引线接合的结构，因此，不会因接合引线中存在的电感分量而产生影响，从而4个SiC-Di芯片2能均匀地并联动作。因而，由于电流不会集中于一个特定SiC-Di芯片2上，因此，能防止元件损坏从而确保高可靠性。
[0028]另外，由于半导体单元100具有第一公共铜板I及第二公共铜板8的双面都得到冷却的结构，从而能将SiC-Di芯片2所产生的热量从第一公共铜板I和第二公共铜板8两者均散发掉，因此，能降低热阻。
<示例2 >
图2是本发明示例2的半导体单元的结构图，图2 Ca)是重要部分的俯视图，图2 (b)是沿图2 (a)中的X3-X3线进行切割的重要部分的剖视图。图2 (a)是从沿图2 (b)的X4-X4线进行切割的平面沿箭头方向进行观察的重要部分的示意性俯视图。该半导体单元200是具有以下结构的半导体模块:形成于SiC半导体衬底的多个SiC-MOSFET芯片12并联连接。
[0029]这里，SiC-MOSFET芯片12是SiC开关器件的一个例子。可以将SiC-JFET (结型场效应晶体管)、SiC-1GBT等用作为SiC开关器件。下面将SiC-MOSFET芯片12作为一个例子来进行描述。
[0030]各个SiC-MOSFET芯片12是在一个主面上形成有漏极电极13、在另一主面上形成有源极电极15和栅极焊盘24的元件。 图2中的半导体单元200与图1中的半导体单元100的不同之处在于，用SiC-MOSFET芯片12代替SiC-Di芯片2来作为半导体芯片。其不同之处还在于，用如图2所示的带有辅助导电图案的绝缘衬底11来代替第一公共铜板I。
[0031]如图2所示，带有辅助导电图案的绝缘衬底11具有形成有背面金属膜20的背面、以及形成有用于与MOSFET相接合的第一导电图案21的正面。背面金属膜20通过贯穿绝缘衬底22的连接导体23，与第一导电图案21相连接。或者，不设置连接导体23，而是例如通过引线来将第一导电图案21与背面金属膜20彼此相连。
[0032]4个小SiC-MOSFET芯片12的各个漏极电极13通过焊料14接合于带有辅助导电图案的绝缘衬底11的第一导电图案21，SiC-MOSFET芯片12的各个栅极焊盘24通过引线26与独立的第二导电图案25相连接。
[0033]铜块16通过焊料17分别接合于4个SiC-MOSFET芯片12的源极电极15。一个公共铜板18通过焊料19接合于各个铜块16。
[0034]与公共铜板18绝缘的栅极导体27贯穿公共铜板18。栅极导体27通过第二导电图案25与SiC-MOSFET芯片12的栅极焊盘24相连接。
[0035]使绝缘衬底11的背面金属膜20、以及公共铜板18的与接合于铜块16的表面相对的表面露出，夹在绝缘衬底11与公共铜板18之间的区域、即至少覆盖SiC-MOSFET芯片12的端部12a的区域由硅橡胶、环氧树脂等高耐热树脂28成型而成。
[0036]这里，至少覆盖SiC-MOSFET芯片12的端部12a的高耐热树脂28的耐热温度约为1750C，其原因在于，必须确保高耐热树脂28的绝缘性、粘合性等密封性能在SiC-MOSFET芯片12的动作温度(例如150°C)下不会变差。
[0037]带有辅助导电图案的绝缘衬底11起到图1中的第一公共铜板I的作用。在半导体单元200的情况下能获得与半导体单元100基本相同的效果。此外，由于SiC-MOSFET芯片12所发出的热量在下方侧从带有辅助导电图案的绝缘衬底11被散发，因此，热阻变得比图1中的热量从第一公共铜板I被散发的情况要高。然而，在将连接导体23的截面积设得较大时，能减小热阻。
[0038]由4个小SiC-MOSFET芯片12并联连接而成的半导体单元200是面积等效大而足以形成一个元件的元件结构。为此，当使用半导体单元200时，多个微小的(数_见方)SiC-MOSFET芯片12可统一作为一个元件(例如一个每边略小于Icm的元件)来处理。当预先制作这样的半导体单元200时，在组装后述半导体器件时能容易地对SiC-MOSFET芯片12进行处理。
[0039]此夕卜，由小SiC-Di芯片2和小SiC-MOSFET芯片12所构成的半导体单元100和200分别被用来作为示例I和2中的一个示例。然而，芯片并不局限于SiC-Di芯片2和SiC-MOSFET芯片12。例如，在难以用由如GaN(氮化镓)半导体衬底那样的宽带隙半导体衬底所形成的元件来制作大面积芯片的情况下，使多个小芯片并联动作的本结构是有用的。此夕卜，将来，本发明将可适用于SiC-1GBT芯片、GaN-Di芯片、GaN-MOSFET芯片、以及GaN-1GBT芯片等。
[0040]虽然示出了由4个相同种类的小SiC-Di芯片2或SiC-MOSFET芯片12来构成半导体单元100或200的示例，但SiC-Di芯片2或SiC-MOSFET芯片12的数量并不局限于此。可以适当改变收纳于半导体单元100或200中的SiC-Di芯片2或SiC-MOSFET芯片12 (并联排列)的数量，以获得所希望的电流容量。
<示例3 >
图3是本发明示例3的半导体器件的结构图，图3 Ca)是重要部分的俯视图，图3 (b)是沿图3 (a)中的X5-X5线进行切割的重要部分的剖视图。图3 (a)是壳体44内的配置图。
[0041]该半导体器件300是具有以下结构的半导体模块:由作为续流二极管的SiC-Di芯片2所构成的半导体单元100与2个S1-1GBT芯片35反向并联连接，从而形成逆变器的一个上臂或下臂。个数并不局限于此。
[0042]带有导电图案的绝缘衬底32的背面金属膜33通过未图示的焊料接合于铜基板31，2个S1-1GBT芯片35的集电电极36和由SiC-Di芯片2所形成的2个半导体单元100的第一公共铜板I通过未图示的焊料接合于第三导电图案34。
[0043]S1-1GBT芯片35的发射极电极37通过引线39与第四导电图案38相连接。S1-1GBT芯片35的栅极焊盘40通过引线42与第五导电图案41相连接。半导体单元100的第二公共铜板8通过柔性平板带状线43与第四导电图案38相连接。
[0044]集电极端子C、发射极端子E、以及栅极端子G分别与第三导电图案34、第四导电图案38、以及第五导电图案41相连接。
此外，可使用多个铜线、铝线、或如仅为薄铜板那样的导体来代替各个带状线43。
[0045]将壳体44置于S1-1GBT芯片35和由SiC-Di芯片2所形成的半导体单元100的上方，以将S1-1GBT芯片35和半导体单元100收纳于壳体44内，并使发射极端子E、集电极端子C、以及栅极端子G从壳体44的顶面露出。壳体44的底部接合于铜基板31，且壳体44中填充有未图示的凝胶，从而完成半导体器件300。
[0046]使用半导体单元100的半导体器件300在组装性方面优于现有技术的半导体器件500，因此，能力图实现半导体器件300的成本降低。
另外，由于半导体器件300具有4个SiC-Di芯片2的阳极电极5经由铜块6与第二公共铜板8相连接的结构，因此，能减小4个SiC-Di芯片2的电感的偏差，从而4个SiC-Di芯片2能执行均匀的并联动作。其结果是，因电流集中而导致半导体单元100损坏的情况几乎不会发生，因此，能提高半导体器件300的可靠性。
[0047]另外，由于半导体单元100从两个表面被冷却，因此，能减小半导体器件300的热阻。
<示例4 >
图4是本发明示例4的半导体器件的结构图，图4 (a)是重要部分的俯视图，图4 (b)是沿图4 (a)中的X6-X6线进行切割的重要部分的剖视图。图4 (a)是壳体57内的配置图。
[0048]该半导体器件400是具有以下结构的半导体模块:由作为续流二极管的SiC-Di芯片2所构成的半导体单元100与由SiC-MOSFET芯片12所构成的半导体单元200反向并联连接，从而形成逆变器的一个上臂或下臂。虽然这里举出了设置2个半导体单元100和2个半导体单元200的示例，但半导体单元100和200的数量并不局限于此。
[0049]带有导电图案的绝缘衬底52通过未图示的焊料接合于铜基板51，由2个SiC-MOSFET芯片12所形成的半导体单元200的带有辅助导电图案的绝缘衬底11通过未图示的焊料接合于第六导电图案53。
[0050]由2个SiC-Di芯片2所形成的半导体单元100的第一公共铜板I通过未图示的焊料接合于第六导电图案53。
半导体单元200的公共铜板18通过柔性平板带状线55与第七导电图案54相连接。半导体单元100的第二公共铜板8通过柔性平板带状线55与第七导电图案54相连接。半导体单元200的栅极导体27通过引线58接合于第八导电图案56。栅极导体27通过高耐热树脂28与公共铜板18电绝缘。
[0051]集电极端子C、发射极端子E、以及栅极端子G分别接合于第六导电图案53、第七导电图案54、以及第八导电图案56。
此外，可使用多个铜线、铝线、或如仅为薄铜板那样的导体来代替各个带状线55。
[0052]将壳体57置于由SiC-MOSFET芯片12所形成的半导体单元200和由SiC-Di芯片2所形成的半导体单元100的上方，以将半导体单元200和半导体单元100收纳于壳体57内，并使集电极端子C、发射极端子E、以及栅极端子G从壳体57的顶面露出。壳体57的底部接合于铜基板51,从而完成半导体器件400。
[0053]使用半导体单元100和200的半导体器件400在组装性上优于通过引线将SiC-MOSFET芯片12和SiC-Di芯片2 —个接一个地连接于导电图案的现有技术，从而能力图实现半导体器件400的成本降低。
[0054]此外，由于使用了能从两个表面来进行冷却的半导体单元100和200，因此，能减小半导体器件400的热阻。
当使用半导体单元100和200时，能减小各芯片的电感偏差，从而各芯片能执行均匀的并联动作。其结果是，因电流集中而导致半导体单元100和200损坏的情况几乎不会发生，因此，能提高半导体器件400的可靠性。
[0055]虽然示例4举出了将由SiC-MOSFET芯片12和SiC-Di芯片2所形成的半导体单元100和200的组合的半导体器件400的示例，但所使用的半导体芯片并不局限于如上所述的SiC-MOSFET芯片12和SiC-Di芯片2。
[0056]上文的描述仅示出了本发明的原理。
此外，本领域技术人员可进行大量的变形或变更。本发明并不局限于如上所述的精确配置和应用示例。所有相应的变形例及其等效方案都应被视为在所附权利要求及其等效方案所涵盖的本发明的范围内。
标号说明
[0057]I第一公共铜板 2 SiC-Di 芯片
2a、12a端部
3阴极电极
4，7，9，14，17，19 焊料
5阳极电极
6，16铜块
8第二公共铜板
10，28闻耐热树脂11带有辅助导电图案的绝缘衬底
12 SiC-MOSFET 芯片
13漏极电极
15源极电极
18公共铜板
20,33背面金属膜
21第一导电图案
22绝缘衬底
23连接导体
24, 40栅极焊盘
25第二导电图案
26, 39, 42, 58 引线
27栅极导体
31,51铜基板
32，52带有导电图案的绝缘衬底
34第三导电图案
35 S1-1GBT 芯片
36集电电极
37发射极电极
38第四导电图案
41第五导电图案
43，55带状线
44，57壳体
53第六导电图案
54第七导电图案
56第八导电图案
100,200半导体单元
300, 400半导体器件
C集电极端子
E发射极端子
G栅极端子
【权利要求】
1.一种半导体单元，该半导体单元由大量用宽带隙半导体衬底形成的半导体芯片并联连接而成，其特征在于， 所述半导体芯片按如下方式集成: 将相同种类的各个所述半导体芯片的一个主面接合于第一公共导电板的第一主面，并将各个导电块接合于各个所述半导体芯片的另一主面； 将第二公共导电板的第一主面接合于所述导电块，且将绝缘树脂封入到所述第一公共导电板的第一主面与所述第二公共导电板的第一主面之间，并使所述第一公共导电板的第二主面和所述第二公共导电板的第二主面露出。
2.如权利要求1所述的半导体单元，其特征在于， 各个所述半导体芯片是SiC- 二极管芯片，在该SiC- 二极管芯片中，在所述一个主面上形成有阴极电极，在所述另一主面上形成有阳极电极， 将所述阴极电极接合于所述第一公共导电板的所述第一主面，且 将所述阳极电极经由所述导电块而接合于所述第二公共导电板的所述第一主面。
3.如权利要求1所述的半导体单元，其特征在于， 各个所述半导体芯片是SiC开关器件，在该SiC开关器件中，第一主电极形成于所述一个主面，第二主电极和栅电极形成于所述另一主面，且该SiC开关器件设置有第三导电板，该第三导电板与所述第二 公共导电板电绝缘，并被引出至所述第二公共导电板的第二主面侦U， 所述第一主电极接合于所述第一公共导电板的所述第一主面，所述第二主电极经由所述导电块而接合于所述第二公共导电板的所述第一主面，且所述栅电极接合于所述第三导电板。
4.一种半导体器件，在该半导体器件中，将包含SiC-二极管芯片作为半导体芯片的如权利要求1所述的第一半导体单元、以及包含SiC开关器件作为半导体芯片的如权利要求1所述的第二半导体单元安装并连接于公共绝缘衬底，所述半导体器件的特征在于， 在各个所述SiC-二极管芯片中，在所述一个主面上形成有阴极电极，在所述另一主面上形成有阳极电极， 将所述阴极电极接合于所述第一公共导电板的所述第一主面，且 将所述阳极电极经由所述导电块而接合于所述第二公共导电板的所述第一主面， 在各个所述SiC开关器件中，第一主电极形成于所述一个主面，第二主电极和栅电极形成于所述另一主面，所述SiC开关器件设置有第三导电板，该第三导电板与所述第二公共导电板电绝缘，并被引出至所述第二公共导电板的第二主面侧， 所述第一主电极接合于所述第一公共导电板的所述第一主面，所述第二主电极经由所述导电块而接合于所述第二公共导电板的所述第一主面，且所述栅电极接合于所述第三导电板。
5.一种半导体器件，在该半导体器件中，将包含SiC-二极管芯片作为半导体芯片的如权利要求1所述的第一半导体单元、以及形成于硅半导体衬底上的IGBT芯片安装并连接于公共绝缘衬底，所述半导体器件的特征在于， 在各个所述SiC-二极管芯片中，在所述一个主面上形成有阴极电极，在所述另一主面上形成有阳极电极，将所述阴极电极接合于所述第一公共导电板的所述第一主面，且将所述阳极电极经由所述`导电块而接合于所述第二公共导电板的所述第一主面。
【文档编号】H01L23/48GK103563075SQ201280023833
【公开日】2014年2月5日 申请日期:2012年5月31日 优先权日:2011年6月16日
【发明者】三柳俊之 申请人:富士电机株式会社