半导体表面的氧化物去除的制作方法

半导体表面的氧化物去除的制作方法
【专利摘要】本发明公开了从半导体材料主体表面去除至少一种氧化物的方法，所述方法包括：将所述主体布置在真空室中；以及将真空室中所述主体的温度保持在预定范围内或基本在预定值，同时将所述表面暴露至铟原子的流。还公开了处理半导体材料主体的氧化表面以准备用于在所述表面上外延生长至少一个外延层或膜的所述表面的相应方法以及制造半导体器件的方法。
【专利说明】半导体表面的氧化物去除
【技术领域】
[0001]本发明一般性涉及铟用来从半导体表面去除氧化物的用途，并且涉及使用这样的技术生产的半导体器件。具体的实施方案涉及铟原子的流用于从半导体表面去除氧化物而准备用于在其上生长至少一个外延层或膜的所述表面的用途。
【背景技术】
[0002]已知很多种用于制造半导体器件和半导体结构的技术。这些包括例如在半导体材料主体上形成层、膜或材料的另一些主体的技术。因为多种原因，可能希望在半导体材料主体表面上形成材料主体之前从半导体材料主体表面去除氧化物。一般的问题是如何去除这些氧化物而不会不利地影响半导体表面。从以下讨论中将理解更具体的问题。
[0003]GaAs衬底的异位图案化和分子束外延(MBE)再次生长提供了晶片规模生产三维器件的新设计的技术。但是，为了充分利用可由MBE生长得到的长度尺度和在全部三维获得图案化，需要再次生长紧靠近图案化界面的活性层。因此，产生清洁、光滑的再次生长界面是必不可少的。常规地，通过氧化层的热脱附实现了在MBE生长之前对GaAs表面的清洁。这样的清洁需要超过约580°C的温度和As超压，但是效果可能有限。这是因为在高温下，最稳定的表面氧化物Ga2O3通过反应Ga203+4GaAs — 3Ga20丨+2As2 (或As4)丨与主体衬底反应形成更易挥发的氧化物Ga20。因此，由于从衬底上去除了 GaAs，GaAs表面的热清洁倾向于产生凹坑表面。这样的表面凹坑被认为是在GaAs的外延生长中形成肉眼可见的“小丘”的原因，需要用通常约0.5 厚度的GaAs缓冲层平坦化。必须解决该问题以获得通过在图案化衬底上再次生长来制造纳米结构所需的高质量的界面。
[0004]近来，氢辅助清洁和镓辅助氧化物脱附二者都已显示出显著减少凹坑的形成，产生平坦、无凹坑和不含氧化物的表面。这已经导致了图案化衬底上位点受控的量子点(QD)的生长，其具有相当好的光学性质。氢辅助清洁允许在约400°C的较低温度下去除氧化镓，并且无表面凹坑。但是，已知该方法导致费米能级表面钉扎(Ferm1-level surfacepinning)，并且如果没有精确控制氢的用量可能会降解表面。另外，在氢辅助清洁处理中，如果不极度小心，可能引入表面污染。镓辅助脱附在大于约420°C的温度下在无砷流存在下通过反应Ga203+4Ga — 3Ga20去除原生的GaAs表面氧化物。与氢辅助清洁相比，镓辅助脱附具有可在生长室内进行脱附和通过反射高能电子衍射(RHEED)原位监测氧化物的去除的实践优点。另外，不需要额外设备，例如氢源和关联的涡轮分子泵或专用清洁室。但是，该技术对表面上氧化物的精确量非常敏感。需要镓流的亚单层精度以有效地去除氧化物，但是避免形成小滴和填充预图案化空穴。这是由于镓较低蒸汽压力(与下面的GaAs衬底相t匕)的直接结果，即使衬底温度高达650°C，任何过量的镓的再蒸发将比下面的GaAs衬底的降解更缓慢。

【发明内容】

[0005]本发明某些实施方案的目的是至少部分地消除、缓和或解决现有技术相关的一个或更多个问题。
[0006]根据本发明的第一个方面，提供了从半导体材料主体(例如，层、膜或衬底)表面去除至少一种氧化物的方法，所述方法包括:
[0007]将所述主体布置在真空室中，和
[0008]将真空室中主体的温度保持在预定范围内或基本在预定值，同时将所述表面暴露至铟原子的流。
[0009]如将理解的，术语“主体”被广义地使用来指示半导体材料单独的或可区分的或可辨认的块，并且在本发明的不同实施方案中可以为多种形式。例如，所述主体可以是半导体层、半导体膜、半导体衬底或半导体区域，并且可独立地提供或可形成结构的一部分。
[0010]应理解，尽管主体的温度保持在预定范围内或基本在预定值，但是真空室中其它地方的温度可不同。
[0011]在本发明这个方面甚至是在下文所述的其它方面的某些实施方案中，主体至少基本上由单一半导体材料构成。但是，在可选实施方案中，其可包含多种半导体材料。例如，在某些实施方案中，主体可具有多层结构，不同层包含不同的半导体材料。在所附权利要求的语言中，每一个这样的层自身可认为是主体。在某些实施方案中，主体可具有逐渐改变的半导体组成。例如，在某些实施方案中，主体可包含半导体如GahInxAs,其中x随在主体中的位置而改变。
[0012]在某些实施方案中，主体是由单一半导体材料组成的层、膜、衬底或区域。
[0013]一般而言，设置在暴露至铟原子的流的同时主体所保持的预定温度或温度范围，使铟原子与主体表面上或表面内的期望的一种或更多种氧化物反应，形成至少更易挥发的氧化物In2O (在某些实施方案中也可形成一种或更多种其它氧化物)。在某些实施方案中，由于初始氧化物与铟原子之间的反应，伴随着更易挥发的氧化物的形成，氧化铟随后从表面脱附。该技术具有可使用比现有技术低的温度和/或可避免或减少对表面的损伤的优点。
[0014]本发明的另一方面提供了处理半导体材料主体的氧化表面以准备用于在所述表面上外延生长至少一个外延层或膜的所述表面的方法，所述方法包括:
[0015]将所述主体布置在真空室中，和
[0016]将真空室中所述主体的温度保持在预定范围内或基本在预定值，同时将所述表面暴露至铟原子的流。
[0017]和第一方面一样，设置预定温度或温度范围，使铟原子与半导体材料主体的氧化表面内或表面上的期望的一种或更多种氧化物反应，产生更易挥发的化合物，其随后可从主体表面脱附。以这种方式，首先可基本完全去除表面上存在的不期望的一种或更多种氧化物，留下适合在其上外延生长的半导体表面。
[0018]本发明的另一方面提供了制造半导体器件(例如，电子器件、光电子器件或半导体结构)的方法，所述方法包括以下步骤:
[0019]提供具有氧化表面的半导体材料主体；
[0020]将所述主体布置在真空室中并且将真空室中所述主体的温度保持在预定温度范围内或基本在预定值同时将所述表面暴露至铟原子的流来处理所述表面以准备用于在所述表面上外延生长至少一个外延层或膜的所述表面；[0021]以及然后，在不将所述主体从真空室中移出的情况下，在准备好的(即，经处理的)表面上生长外延层或膜。
[0022]如应理解的，上述方面包括在不将所述主体从真空室中移出的情况下生长外延层或膜，使得在准备的表面上或表面内不能重新形成氧化物。
[0023]在某些实施方案中，提供具有氧化表面的所述主体包括在外延生长室中生长所述主体，并随后从外延生长室移出所述主体。
[0024]例如，所述主体可能已经在生长室中生长，然后可能需要从所述室中移出该主体以便以期望的方式(例如，使用平版印刷技术)使所述表面图案化。这种从生长室移出的一个不可避免的结果是主体表面可被一定程度氧化。然后可能须要用体现本发明的方法清洁该氧化表面，以便能够在所述表面上继续外延生长以继续构建期望的半导体器件或其它这样的半导体结构。
[0025]本发明的另一方面提供了制造半导体器件的方法，所述方法包括如下步骤:
[0026]提供具有图案化表面的半导体材料主体；
[0027]将所述主体布置在真空室中并且将真空室中所述主体的温度保持在预定温度范围内或基本在预定值同时将所述表面暴露至铟原子的流来处理所述表面以准备用于在所述表面上外延生长至少一个外延层或膜的所述表面；
[0028]以及然后，在不将所述主体从真空室中移出的情况下，在准备的(S卩，经处理的)表面上生长外延层或膜。
[0029]通常，用于使主体表面图案化的技术可具有还使表面一定程度氧化的不期望后果。因此，在合适的温度下或在合适的温度范围内将图案化表面暴露至铟原子的流以去除不期望的一种或更多种氧化物。
[0030]在某些实施方案中，提供具有图案化表面的所述主体的步骤包括:在外延生长室中生长所述主体，从生长室中移出所述主体，以及随后在生长室外使所述表面图案化(即，异位图案化所述表面)。
[0031]在某些实施方案中，提供具有图案化表面的所述主体包括用导致图案化表面氧化的技术使所述表面图案化。
[0032]在某些实施方案中，所述图案化表面被图案化为具有下列特征中的至少一种特征:孔、沟、槽、凹陷、凹坑。
[0033]例如，图案化表面可以被图案化为具有凹坑的阵列，每一凹坑限定了待在最终的半导体器件中形成的量子点结构的位置。
[0034]在某些实施方案中，所述图案化的表面被图案化为具有所述特征的阵列。
[0035]在某些实施方案中，提供具有图案化表面的所述主体包括用包括光刻和蚀刻的技术使所述表面图案化。
[0036]在某些实施方案中，在所述图案化表面上生长的所述外延层或膜的厚度小于或等于20纳米。在某些实施方案中，所述厚度甚至更小，例如，小于或等于10纳米。
[0037]在某些实施方案中，在所述图案化表面上生长的所述外延层或膜是缓冲层。
[0038]在使用现有氧化物去除技术之后，在继续构建半导体器件或其它结构之前通常需要在“干净的”表面之上生长较厚的层或膜(例如，缓冲层)以补偿由现有氧化物去除技术造成的表面不完整(即，缺陷或损伤)。但是，在本发明的某些实施方案中，使用铟流去除氧化物能够以避免或减少对被清洁表面的损伤或劣化的方式去除那些氧化物，因此可能需要更薄的外延层或膜(例如，缓冲层)。
[0039]在某些实施方案中，将所述主体布置在真空室中的步骤包括:将所述主体布置在室中，然后对所述室抽真空以使所述表面暴露至至少部分真空。
[0040]在某些实施方案中，设置所述部分真空以使得所述表面暴露至不大于le-5毫巴的压力。
[0041]在某些实施方案中，所述室是外延生长室。
[0042]在某些实施方案中，保持所述主体的温度的步骤包括将所述主体保持在基本恒定的温度(例如，在所述预定范围内)，同时将所述表面暴露至铟原子的流。
[0043]在某些实施方案中，所述方法可还包括在将所述表面暴露至铟原子的流的同时用反射高能电子衍射(RHEED)技术监测所述表面。在这样的实施方案中，所述方法还可包括将所述表面暴露至所述流直到用RHEED观察到半导体材料清晰的表面重构。
[0044]在某些实施方案中，将所述表面暴露至铟原子的流的步骤包括将所述表面暴露至所述流30秒至I小时的持续时间，例如30秒、I分钟、5分钟、15分钟、30分钟、45分钟或I小时。
[0045]在某些实施方案中，铟原子的流为每平方厘米每秒IX IO12至IX IO14原子。
[0046]在某些实施方案中，所述流是基本连续的。在某些实施方案中，所述流是脉冲的。
[0047]在某些实施方案中，所述方法还包括终止所述铟原子的流并且将所述主体的温度保持在第二预定范围内或基本在第二预定温度下保持一段时间。
[0048]在某些实施方案中，第二预定范围可以与上述预定范围相同，但是在可选实施方案中，第二预定范围可不同。类似地，第二预定温度可以与上述预定温度相同，或者可不同。这种在终止铟原子的流之后将温度保持在第二预定温度范围内或基本保持在第二预定温度的目的是有助于从主体表面去除铟原子和通过与铟流反应形成的铟化合物。例如，在某些实施方案中，将主体保持在第二预定温度范围内或基本保持在第二预定温度可包括将主体保持在4000CM 550°C的温度30秒至2小时(例如，0.5、1、5、10、15、30、60、90或120分钟)的一段时间。可使用这样的技术来获得在随后经处理主体表面基本不含铟原子和铟化合物的结果，但是例如随后本文中描述的，可存在一定低水平的铟原子，并且其存在可以是使用体现本发明的方法去除氧化物的标记。
[0049]在某些实施方案中，所述方法还包括终止所述铟原子的流并且供应As的流，同时将衬底的温度保持在第三预定范围内或基本在第三预定温度下一段时间。
[0050]类似地，该第三预定范围可与上述第一和第二预定范围相同或不同，或者在可选实施方案中可不同。类似地，第三预定温度可与第一和第二预定温度相同，或者可不同。一般而言，结合所涉及的具体材料设置第三预定范围或第三预定温度，来帮助As与之前铟流和半导体表面之间反应的产物(包含任何氧化物)进行反应，以有助于清洁半导体表面。
[0051]在某些实施方案中，主体为至少基本单晶的。
[0052]在某些实施方案中，所述方法还包括通过外延生长形成主体。
[0053]在某些实施方案中，半导体材料是II1-V族半导体或IV族半导体。因此，半导体材料可选自下列物质:AlSb、AlAs、AlN、AlP、BN、BP、Bas、B12As2、GaSb、GaAs、GaN、GaP、InSb、InAs、InN、InP、AlGaAs、InGaAs、InGaP、AlInAs、AllnSb、GaAsN、GaAsP、GaAsSb、AlGaN、AlGaP, InGaN, InAsSb, InGaSb, C、S1、Ge、SiC和SiGe。在某些实施方案中，半导体材料可以是包含这些所列材料中的两种或更多种的组合的材料。在某些实施方案中，半导体材料可以是选自下列物质的材料:GaAs、GaSb> GaN> GaP> InAs> InSb、InN和Si。
[0054]例如，在某些实施方案中，半导体材料是硅。在这样的实施方案中，将真空室中主体的温度保持在预定范围内或基本在预定值同时将所述表面暴露至铟原子的流的步骤包括:将主体的温度保持在700°C至850°C的范围同时将所述表面暴露至所述流。
[0055]作为另一个实施例，在某些实施方案中，半导体材料是GaAs。在这样的实施方案中，被去除的“至少一种氧化物”可包括氧化镓，特别是Ga203。另外地或可选地，将真空室中的主体的温度保持在预定范围内或基本在预定值同时将所述表面暴露至铟原子的流的步骤可包括:将主体的温度保持在400°C至550°C的范围同时将所述表面暴露至所述流。
[0056]本发明的另一方面是铟用于从半导体材料主体的表面去除至少一种氧化物的用途，特别是(但不是唯一的)用于从GaAs表面去除氧化镓的用途。
[0057]本发明的另一方面是铟在处理半导体材料主体的氧化表面以准备用于在所述表面上外延生长外延层或膜的表面中的用途，特别是(但不是唯一的)在处理GaAs主体的氧化表面中的用途。
[0058]本发明的另一方面提供了使用根据上述任一方面的方法制造的半导体器件。
[0059]本发明的另一方面提供了以下半导体器件，其包括:
[0060]具有图案化表面的半导体材料主体；和
[0061]在所述图案化表面上生长的外延层或膜，所述表面已经通过在真空下并且基本保持在预定温度或保持在预定温度范围的同时暴露至铟原子的流而准备用于在其上生长所述层或膜。
[0062]在某些实施方案中，在所述图案化表面上生长的所述外延层或膜的厚度小于或等于20纳米。
[0063]本发明另一方面提供了一种半导体器件，其包括:
[0064]具有图案化表面的半导体材料(非基于铟的半导体材料)主体；和
[0065]在所述图案化表面上生长的外延层或膜，
[0066]其中，所述外延层或膜的厚度小于或等于20nm，铟原子在图案化表面以IX IO15至
IXIO20原子/立方厘米的水平存在于所述主体中。
[0067]图案化表面中铟原子浓度的上述范围是已经通过根据本发明的另一方面的方法处理了图案化表面(即，通过在合适的温度下和合适的温度范围内将所述表面暴露至铟原子的流)这一事实的标记。此外，在图案化表面上生长的外延层或膜的小厚度表明已经利用本发明实施方案的铟技术清洁了图案化表面的氧化物这一事实。用体现本发明的方法得到的无表面损伤使得能够使用这样的薄层或膜。
[0068]在某些实施方案中，厚度小于或等于10纳米。
[0069]在某些实施方案中，在图案化表面生长的外延层或膜是缓冲层。
[0070]在某些实施方案中，铟原子在图案化表面以IX IO15至IX 102°原子/立方厘米的水平存在于所述主体中。
[0071]在某些实施方案中，所述半导体器件是分布式反馈激光器。
[0072]在某些实施方案中，所述器件包括量子点结构。【专利附图】

【附图说明】
[0073]现在将参照附图描述本发明的实施方案，其中:
[0074]图1示出了在体现本发明的方法中，在530 °C的衬底温度和6.3 X IO12原子^nT2 -S^1的铟流下沿着[110]方位的RHEED图案。该图案在(a)0s、(b) 124s、(c) 168s、(d) 208s和(e) 248s时获得。为了比较，图案(f)在600°C的温度在砷的超压下铟辐照248s之后获得。
[0075] 图2示出了在体现本发明的方法中，在不同的(a)铟池温度和(b)衬底温度下作为铟辐照时间的函数的归一化RHEED强度。铟池温度685°C、717°C、749°C和831°C分别对应于铟流1.5X1012、3.2X1012、6.3X IO12和3.1 X IO13原子?厘米_2 ? s-1，插图:铟池温度和衬底温度的相关性Rdes。
[0076]图3示出了在体现本发明的方法中，在外延晶片的空气暴露之后沿着[110]和[1-10]方位的RHEED图案:(a)和(a，)分别为在530°C下沿着[110]和[1-10]方位的具有过量铟流的铟辅助脱附；(b)和(b’)在不存在砷超压的情况下在560°C退火之后；(c)和(c’)在560°C，砷超压下；
[0077]图4示出了在本发明的实施方案中，具有不同GaAs间隔层厚度(d=0、1.5、5和IOnm)靠近氧化物去除界面生长的样品的PL光谱。
[0078]图5说明了结合了 QD并且体现本发明的半导体结构的形成步骤。
[0079]图6说明了体现本发明的另一个半导体器件的形成步骤。
[0080]图7说明了可在其上实现体现本发明的方法的半导体材料主体的部分。
【具体实施方式】
[0081]某些实施方案提供了原生GaAs表面氧化物的铟辅助脱附。在下面的描述中，描述了在480-550°C的衬底温度下原生GaAs表面氧化物的铟辅助脱附。氧化物通过产生挥发性镓和铟低价氧化物Ga2O和In2O去除。与镓辅助脱附处理相比，过量的铟容易在低温下去除，产生清洁、光滑的表面。显示出使用铟辅助脱附来再次生长高质量量子点结构的可行性。
[0082]为了克服与现有技术相关的问题，在本发明的某些实施方案中使用铟作为可选元素，其可与Ga2O3反应产生挥发性产物，并且其本身也容易在较低温度下从下方的GaAs衬底上蒸发。与镓相比，铟具有相对大的原子尺寸和高的蒸汽压。原则上，大的原子尺寸允许铟比镓与表面氧化物更有效地反应，同时铟的高蒸汽压允许铟及其化合物(例如，In2O或InAs)在高于约500°C的温度下容易从GaAs表面脱附。随着温度升高这样的脱附变得更显著。与Ga2O类似，In2O在较低温度下是挥发性低价氧化物。在实施方案中可利用如下反应去除镓表面氧化物:Ga203+4In — Ga2O丨+2In20丨。如果用铟代替镓来辅助氧化物从GaAs衬底脱附，那么可预期更清洁、无微滴的表面。另外，与镓辅助脱附的情况一样，可通过RHEED原位监测铟辅助脱附并且无需另外的仪器，这是因为铟池是大多数II1-VMBE系统的标准源。在本说明书中，证明了原生GaAs表面氧化物的铟辅助脱附实际可在低温下完成。在仅生长非常薄的GaAs缓冲层之后，在外延生长的GaAs衬底的空气暴露后，可再次生长高质量QD。
[0083]体现本发明的氧化物脱附方法在配备有标准Ga、Al、In、Be、Si源和As破碎器(cracker)的VG Semicon V-80H MBE系统中进行。使用两种衬底，即，即开即用(ep1-ready)和空气暴露的外延衬底。空气暴露的外延衬底通过以下步骤制备:在常规热氧化物去除后，首先在即开即用的GaAs衬底上生长500nm厚GaAs层。然后将每一个衬底从MBE室中移出并且暴露至空气中一天以形成原生氧化物层。接下来将这些经空气暴露的外延衬底再次引AMBE室。除了明确指出之外，所有方法均使用来自AXT的2英寸半绝缘即开即用GaAs衬底。在打开从供应商原样收到的包装后，立即将晶片安装在不含铟的晶片支承器中并且载入快速进入装载-锁定中在150°C下脱气20小时。在将其转移到生长室之前，然后将晶片在准备室中在450°C (热偶极温度)下脱气3小时。在生长室中进行氧化物脱附方法。该过程由将衬底倾斜升温至480°C _550°C的固定温度，然后在不存在砷的情况下将衬底暴露至连续的固定铟流。这诱导形成挥发性镓和铟低价氧化物。研究了数个铟流(1.5X1012、3.2X 1012、6.3X IO12和3.1X IO13原子?厘米_2.S—1)。使用衬底加热器作为辐射源用Bandit系统测量全部衬底温度。用RHEED原位监测氧化物去除的过程。
[0084]图1示出了在530°C衬底温度、6.3X1012原子?厘米_2 ? s—1铟流下不同时间沿着[110]方位的典型RHEED图。在铟辐照之前，观察到在中心附近具有高光点(specularspot)的漫反射RHEED图(图1 (a))，表明GaAs表面被无定形的氧化物覆盖。一旦打开铟挡板，大的衍射点逐渐出现并且随着铟辐照时间的增加发展为线状衍射图(图1 (b_e))。这与镓辅助脱附观察的情况非常类似，并且清楚地表明原生氧化物的去除。本发明注意到，没有铟辐照时，在不存在砷超压的情况下将衬底在530°C保持长达I小时时，漫反射RHEED图没有可见变化。这证实铟的辐照在原生GaAs表面氧化物的去除中起关键作用。
[0085]图2示出了在不同条件下作为铟辐照时间的函数的归一化RHEED强度。标记获自紧邻高光点的大衍射点(图1中的矩形)。在图2(a)中，示出了在530°C下用1.5X1012至
3.1 X IO13原子?厘米_2 ? S-1 (相当于685至831°C的铟池温度)的不同铟流得到的氧化物脱附数据。在图2(b)中，示出了在不同衬底温度下用6.3X1012原子?厘米's—1 (相当于749°C的铟池温度)的铟流得到的氧化物脱附数据。随着铟辐照时间的增加，RHEED强度首先增加，随后减小，最后趋于饱和值。初始强度增加表明氧化物层厚度减少，然后最大强度相当于氧化物层完全去除的时候，推测强度降低是由于过量铟积累在表面，而最终的强度饱和可能表明入射的铟流与从表面蒸`发的铟相当。
[0086]氧化物脱附速率强烈依赖于衬底温度和铟池温度二者。已知化学反应的温度相关性由阿伦尼乌斯(Arrhenius)关系式一般性描述。然后与温度相关的化学速率常数由下式给出:
[0087]T ( Tsub )= C{Tsub) exp(i!f—-)(1)


% ? (sub
[0088]类似地，从泻流室输送的铟流的温度相关性可由阿伦尼乌斯关系式描述，并且写成:
[0089]￥ ( Tln )= D(Tft)exp(-(2)



? ^In
[0090]常数C(Tsub)和D(Tln)是被蚀刻/蒸发材料的温度的弱函数，Tsub和Tln分别是衬底和铟池温度，Edes和Eln分别是化学反应和铟蒸发的活化能，kB是波尔兹曼常数。然后，氧化物脱附速率(RdJ由化学速率常数Y (Tsub)和到达表面的蚀刻物质的流量(在本研究中作为铟)V(Tln)的乘积给出。因此Rdes的温度相关性由下式给出:
【权利要求】
1.一种从半导体材料主体的表面去除至少一种氧化物的方法，所述方法包括: 将所述主体布置在真空室中；以及 将真空室中所述主体的温度保持在预定范围内或基本在预定值，同时将所述表面暴露至铟原子的流。
2.一种处理半导体材料主体的氧化表面以准备用于在所述表面上外延生长至少一个外延层或膜的所述表面的方法，所述方法包括: 用根据权利要求1所述的方法从所述氧化表面去除至少一种氧化物。
3.—种制造半导体器件的方法，所述方法包括以下步骤: 提供具有氧化表面的半导体材料主体； 通过使用根据权利要求1所述的方法以从所述氧化表面去除至少一种氧化物来处理所述表面以准备用于在所述表面上外延生长至少一个外延层或膜的所述表面； 以及然后，在不将所述主体从真空室中移出的情况下，在准备的表面上生长外延层或膜。
4.根据权利要求3所述的方法，其中提供具有氧化表面的所述主体包括在外延生长室中生长所述主体，然后将所述主体从外延生长室移出。
5.一种制造半导体器件的方法，所述方法包括以下步骤: 提供具有图案化表面的半导体材料主体； 通过使用根据权利要求1所述的方法从所述氧化表面去除至少一种氧化物来处理所述表面以准备用于在所述表面上外延生长至少一个外延层或膜的所述表面； 以及然后，在不将所述主体从真空室中移出的情况下，在准备的表面上生长外延层或膜。
6.根据权利要求5所述的方法，其中提供具有图案化表面的所述主体包括在外延生长室中生长所述主体，将所述主体从所述生长室中移出，以及然后在生长室外使所述表面图案化。
7.根据权利要求5或6所述的方法，其中提供具有图案化表面的所述主体包括:用导致图案化表面氧化的技术使所述表面图案化。
8.根据权利要求5至7中任一项所述的方法，其中将所述图案化表面图案化为具有包含下列特征中的至少一种特征:孔、沟、槽、凹陷。
9.根据权利要求8所述的方法，其中所述图案化表面被图案化为具有所述特征的阵列。
10.根据权利要求5至9中任一项所述的方法，其中提供具有图案化表面的所述主体包括:使用包括光刻和蚀刻的技术图案化所述表面。
11.根据权利要求3至10中任一项所述的方法，其中在所述图案化表面上生长的所述外延层或膜的厚度小于或等于20纳米。
12.根据权利要求11所述的方法，其中所述厚度小于或等于10纳米。
13.根据权利要求3至12中任一项所述的方法，其中在所述图案化表面上生长的所述外延层或膜是缓冲层。
14.根据前述权利要求中任一项所述的方法，其中将所述主体布置在真空室中包括:将所述主体布置在室中，然后对所述室抽真空以使所述表面暴露至至少部分真空。
15.根据权利要求14所述的方法，其中设置所述部分真空以使所述表面暴露至不大于le_5晕巴的压力。
16.根据权利要求14或15所述的方法，其中所述室是外延生长室。
17.根据前述权利要求中任一项所述的方法，其中保持所述主体的温度包括:将所述主体保持在基本恒定的温度，同时将所述表面暴露至所述铟原子的流。
18.根据前述权利要求中任一项所述的方法，其还包括:在将所述表面暴露至所述铟原子的流的同时用反射高能电子衍射(RHEED)技术监测所述表面。
19.根据权利要求18所述的方法，其还包括:将所述表面暴露至所述流直到用RHEED观察到半导体材料的清晰的表面重构。
20.根据前述权利要求中任一项所述的方法，其中将所述表面暴露至所述铟原子的流包括:将所述表面暴露至所述流30秒至I小时的持续时间。
21.根据前述权利要求中任一项所述的方法，其中所述铟原子的流在每平方厘米每秒IXlO12至IXlO14原子的范围。
22.根据前述权利要求中任一项所述的方法，其中所述流是基本连续的。
23.根据权利要求1至21中任一项所述的方法，其中所述流是脉冲的。
24.根据前述权利要求中任一项所述的方法，其还包括:停止所述铟原子的流并且将所述主体的温度保持在第二预定范围内或基本在第二预定温度一段时间。`
25.根据前述权利要求中任一项所述的方法，其还包括:终止所述铟原子的流并且供应As的流，同时将所述衬底的温度保持在第三预定范围内或基本在第三预定温度一段时间。
26.根据前述权利要求中任一项所述的方法，其中所述主体为至少基本单晶的。
27.根据前述权利要求中任一项所述的方法，其还包括通过外延生长形成所述主体。
28.根据前述权利要求中任一项所述的方法，其中所述半导体材料是II1-V族半导体或IV族半导体。
29.根据前述权利要求中任一项所述的方法，其中所述半导体材料是硅。
30.根据权利要求29所述的方法，其中将真空室中所述主体的温度保持在预定范围内或基本在预定值，同时将所述表面暴露至铟原子的流包括:将所述主体的温度保持在700°C至850°C的范围内同时将所述表面暴露至所述流。
31.根据权利要求1至28中任一项所述的方法，其中所述半导体材料是GaAs。
32.根据权利要求31所述的方法，其中所述至少一种氧化物包括氧化镓。
33.根据权利要求31或32所述的方法，其中所述将真空室中所述主体的温度保持在预定范围内或基本在预定值，同时将所述表面暴露至铟原子的流包括:将所述主体的温度保持在400°C至550°C的范围内同时将所述表面暴露至所述流。
34.铟用于从半导体材料主体表面去除至少一种氧化物的用途。
35.铟在处理半导体材料主体的氧化表面以准备所述表面，以用于在所述表面上外延生长外延层或膜的用途。
36.一种利用根据权利要求1至33中任一项所述的方法制造的半导体器件。
37.一种半导体器件，其包括: 具有图案化表面的半导体材料主体；和在所述图案化表面上生长的外延层或膜，所述表面已通过在真空下并且保持基本在预定温度或在预定温度范围内的同时暴露至铟原子的流而准备用于在其上生长所述层或膜。
38.根据权利要求37所述的半导体器件，其中在所述图案化表面上生长的所述外延层或膜的厚度小于或等于20纳米。
39.一种半导体器件，其包括: 具有图案化表面的半导体材料主体；和 在所述图案化表面上生长的外延层或膜， 其中，所述外延层或膜的厚度小于或等于20nm，并且铟原子在所述图案化表面处以I X IO+15至I X IO+20原子/立方厘米的水平存在于所述主体中。
40.根据权利要求38或39所述的半导体器件，其中所述厚度小于或等于10纳米。
41.根据权利要求37至40中任一项所述的半导体器件，其中在所述图案化表面上生长的所述外延层或膜是缓冲层。
42.根据权利要求37至41中任一项所述的半导体器件，其中铟原子在所述图案化表面处以低于IX IO+15原子/立方厘米的水平存在于所述主体中。
43.根据权利要求37至41中任一项所述的半导体器件，其中铟原子在所述图案化表面处以I X IO+15至I X IO+20原子/立方厘米的水平存在于所述主体中。
44.根据权利要求36至43中任一项所述的半导体器件，其中所述半导体器件是分布式反馈激光器。
45.根据权利要求36至43中任一项所述的半导体器件，其中所述器件包括量子点结构。
46.一种参照附图基本上如前文所述的方法或半导体器件。
【文档编号】H01L21/20GK103534786SQ201280023706
【公开日】2014年1月22日 申请日期:2012年3月14日 优先权日:2011年3月14日
【发明者】李联合, 亚历山大·戴维斯, 埃德蒙·利菲尔德 申请人:利兹大学