存储器单元结构的制作方法
【专利摘要】本发明包含存储器单元结构及其形成方法。一个此存储器单元包含：第一电极，其具有相对于所述第一电极的底面成小于90度角的侧壁；第二电极，其包含所述第二电极的电极接触部分，所述电极接触部分具有相对于所述第一电极的所述底面成小于90度角的侧壁，其中所述第二电极在所述第一电极上方；及存储元件，其介于所述第一电极与所述第二电极的所述电极接触部分之间。
【专利说明】存储器单元结构【技术领域】
[0001]本发明大体上涉及半导体存储器装置及方法，且更特定来说，本发明涉及存储器单元结构及其形成方法。
【背景技术】
[0002]存储器装置通常被提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，其尤其包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器、相变随机存取存储器(PCRAM)、自旋扭矩转移随机存取存储器(STTRAM)、电阻随机存取存储器(RRAM)、磁阻随机存取存储器(MRAM;也被称为磁性随机存取存储器)、导电桥接随机存取存储器(CBRAM)。
[0003]存储器装置用作需要高存储器密度、高可靠性及低功率消耗的广范围电子应用的非易失性存储器。非易失性存储器可尤其用于个人计算机、便携式存储器卡、固态驱动器(SSD)、个人数字助理(PDA)、数码相机、蜂窝式电话、便携式音乐播放器(例如MP3播放器)、电影播放器及其它电子装置中。程序代码及系统数据(例如基本输入/输出系统(BIOS))通常存储在非易失性存储器装置中。
[0004]举例来说，许多存储器装置(例如RRAM、PCRAM、MRAM、STTRAM及CBRAM)可包含组织成(例如)二端交叉点架构的存储器单元阵列。二端交叉点架构中的存储器单元阵列可包含在存储器单元材料之间具有平坦表面的电极。对于丝状型存储器装置(例如RRAM及/或CBRAM)，电极的平坦表面之间的存储器单元的有源区的位置可为可变的，这是因为电极的平坦表面提供横跨存储器单元材料的实质上均匀电场。`
【发明内容】
【专利附图】
【附图说明】
[0005]图1为说明存储器单元阵列的一部分的框图。
[0006]图2说明根据本发明的一个或一个以上实施例的存储器单元阵列的一部分。
[0007]图3说明根据本发明的一个或一个以上实施例的存储器单元阵列的一部分。
[0008]图4A到4C说明根据本发明的一个或一个以上实施例的存储器单元的一部分。
【具体实施方式】
[0009]本发明包含存储器单元结构及其形成方法。一个此存储器单元包含:第一电极，其具有相对于所述第一电极的底面成小于90度角的侧壁；第二电极，其包含所述第二电极的电极接触部分，所述电极接触部分具有相对于所述第一电极的所述底面成小于90度角的侧壁，其中所述第二电极在所述第一电极上方；及存储元件，其介于所述第一电极与所述第二电极的所述电极接触部分之间。
[0010]在一个或一个以上实施例中，存储器单元(其具有:第一电极，其具有相对于所述第一电极的底面成小于90度角的侧壁；及第二电极的电极接触部分，所述电极接触部分具有相对于所述第一电极的所述底面成小于90度角的侧壁)可使其纤丝成核位置定位于所述第一电极的钝峰与所述第二电极的所述电极接触部分的一点之间。
[0011]在本发明的以下详细描述中，参考形成本发明的一部分的附图，且附图中以说明方式展示可如何实践本发明的许多实施例。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本发明的实施例，且应了解，可利用其它实施例且可在不背离本发明的范围的情况下做出过程、电及/或结构变化。
[0012]如本文中所使用，“许多”某事物可指代一个或一个以上此类事物。例如，许多存储器装置可指代一个或一个以上存储器装置。此外，如本文中般使用指定符“N”及“M”(尤其相对于图式中的参考编号)指示:本发明的许多实施例可包含许多如此指定的特定特征。
[0013]本文中的图式遵循编号惯例，其中首位数字或前若干位数字对应于图式编号且剩余数字识别图式中的元件或组件。可使用类似数字来识别不同图之间的类似元件或组件。例如，208可指代图2中的元件“08”且在图3中一类似元件可被标记为308。应了解，本文各种实施例中所展示的元件可经添加、交换及/或删除以便提供本发明的许多额外实施例。此外，应了解，图中所提供的元件的比例及相对尺度意在说明本发明的实施例且不应以限制性意义理解。
[0014]图1为框图，其说明存储器单元阵列100的一部分。在图1所说明的实例中，阵列100为交叉点阵列，其包含:第一数量的导电线130-0、130-1、…、130-N(例如存取线)，其在本文中可被称为字线；及第二数量的导电线120-0、120-1、…、120-M(例如数据线)，其在本文中可被称为位线。如图所说明，字线130-0、130-1、…、130-N实质上彼此平行且实质上正交于实质上彼此平行的位线120-0、120-1、…、120-M;然而，实施例不限于此。
[0015]存储器单元阵列100可为例如结合图2、3、4A、4B及4C而描述的存储器单元的存储器单元。在此实例中，存储器单元位于字线130-0、130-1、…、130-N与位线120-0、120-1、…、120-M的交叉点中的每一者处且存储器单元可以二端架构起作用，所述二端架构(例如)具有特定字线130-0、130-1、…、130-N及位线120-0、120-1、…、120-M作为存储器单元的电极。`
[0016]举例来说，存储器单元可为电阻可变存储器单元(例如RRAM单元、CBRAM单元、PCRAM单元及/或STT-RAM单元)及其它类型的存储器单元。存储元件125可包含存储元件材料及/或选择装置(例如存取装置)。存储元件125的存储元件材料部分可包含存储器单元的可编程部分，例如，可编程到许多不同数据状态的部分。所述存取装置可尤其为二极管或非欧姆装置(N0D)。举例来说，在电阻可变存储器单元中，存储元件可包含存储器单元的具有某一电阻的部分，所述部分可响应于(例如)所施加编程电压及/或电流脉冲而编程到对应于特定数据状态的特定电平。存储元件可包含一种或一种以上材料，其共同包括存储元件的可变电阻存储元件材料部分。举例来说，所述材料可包含金属离子源层、吸氧层(例如氧源层)及有源切换层(例如固态电解质、硫族化物、过渡金属氧化物材料或具有两种或两种以上金属(例如过渡金属、碱土金属及/或稀土金属)的混合价氧化物)中的至少一者。实施例不受限于与存储器单元的存储元件125相关联的一或若干特定电阻可变材料。举例来说，所述电阻可变材料可为由各种掺杂或未掺杂材料形成的硫族化物。可用于形成存储元件的电阻可变材料的其它实例尤其包含二元金属氧化物材料、超巨磁阻材料及/或各种聚合物基电阻可变材料。
[0017]在操作中，可通过经由选定字线130-0、130-1、…、130-N及位线120-0、120_1、…、120-M横跨存储器单元施加电压(例如写入电压)来编程阵列100的存储器单元。横跨存储器单元的电压脉冲的宽度及/或量值可经调整(例如经变动)以(例如)通过调整存储元件的电阻电平将存储器单元编程到特定数据状态。
[0018]可通过响应于施加到与相应单元耦合的选定字线130-0、130-1、…、130-N的特定电压而感测对应于相应存储器单元的位线120-0、120-1、…、120-M上的(例如)电流而使用感测(例如读取)操作来确定存储器单元的数据状态。感测操作还可包含在特定电压下使未被选择的字线及位线偏压以感测选定单元的数据状态。
[0019]图2说明根据本发明的一个或一个以上实施例的存储器单元阵列的一部分。图2中的存储器单元阵列可为例如图1中所说明的阵列100的阵列。如图2中所说明，电极材料204形成在衬底材料201上。衬底材料201可为半导体材料(例如硅)及各种其它衬底材料。电极材料204可为例如铜及/或钨的导电材料及各种其它导电材料。电极材料204可为底部电极，例如导电线(例如，图1中所展示的存取线(例如字线130-0到130-N)或数据线(例如位线120-0到120-M))。电极材料204可经蚀刻以于其内形成许多谷。例如，可使用各向同性蚀刻工艺(例如等离子蚀刻)及/或湿式蚀刻工艺来形成电极材料204中的谷。电极材料204中的谷具有(例如)相对于电极材料204的平坦底面成小于90度角的非垂直侧壁。在一个或一个以上实施例中，所述侧壁可具有至少10度到80度之间的角度。在一个或一个以上实施例中，所述侧壁可具有约30度到约60度之间的角度。在一个或一个以上实施例中，所述侧壁可呈凸形及/或凹形同时实质上非垂直。实施例不受限于电极204的所述侧壁的特定非垂直角。用于在电极材料204内形成谷的对电极材料204的蚀刻还可使电极204彼此隔离。
[0020]在一个或一个以上实施例中，可用电介质材料202填充接触材料204中的谷。电介质材料202可为例如氮化硅(Si3N4)或硅氧化物(SiOx)的电介质氧化物或氮化物及各种其它电介质材料。在图2所展示的实例中，电介质材料202及电极材料204经平坦化以形成电介质材料202及电极材料204的平坦表面。使电极材料204的表面平坦化可导致电极204的横截面具有梯形横截面形状且由形成于电极204之间的相应谷中的电介质材料202使电极204分离。虽然在图2中未说明，但电极204在(例如)沿进入页面的方向上形成导电线。
[0021]在一个或一个以上实施例中，存储元件材料206可形成于电介质材料202及电极材料204的平坦化表面上方。电极材料204包含接触部分207。电极材料的接触部分207可界接且接触存储元件材料206。例如，可使用沉积工艺(例如原子层沉积(ALD)及/或化学气相沉积(CVD))来形成存储元件材料206。存储元件材料206可包含(例如)一种或一种以上电阻可变材料，例如过渡金属氧化物材料或包含两种或两种以上金属(例如过渡金属、碱土金属及/或稀土金属)的钙钛矿。实施例不受限于特定电阻可变材料。
[0022]电介质材料212可形成于存储元件材料206上方。电介质材料212可为电介质氧化物或氮化物，例如(例如)氮化硅(Si3N4)或硅氧化物(SiOx)。材料212可经蚀刻以在其内形成谷。例如，可使用各向同性蚀刻工艺(例如等离子蚀刻)及/或湿式蚀刻工艺来形成材料212中的谷。所述蚀刻工艺`可为向下蚀刻到存储元件材料206的选择性蚀刻工艺。电介质材料212中的谷的侧壁是非垂直的(例如，相对于衬底的平坦底面及/或电极材料204的底面成小于90度角)且可呈笔直、凸形及/或凹形。
[0023]如图2中所说明，电极208的电极接触部分210可形成于电介质材料212中所形成的谷中。因而，电极208的电极接触部分210具有由形成于电介质材料212中的谷的侧壁界定的侧壁。可经由沉积工艺(例如物理气相沉积(PVD)、CVD及/或ALD)而形成电极208的电极接触部分210。实施例不受限于特定接触材料。在一个或一个以上实施例中，接触材料210可由与电极材料208相同的材料组成。在一个或一个以上实施例中，接触材料210可由与电极材料208的材料不同的材料组成。例如,接触材料210可为金属离子源材料(例如硫化银及/或碲化铜)，而电极材料208可为钨及/或铜。在接触材料210与电极材料208为不同材料的一个或一个以上实施例中，接触材料210与电极材料208之间可包含至少一个介入层(例如TaN)(图中未说明)以提供粘着性及/或扩散势垒。
[0024]电极材料208可形成于电介质材料212中所形成的谷的剩余部分(例如，未被电极208的电极接触部分210填充的余留部分)中以接触电极接触部分210。电极材料208可为导电材料，例如(例如)铜及/或钨。电极材料208可为顶部电极，例如导电线(例如如图1中所展示的存取线(例如字线130-0到130-N)或数据线(例如位线120-0到120-M))。形成于谷中的电极材料208及电介质材料212可经平坦化(例如，经回蚀)以隔离形成于电介质材料212中的每一相应谷中的电极材料208。形成于电介质材料212中的谷具有与形成于(例如)电极材料204中的谷不平行的定向，使得电极204与208不平行。在一个或一个以上实施例中，电极204与208是正交的。
[0025]根据图2中所说明实施例的存储器单元可提供与先前存储器单元(例如CBRAM及/或RRAM单元)相比减小的与纤丝成核位置相关的可变性。例如，所述纤丝成核位置可定位于相应电极204的钝峰与相应电极接触部分210的点之间。即，所述纤丝成核位置介于电极208的电极接触部分210的点与电极材料204的钝峰之间，其可变性小于具有(例如)两个平坦表面之间的任一纤丝成核位置的存储器单元。此外，电极208的电极接触部分210的点及电极材料204的钝峰可使电场集中于存储元件材料206中，使得与图2中的存储器单元相关联的形成电压小于具有含平坦表面的电极的存储器单元的形成电压。
[0026]图3说明根据本发明的一个或一个以上实施例的存储器单元阵列的一部分。图3中的存储器单元阵列可为例如图1中所说明的阵列100的阵列。如图3中所说明，电极材料304可形成于衬底301上。衬底材料301可为例如硅的衬底材料及各种其它衬底材料。电极材料304可为例如铜/或钨的导电材料及各种其它导电材料。电极材料304可为底部电极，例如导电线(例如图1中所展示的存取线(例如字线130-0到130-N)或数据线(例如位线120-0到120-M))。电极材料304可经蚀刻以于其内形成若干谷。例如，可使用一般各向同性蚀刻工艺(例如等离子蚀刻)及/或湿式蚀刻工艺来形成电极材料304中的谷。电极材料304中的谷具有(例如)相对于电极材料304的平坦底面成小于90度角的非垂直侧壁。在一个或一个以上实施例中，所述侧壁可具有至少10度到80度之间的角度。在一个或一个以上实施例中，所述侧壁可具有约30度到约60度之间的角度。实施例不受限于电极304的所述侧壁的特定非垂直角。用于在电极材料304内形成所述谷的电极材料304的蚀刻还可使电极304彼此隔离。
[0027]在一个或一个以上实施例中，可用电介质材料302填充电极材料304中的谷。电介质材料302可为例如氮化硅(Si3N4)或硅氧化物(SiOx)的电介质氧化物或氮化物及各种其它电介质材料。在图3所展示的实例中，电介质材料302可经蚀刻以暴露电极材料304的尖峰。例如，可使用各向异性蚀刻工艺(例如等离子蚀刻及/或物理溅镀)来蚀刻电介质材料302。所述蚀刻工艺可为仅蚀刻电介质材料302的选择性蚀刻工艺。电极材料304的蚀刻可导致电极304的横截面具有三角形横截面形状。电极材料304的蚀刻可包含在电极材料304中形成三角形横截面，其中由形成于电极材料之间的相应谷中的电介质材料302分离电极材料的每一实质上呈三角形的部分。虽然图3中未说明，但电极304在(例如)沿进入页面的方向上形成导电线。
[0028]在一个或一个以上实施例中，存储元件材料306可形成于电极材料304及电介质材料302上方。例如，可使用沉积工艺(例如原子层沉积(ALD)及/或化学气相沉积(CVD))来形成存储元件材料306。电极材料304包含接触部分307。电极材料的接触部分307可界接存储元件材料306。存储元件材料306形成于电极材料304的尖峰上，且用以形成存储元件材料306的保形工艺可导致存储元件材料306包含形成于电极材料304的尖峰上方的尖峰。存储兀件材料306可包含(例如)一种或一种以上电阻可变材料，例如由过渡金属氧化物材料或硫族化物材料组成的固态电解质。实施例不受限于特定电阻可变材料。
[0029]电介质材料312可形成于存储元件材料306上方。电介质材料312可为电介质氧化物或氮化物，例如(例如)氮化硅(Si3N4)或硅氧化物(SiOx)。电介质材料312可经蚀刻以于其内形成谷。例如，可使用各向同性蚀刻工艺(例如等离子蚀刻)及/或湿式蚀刻工艺来形成电介质材料312中的谷。所述蚀刻工艺可为向下蚀刻到存储元件材料306的选择性蚀刻工艺。电介质材料312中的所述谷的侧壁是非垂直的，例如相对于电介质材料312的平坦底面及/或电极材料304的底面成小于90度角。
[0030]如图3中所说明，电极308的电极接触部分310可形成于电介质材料312中所形成的谷中。因而，电极308的电极接触部分310可形成于存储元件材料306的尖峰上。存储元件材料306的尖峰可充当鞍座，其中电极308的电极接触部分310形成于尖峰上。电极308的电极接触部分310可具有由形成于电介质材料312中的谷的侧壁界定的侧壁。可使用PVD、CVD及/或ALD来形成电极接触材料。在各种实施例中，电极308的电极接触部分310可为经由PVD而形成的CuTe。然而，实施例不受限于特定接触材料。
[0031]电极材料308可形成于电介质材料312中所形成的谷的剩余部分(例如，未被电极308的电极接触部分310填充的余留部分)中以接触电极接触部分310。电极材料308可为导电材料，例如(例如)铜及/或钨。电极材料308可为顶部电极，例如导电线(例如如图1中所展示的存取线(例如字线130-0到130-N)或数据线(例如位线120-0到120-M))。形成于谷中的电极材料308及电介质材料312可经平坦化(例如，经抛光及/或回蚀)以隔离形成于电介质材料312中的每一相应谷中的电极材料308。形成于电介质材料312中的谷具有与形成于(例如)电极材料304中的谷正交的定向，使得电极304与308是正交的。
[0032]根据图3中所说明实施例的存储器单元可提供比前述存储器单元(例如CBRAM及/或RRAM单元)小的与纤丝成核位置相关的可变性。例如，所述纤丝成核位置可定位于形成于存储元件材料306的尖峰上的电极308的电极接触部分310与电极材料304的尖峰之间。即，所述纤丝成核位置介于与存储元件材料306的尖峰耦合的电极308的电极接触部分310与电极材料304的尖峰之间，其可变性小于具有(例如)两个平坦表面之间的纤丝成核位置的存储器单元。此外，与存储元件材料306的尖峰耦合的电极308的电极接触部分310及电极材料304的尖峰可使电场集中于存储元件材料306中，使得图3中的存储器单元的形成电压小于与具有含平坦表面的电极的存储器单元相关联的形成电压。
[0033]图4A到4C说明根据本发明的一个或一个以上实施例的存储器单元的一部分。图4A为根据本发明的一个或一个以上实施例的存储器单元的一部分的框图。图4A说明存储器单元的电极404。电极404可为所述存储器单元的底部电极。在许多实施例中，电极404包含鞍形区405。鞍形区405包含从(例如)电极404的表面凹入使得其具有鞍形形状的区域。可通过蚀刻电极404而形成鞍形区405。可使用(例如)等离子及/或湿式化学蚀刻工艺来完成用以形成鞍形区405的电极404的蚀刻。鞍形区405可包含比电极404的经蚀刻部分的蚀刻前表面积大的表面积。
[0034]图4B为根据本发明的一个或一个以上实施例的存储器单元的一部分的框图。图4B说明图4A的电极404，其中存储元件材料406形成于鞍形区405中。存储元件材料406具有均匀厚度且与以上结合图4A而描述的蚀刻工艺期间所界定的鞍形区405的表面区域上方的电极404成保形接触。与存储元件材料406接触的鞍形区405的部分的表面积大于鞍形区下方的电极404的底部的表面的表面积(其为对应平坦交叉点装置的面积)。与存储元件材料406接触的鞍形区405的部分的界面面积大于存储元件的投影区占用面积。可通过使电极404的宽度411与电极408的宽度413相乘而界定存储元件的投影区占用面积。
[0035]图4C为根据本发明的一个或一个以上实施例的存储器单元的一部分的框图。图4C中说明电极408。电极408可为顶部电极且可形成于图4B中所展示电极404的鞍形区405中所形成的材料406上方。因而，电极408为经由削减及/或镶嵌处理而保形地形成于鞍形区405及保形存储元件材料406上方。因而，电极408包含反向鞍形区409。当电极408被放置在电极404上时，409的表面区域可与存储元件材料406的外表面区域接触。电极408可经配置使得在电极408被放置在电极404上时电极408的底面是在电极404的顶面下方。存储兀件材料406的表面积大于鞍形区下方的电极404的底部的表面的表面积(其与平坦装置的面积对应)。电极408可被放置在电极404及存储元件材料406上，使得电极408定向成与电极404不平行。
[0036]根据图4A到4C中所说明实施例而形成的存储器单元具有比具有电极与存储元件材料之间的接触的平坦表面积的存储器单元大的电极与存储元件材料之间(例如电极406及408与存储元件材料406之间)的接触的表面积。比平坦交叉点存储器单元大的由鞍形交叉点提供的存储器单元中的电极与存储元件材料之间的接触的较大表面积可为给定技术节点及具有面积分布切换机构的RRAM装置提供更大信噪比(例如感测裕量)及其它益处。
[0037]结论
[0038]本发明包含存储器单元结构及其形成方法。一个此存储器单元包含:第一电极，其具有相对于所述第一电极的底面成小于90度角的侧壁；第二电极，其包含所述第二电极的电极接触部分，所述电极接触部分具有相对于所述第一电极的所述底面成小于90度角的侧壁，其中所述第二电极在所述第一电极上方；及存储元件，其介于所述第一电极与所述第二电极的所述电极接触部分之间。[0039]虽然已在本文中说明及描述特定实施例，但所属领域的一般技术人员将了解，经计算以实现相同结果的布置可替代所展示的特定实施例。本发明意在涵盖本发明的许多实施例的适应或变动。应了解，已以说明方式且非限制方式作出以上描述。所属领域的一般技术人员将在审阅以上描述后明白以上实施例与本文中未具体描述的其它实施例的组合。本发明的许多实施例的范围包含其中使用以上结构及方法的其它应用。因此，应参考所附权利要求书及此权利要求书所授权的等效物的全范围而确定本发明的许多实施例的范围。
[0040]在前述【具体实施方式】中，为简化本发明，可在单一实施例中将一些特征归类到一起。本发明的方法不应被解释为反映以下意图:本发明的所揭示实施例必须使用比各权利要求中所清楚列举的特征多的特征。相反，如所附权利要求书所反映，本发明的标的物在于少于单一所揭示实施例的全部特征。因此，所附权利要求书特此并入到【具体实施方式】中，其中每一项权利要求均可独立作为单独实施例。
【权利要求】
1.一种存储器单元，其包括: 第一电极，其具有相对于所述第一电极的底面成小于90度角的侧壁； 第二电极，其包含所述第二电极的电极接触部分，所述电极接触部分具有相对于所述第一电极的所述底面成小于90度角的侧壁，其中所述第二电极在所述第一电极上方；及 存储元件，其介于所述第一电极与所述第二电极的所述电极接触部分之间。
2.根据权利要求1所述的存储器单元，其中所述第二电极的电极接触部分具有相对于所述第一电极的所述底面成小于90度角的侧壁。
3.根据权利要求1所述的存储器单元，其中所述第一电极具有梯形横截面区域及选自由笔直、凹形或凸形组成的群组的侧壁。
4.根据权利要求3所述的存储器单元，其中所述第一电极的所述梯形横截面区域的顶面为所述第一电极的电极接触部分且与所述存储元件接触。
5.根据权利要求1到4中任一权利要求所述的存储器单元，其中所述第一电极具有三角形横截面区域及选自由笔直、凹形或凸形组成的群组的侧壁。
6.根据权利要求1到4中任一权利要求所述的存储器单元，其中所述存储元件包含电阻可变材料及存 取装置。
7.根据权利要求1到4中任一权利要求所述的存储器单元，其中所述电极接触的所述侧壁朝向所述存储元件会聚。
8.根据权利要求7所述的存储器单元，其中所述存储器单元的有源区介于所述第一电极的顶点与所述第二电极的所述电极接触部分的顶点之间。
9.一种存储器单元，其包括: 电阻可变材料，其形成于具有非垂直侧壁的第一电极的钝峰上； 第一电介质材料，其形成于所述电阻可变材料上且具有形成于其内的谷；及 第二电极的接触部分，其形成于所述谷中使得所述接触具有由所述谷界定的非垂直侧壁。
10.根据权利要求9所述的存储器单元，其中所述第二电极的剩余部分形成于所述谷内的第二电极的所述接触部分上方，使得所述第二电极的所述剩余部分具有由所述谷界定的成角度侧壁。
11.根据权利要求9所述的存储器单元，其中所述第一电极为底部电极且第二电介质材料形成于谷中，所述谷具有形成于所述底部电极与邻近底部电极之间的成角度侧壁。
12.根据权利要求9到11中任一权利要求所述的存储器单元，其中所述第一电极为底部电极导体线。
13.根据权利要求12所述的存储器单元，其中所述第二电极为与所述底部电极导体线不平行的顶部电极导体线。
14.一种存储器单元，其包括: 电阻可变材料，其形成于具有成角度侧壁的第一电极的尖峰上，使得所述电阻可变材料包含尖峰及成角度侧壁； 第一电介质材料，其形成于所述电阻可变材料上且具有形成于其内的谷；及 第二电极的接触部分，其形成于所述谷中使得所述第二电极的所述接触部分具有由所述谷界定的成角度侧壁。
15.根据权利要求14所述的存储器单元，其中所述第二电极的剩余部分形成于所述谷内的所述接触上使得所述第二电极的所述剩余部分具有由所述谷界定的成角度侧壁。
16.根据权利要求14所述的存储器单元，其中所述第二电极的所述接触部分形成于所述电阻可变材料的所述尖峰上且与所述电阻可变材料的所述侧壁重叠。
17.根据权利要求14到16中任一权利要求所述的存储器单元，其中由所述电阻可变材料的所述侧壁界定所述第二电极的所述接触部分与所述电阻可变材料之间的接触的表面积。
18.根据权利要求14到16中任一权利要求所述的存储器单元，其中所述第二电极的所述接触部分的所述成角度侧壁相对于所述第一电介质材料的底面成约10度到约80度角。
19.一种存储器单元，其包括: 第一电极，其具有鞍形区； 电阻可变材料，其形成于所述鞍形区中且具有与所述第一电极接触的一部分；及 第二电极，其具有与所述电阻可变材料接触的一部分。
20.根据权利要求19所述的存储器单元，其中与所述第一电极的所述鞍形区接触的所述电阻可变材料的所述部分的界面面积大于所述鞍形区下方的占用区的面积。
21.根据权利要求19所述的存储器单元，其中与所述第二电极接触的所述电阻可变材料的所述部分的表面积大于所述鞍形区下方的所述第一电极的表面的表面积。
22.根据权利要求19到21中任一权利要求所述的存储器单元，其中所述第二电极的底面定位在所述第一电极的顶面下方。
23.根据权利要求19到21中任一权利要求所述的存储器单元，其中所述第一与第二电极彼此非平行定向。
24.根据权利要求19到21中任一权利要求所述的存储器单元，其中电介质材料包围所述第一及第二电极。
25.根据权利要求19到21中任一权利要求所述的存储器单元，其中所述存储器单元为电阻随机存取存储器RRAM单元。
26.一种存储器单元阵列，其包括: 第一数量的电极，其各自具有相对于所述第一数量的电极的底面成小于90度角的侧壁； 第二数量的电极，其各自包含所述第一电极的电极接触部分，所述电极接触部分具有相对于所述第一数量的电极的所述底面成小于90度角的侧壁，其中所述第二数量的电极在所述第一数量的电极上方；及 若干存储元件，其介于所述第一数量的电极与所述第二数量的电极的所述电极接触部分之间。
27.根据权利要求26所述的阵列，其中第一电介质材料的若干部分使所述第一数量的电极中的每一者彼此分离。
28.根据权利要求26所述的阵列，其中第二电介质材料的若干部分使所述第二数量的电极中的每一者彼此分离。
29.根据权利要求26到28中任一权利要求所述的阵列，其中所述存储器单元阵列配置成交叉点存储器单元阵列。
30.一种存储器单元阵列，其包括: 若干鞍形区，其形成于第一接触材料的若干部分中，其中由第一电介质材料分离所述第一接触材料的所述若干部分中的每一者； 电阻可变存储元件，其形成于所述若干鞍形区中的每一者中 '及 第二接触材料的若干部分，其形成于所述若干鞍形区的每一者中的所述电阻可变存储元件上方。
31.根据权利要求30所述的阵列，其中由第二电介质材料分离第二接触材料的所述若干部分。
32.根据权利要求30所述的阵列，其中第一接触材料的所述若干部分与所述第二接触材料的所述若干部分彼此非平行定向。
33.根据权利要求30到32中任一权利要求所述的阵列，其中所述存储器单元阵列配置成交叉点存储器单元阵列。
34.根据权利要求30到32中任一权利要求所述的阵列，其中所述电阻可变存储元件包含电阻可变存储元件及存取装置。
【文档编号】H01L27/115GK103733339SQ201280039517
【公开日】2014年4月16日 申请日期:2012年6月28日 优先权日:2011年7月1日
【发明者】斯科特·E·西里斯 申请人:美光科技公司