固态成像装置、固态成像装置的驱动方法和电子设备的制作方法

固态成像装置、固态成像装置的驱动方法和电子设备的制作方法
【专利摘要】本公开涉及一种固态成像装置、其驱动方法和电子设备，其目的是提供能够实现像素的微细化并提高灵敏度和饱和电荷量的具有全局快门功能的固态成像装置。本公开的另一个目的是提供一种使用所述固态成像装置的电子设备。在具有全局快门功能的固态成像装置(1)中，第一电荷累积部(18)和第二电荷累积部(25)在基板(12)的深度方向上叠置，所述信号电荷从第一电荷累积部(12)到第二电荷累积部(25)的传输通过纵型的第一传输晶体管(Tr1)进行。因此，可以实现像素的微细化。
【专利说明】固态成像装置、固态成像装置的驱动方法和电子设备
【技术领域】
[0001]本公开涉及一种固态成像装置，特别涉及一种CMOS型的固态成像装置和其驱动方法。此外，本公开涉及一种包括该固态成像装置的电子设备。
【背景技术】
[0002]一般的CMOS (互补金属氧化物半导体)型的固态成像装置具有其中二维排列的像素阵列针对每个像素行顺次扫描以读出像素信号的机构。这种行顺次扫描在针对每个像素行的累积期间中造成时间位移，从而导致通过拍摄移动对象获得的图像失真的被称为焦面失真的现象。
[0003]在不允许图像失真的快速移动对象的拍摄中，或者在其中拍摄的图像的同时性是必要的应用中，全局快门功能或机械快门功能已经被提出用于实现像素阵列的累积期间的同时性。
[0004]机械快门功能能够进行其中通过利用机械遮光装置控制曝光时间而同时在全部像素中完成曝光的全局曝光。具体地，机械快门被打开同时开始全部像素的曝光，并且在一段时间后，关断而结束曝光。然而，在利用机械快门进行全局曝光的情况下，机械遮光装置是必要的，这使得难以减小尺寸。此外，由于在机械快门的机械驱动速度方面存在限制，因此像素区域内的曝光时间的同时性较差。
[0005]另一方面，全局快门功能能够进行其中通过电气控制同时在全部像素中完成曝光的全局曝光。具体地，通过进行像素阵列中的光电二极管的整行同时复位驱动，同时开始全部像素阵列面中的信号电荷的累积。然后，通过整行同时转移驱动到诸如浮动扩散等电荷累积部，信号电荷在全部像素阵列面中的累积同时完成。
[0006]顺便提及的是，在采用全局快门功能的情况下，信号电荷按类似于一般的CMOS型的固态成像装置的方式通过行顺次扫描读出。因此，直到读出时间为止，必须在诸如浮动扩散等电荷累积部中累积已经通过全局快门功能在全部像素中同时读出的信号电荷。这会导致直到读出时间为止在浮动扩散区中保持的信号电荷的漏出或者由于由浮动扩散的光电转换产生的噪声(称为伪信号)造成的劣化的问题。
[0007]为了防止这一点，已经提出了其中遮光膜被设置在诸如浮动扩散等电荷累积部的上部的结构。然而，遮光膜的设置会引起由于光电二极管的开口面积减小而使灵敏度变差并且饱和灵敏度变差的问题。此外，由于诸如浮动扩散等电荷累积部通常在水平方向上布置在靠近作为光入射部的光电二极管的位置，因此，由于光的衍射现象或散射现象，光可以在其中漏出，在这种情况下，噪声增大。
[0008]此外，在硅和氧化硅膜之间的界面处，存在大量的晶体缺陷，使得暗电流容易发生。因此，当电荷被保持在浮动扩散时，取决于读出的顺序，在施加到信号电平的暗电流中产生差异。来自这种暗电流的噪声不能仅仅通过复位电平的噪声去除而取消。
[0009]作为针对该问题的解决方案，已经提出了一种固态成像装置，其中在像素内累积电荷的存储部与浮动扩散分开安置(专利文献I和2)。存储部形成为可以埋入的电荷累积部，并且暂时保持从光电二极管传输的信号电荷。然而，在具有上述存储部的结构中，光被遮挡的面积相对于像素面积很大，使得开口面积变小。结果，灵敏度进一步恶化。
[0010]另一方面，背面照射型的固态成像装置已被提出作为用于相对于入射光增大像素的开口面积的手段。在背面照射型的固态成像装置中，通过使设有包括晶体管、配线等的电路的半导体基板的正面的相对侧上的背面侧作为光入射面，像素的开口可以增加，因此可以实现微细化。
[0011 ] 顺便提及的是，当在背面照射型的固态成像装置中添加全局快门功能的情况下，为了防止光进入而到达半导体基板的正面侧，使用其中遮光膜形成在光入射面侧的结构。在这种情况下，当遮光膜被形成为很大时，像素的开口面积变窄，使得微细化变难。
[0012]专利文献3公开了其中电容器形成在半导体基板的外部的结构。然而，在这种结构中，从电容器产生大量的暗电流，并且不能获得高质量的图像。
[0013]引用文献列表
[0014]专利文献
[0015]专利文献I JP2OO7-5O3722A
[0016]专利文献2 JP2006-311515A
[0017]专利文献3 JP4-281681A

【发明内容】

[0018]发明所要解决的问题
[0019]考虑到上述情况，本公开的目的是提供一种固态成像装置，其能够实现像素的微细化并提高灵敏度和饱和电荷量，还提供该固态成像装置的驱动方法。本公开的另一个目的是提供一种包括该固态成像装置电子的装置。
[0020]解决问题的方案
[0021]根据本公开的固态成像装置包括光电转换部、第一电荷累积部、第二电荷累积部、第一传输晶体管、浮动扩散部和第二传输晶体管。所述光电转换部生成对应于光量的信号电荷。第一电荷累积部设置在所述基板上并累积在所述光电转换部中生成的信号电荷。第二电荷累积部在基板深度方向上叠置在第一电荷累积部上，并读出在第一电荷累积部中累积的信号电荷。第一传输晶体管包括埋设在所述基板中的第一传输栅极，第一传输栅极的深度从设有第二电荷累积部的基板表面到达第一电荷累积部。所述浮动扩散部邻近第二电荷累积部形成。第二传输晶体管将第二电荷累积部中累积的信号电荷传输到所述浮动扩散部。
[0022]在根据本公开的固态成像装置中，第一电荷累积部和第二电荷累积部在基板深度方向上叠置。因此，像素面积可以减小。信号电荷从第一电荷累积部到第二电荷累积部的读出通过纵型的第一传输晶体管进行。因此，晶体管的面积也减小，从而实现了像素的微细化。
[0023]根据本公开的固态成像装置的驱动方法包括在上述的固态成像装置中通过打开第一传输晶体管，将第一电荷累积部和光电转换部中累积的信号电荷在全部像素中同时传输到第二电荷累积部。此外，通过打开第二传输晶体管，针对每行读出第二电荷累积部中保持的信号电荷。[0024]在根据本公开的固态成像装置的驱动方法中，第一电荷累积部中累积的信号电荷可以在全部像素中同时传输到第二电荷累积部并在第二电荷累积部中保持。因此，在全部像素中曝光期间可以同步。
[0025]根据本公开的电子设备包括光学透镜、通过所述光学透镜汇集的光入射到其上的上述的固态成像装置和处理从所述固态成像装置输出的输出信号的信号处理电路。
[0026]在根据本公开的电子设备的固态成像装置中，第一电荷累积部和第二电荷累积部在基板深度方向上叠置。因此，像素面积减小，电子设备的尺寸也减小。信号电荷从第一电荷累积部到第二电荷累积部的读出通过纵型的第一传输晶体管进行。因此，晶体管的面积也减小，从而实现了像素的微细化，并且电子设备的图像质量得到提高。
[0027]发明效果
[0028]根据本公开的固态成像装置，由于第一电荷累积部和第二电荷累积部在基板深度方向上叠置，因此像素微细化。此外，由于光电转换部和第一电荷累积部的面积可以增加，因此饱和电荷量可以改善。通过使用该固态成像装置，电子设备可以具有更高的图像质量。
【专利附图】

【附图说明】
[0029]图1是示出根据本公开第一实施方案的整个CMOS型固态成像装置的示意结构图。
[0030]图2示出在根据第一实施方案的固态成像装置中的像素区域的示意性断面结构。
[0031]图3是根据第一实施方案的固态成像装置的像素的等效电路图。
[0032]图4A?4D是示出根据第一实施方案的固态成像装置的制造方法的步骤图(部分I)。
[0033]图5E和图5F是示出根据第一实施方案的固态成像装置的制造方法的步骤图(部分2) ο
[0034]图6是示出根据第一实施方案的固态成像装置的驱动方法的时序图。
[0035]图7A?图7C是示出根据变形例的固态成像装置的制造方法的步骤图。
[0036]图8是根据本公开第二实施方案的固态成像装置的主要部分的断面结构图。
[0037]图9是根据第二实施方案的固态成像装置的像素的等效电路图。
[0038]图10是示出根据第二实施方案的固态成像装置的驱动方法的时序图。
[0039]图11是根据本公开第三实施方案的固态成像装置的主要部分的断面结构图。
[0040]图12是根据本公开第四实施方案的固态成像装置的主要部分的截面结构图。
[0041]图13是根据本公开第五实施方案的固态成像装置的主要部分的截面结构图。
[0042]图14是根据本公开第六实施方案的固态成像装置的主要部分的截面结构图。
[0043]图15是示出在各种半导体材料中的光子能量和光吸收系数之间的关系的图。
[0044]图16是表示黄铜矿材料的晶格常数和带隙之间的关系的图(部分I)。
[0045]图17是表示黄铜矿材料的晶格常数和带隙之间的关系的图(部分2)。
[0046]图18是表示各种硅化物材料的消光系数k和光子能量之间的关系的图。
[0047]图19是示出在根据第六实施方案的固态成像装置中的模拟光传输的结果的图。
[0048]图20A?20D是示出根据第六实施方案的固态成像装置的制造方法的步骤图(部分I)。
[0049]图21E是示出根据第六实施方案的固态成像装置的制造方法的步骤图(部分2)。[0050]图22是根据第六实施方案的第一变形例的固态成像装置的主要部分的截面结构图。
[0051]图23是根据第六实施方案的第二变形例的固态成像装置的主要部分的截面结构图。
[0052]图24是根据本公开第七实施方案的固态成像装置的主要部分的截面结构图。
[0053]图25A?25C是示出根据第七实施方案的固态成像装置的制造方法的步骤图。
[0054]图26是根据本公开第八实施方案的固态成像装置的主要部分的截面结构图。
[0055]图27是根据本公开第九实施方案的固态成像装置的主要部分的截面结构图。
[0056]图28是根据本公开第十实施方案的固态成像装置的主要部分的截面结构图。
[0057]图29是根据本公开第十一实施方案的电子设备的截面结构图。
【具体实施方式】
[0058]下面参照图1?图29说明根据本公开实施方案的固态成像装置、其驱动方法以及电子设备的例子。按以下顺序说明本公开的实施方案。请注意，本公开不限于以下的例子。
[0059]1.第一实施方案:背面照射型的固态成像装置
[0060]1-1固态成像装置的结构
[0061]1-2主要部分的结构
[0062]1-3制造方法
[0063]1-4驱动方法
[0064]1-5变形例
[0065]2.第二实施方案:在各像素中构造一个纵型晶体管的例子
[0066]3.第三实施方案:正面照射型的固态成像装置
[0067]4.第四实施方案:在传输电极中使信号电荷漂移的例子
[0068]5.第五实施方案:在信号读出晶体管中读出信号电荷的例子
[0069]6.第六实施方案:在基板上层叠光电转换部的例子
[0070]6-1主要部分的结构
[0071]6-2制造方法
[0072]6-3驱动方法
[0073]6-4第一变形例
[0074]6-5第二变形例
[0075]7.第七实施方案:在光电转换部的上层设置P型半导体层的例子
[0076]7-1主要部分的结构
[0077]7-2制造方法
[0078]8.第八实施方案:在基板上经由电极层叠置光电转换部的例子
[0079]9.第九实施方案:在正面照射型的固态成像装置中在基板上经由电极层叠置光电转换部的例子
[0080]10.第十实施方案:在基板上叠置三层光电转换膜的例子
[0081]11.第H 实施方案:电子设备
[0082]<第一实施方案:背面照射型的固态成像装置>[0083][1-1固态成像装置的结构]
[0084]首先，说明根据本公开第一实施方案的固态成像装置。图1是示出根据本公开第一实施方案的整个CMOS型固态成像装置的示意结构图。
[0085]根据本实施方案的固态成像装置I包括具有在硅制成的基板11上排列的多个像素2的像素区域3、垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7和控制电路8。
[0086]像素2包括具有光电二极管的光电转换部和多个像素晶体管。像素2在基板11上以二维阵列状规则地排列。作为像素2中包含的像素晶体管，例如，举出的有传输晶体管、复位晶体管、选择晶体管和放大晶体管。各像素晶体管后面说明。
[0087]像素区域3包括以二维阵列状规则排列的多个像素2。像素区域3包括其中通过实际上接收光并进行光电转换生成的信号电荷被放大并读出到列信号处理电路5的有效像素区域和作为黑电平基准的用于输出光学黑色的黑基准像素区域(未示出)。黑基准像素区域通常在有效像素区域的外周部形成。
[0088]控制电路8基于垂直同步信号、水平同步信号和主时钟生成作为垂直驱动电路4、列信号处理电路5、水平驱动电路6等的操作的基准的时钟信号、控制信号等。在控制电路8中生成的时钟信号、控制信号等被输入到垂直驱动电路4、列信号处理电路5、水平驱动电路6等。
[0089]垂直驱动电路4例如由移位寄存器形成，并在顺次垂直方向上逐行选择性地扫描像素区域3的像素2。然后，基于根据在各像素2的光电二极管中接收到的光的量生成的信号电荷，像素信号通过垂直信号线9被供给到列信号处理电路5。
[0090]列信号处理电路5针对像素2的每列配置，例如，通过来自黑基准像素区域(在有效像素区域的周围形成，尽管未示出)的信号，针对各像素列对从像素2的一行输出的信号进行信号处理，例如噪声去除或信号放大。水平选择开关(未示出)设置在水平信号线10和列信号处理电路5的输出段之间。
[0091]水平驱动电路6例如由移位寄存器形成，并通过顺次输出水平扫描脉冲，依序选择各个列信号处理电路5，从而从各个列信号处理电路5将像素信号输出到水平信号线10。
[0092]输出电路7对从各列信号处理电路5通过水平信号线10顺次供给的信号进行信号处理，并输出信号。
[0093][1-2主要部分的结构]
[0094]接下来，对本实施方案的固态成像装置I中的各像素2的结构进行说明。本实施方案描述了背面照射型的固态成像装置的例子，其中半导体基板的背面侧为光入射面。图2示出根据本实施方案的固态成像装置I的像素区域3的示意性断面结构，图3示出根据本实施方案的固态成像装置I的各像素2的等效电路图。在图2中，各像素2的像素晶体管的一部分被示出为电路图。
[0095]如图2所示，根据本实施方案的固态成像装置I包括设置有光电转换部17、第一电荷累积部18、第二电荷累积部25、浮动扩散部34和多个像素晶体管的基板12。此外，固态成像装置I包括在基板12的正面侧上的未示出的配线层，还包括在作为基板12的光入射面的背面侧上的遮光膜22、滤光层23和片上透镜24。
[0096]基板12是由娃形成的半导体基板,厚度例如为3 μ m?5 μ m。基板12是第一导电型(在本实施方案中，η型)的半导体基板，具有形成诸如光电转换部17等像素2的杂质区域的像素区域3是第二导电型的阱区域13 (在本实施方案中，P型)。各像素2由设置在基板12中的像素隔离部20隔开。像素分离部20由从基板12的背面侧以期望深度形成的高浓度的P型半导体层形成，并且被设置用来在两个相邻的像素2之间电气隔离。
[0097]在本实施方案中，构成像素2的光电转换部17、第一和第二电荷累积部18和25、浮动扩散部34以及包括在各像素晶体管中的源极/漏极区域形成在P型的阱区域13内。各像素2包括6个像素晶体管:第一传输晶体管Trl、第二传输晶体管Tr2、第一复位晶体管Tr3、第二复位晶体管Tr4、放大晶体管Tr5和选择晶体管Tr6。
[0098]光电转换部17包括P型半导体层15和16以及η型半导体层14。ρ型半导体层15从基板12的背面以小深度形成，ρ型半导体层16从基板12以小深度形成。η型半导体层14形成在分别形成在基板12的正面和背面的ρ型半导体层15和16之间，在本实施方案中，光电二极管由分别形成在基板12的正面和背面的η型半导体层14和ρ型半导体层15和16之间的pn结形成。
[0099]在基板12的背面侧上的ρ型半导体层15形成为具有比阱区域13的ρ型杂质浓度更高的杂质浓度。在基板12的正面侧上的ρ型半导体层16由阱区域13的一部分构成。在本实施方案中，P型半导体层16由阱区域13的一部分构成；然而，可选择地，P型半导体层16可以通过在基板12的正面侧上形成高浓度的ρ型半导体层来形成。
[0100]通过按这种方式分别在基板12的正面和背面上形成的P型半导体层15和16，可以抑制在基板12和在基板12的正面和背面上形成的氧化膜之间的界面处产生的暗电流。请注意，在本实施方案中，在基板12的正面上形成的氧化膜对应于在基板12和未示出的配线层的配线之间形成的氧化膜，在基板12的背面上形成的氧化膜对应于在基板12和遮光膜22之间形成的绝缘膜21。
[0101]第一电荷累积部18由与光电转换部17中包括的η型半导体层14连接设置的η型半导体层形成。第一电荷累积部18形成在基板12的背面侧上，并且具有比光电转换部17的η型半导体层14在深度方向上的宽度更窄的宽度。在本实施方案中，第一电荷累积部18中包括的η型半导体层的杂质浓度比光电转换部17中包括的η型半导体层14的杂质浓度更高。例如，当光电转换部17中包括的η型半导体层的杂质浓度为10_14?10_15cm_3时，第一电荷累积部18可以由杂质浓度为10_15?10_16cm_3的η型半导体层形成。
[0102]按这种方式，在本实施方案中，通过设定第一电荷累积部18的杂质浓度高于光电转换部17中包括的η型半导体层14的杂质浓度，基板12具有电位梯度。因此，在光电转换部17中生成的信号电荷以高电位流到第一电荷累积部18，并在其中累积。
[0103]在形成第一电荷累积部18的区域中，在基板12的背面侧上，ρ型半导体层19由包括在光电转换部17中的ρ型半导体层15连续地形成。这样在第一电荷累积部18中抑制了暗电流在基板12和绝缘膜21之间的界面处产生。
[0104]第二电荷累积部25由形成在基板12的正面侧上的η型半导体层构成，并且被定位成在基板12的深度方向(厚度方向)上与第一电荷累积部18重叠。换句话说，第二电荷累积部25在基板12的厚度方向上在第一电荷累积部18的上部形成。在这种情况下，包括在第一电荷累积部18中的η型半导体层和包括在第二电荷累积部25中的η型半导体层经由P型阱区域13彼此电气隔离。为了进行从第一电荷累积部18到第二电荷累积部25的信号电荷到信号电荷的更完全读出(即，减少未传输残余的电荷)，第二电荷累积部25的杂质浓度期望比第一电荷累积部18的更高。
[0105]比第二电荷累积部25的η型半导体层更靠近正面侧的部分设置有与第二电荷累积部25接触的薄的ρ型半导体层26。由于ρ型半导体层26，在基板12和形成在基板12的正面侧上的配线层(未示出)的氧化膜之间的界面处产生的暗电流可以被抑制。
[0106]浮动扩散部34在基板12的正面侧上形成在第二电荷累积部25和光电转换部17之间的区域中。浮动扩散部34由高浓度的η型半导体层形成。除此之外，各像素晶体管的源极/漏极区域形成在基板12的正面侧上。图3典型地示出第一和第二复位晶体管Tr3和Tr4的漏极35和29。
[0107]按与浮动扩散部34类似的方式，在各像素晶体管中的源极/漏极区域由高浓度的η型半导体层形成。浮动扩散部34和各像素晶体管的源极/漏极区域也形成为在基板12的深度方向上与第一电荷累积部18重叠，并且形成为使得η型半导体层没有经由ρ型阱区域13彼此连接。
[0108]第一传输晶体管Trl由作为源极的第一电荷累积部18、作为漏极的第二电荷累积部25和第一传输栅极27形成。包括在第一传输晶体管Trl中的第一传输栅极27是从基板12的正面侧在深度方向上形成的纵型栅电极，并且形成为深度使得第一传输栅极27贯通第二电荷累积部25到达第一电荷累积部18。第一传输栅极27通过在从基板12的正面侧以期望深度形成的沟槽部内经由栅极绝缘膜28埋入电极材料而形成。
[0109]尽管在图2中未示出，在形成第一传输栅极27的情况下，可以在沟槽部的侧面和底面薄薄地形成P型半导体层。通过在沟槽部的侧面和底面薄薄地形成P型半导体层，在沟槽部和基板12之间的界面处产生的暗电流可以被抑制。
[0110]然后，如图3所示，第一传输栅极27被连接到供给第一传输脉冲ΦΤι^Ι的配线。在第一传输晶体管Trl中，当所需的第一传输脉冲OTrGl被施加到第一传输栅极27时，在第一电荷累积部18中累积的信号电荷可以被读出到第二电荷累积部25，在这种情况下，沿着第一传输栅极27形成信道，并且信号电荷沿着第一传输栅极27传输到第二电荷累积部25。
[0111]第二传输晶体管Tr2包括作为源极的第二电荷累积部25、作为漏极的浮动扩散部34和第二传输栅极32。包括在第二传输晶体管Tr2中的第二传输栅极32经由例如由氧化硅膜形成的栅极绝缘膜28形成在源极和漏极之间的基板12的正面侧上。如图3所示，第二传输栅极32被连接到供给第二传输脉冲OTrG2的配线。当所需的第二传输脉冲OTrG2被施加到第二传输晶体管Tr2时，在第二电荷累积部25中累积的信号电荷可以被读出到浮动扩散部34。
[0112]第一复位晶体管Tr3包括作为源极的浮动扩散部34、连接到电源电压Vdd的漏极35和第一复位栅电极33。包括在第一复位晶体管Tr3中的第一复位栅电极33经由例如由氧化硅膜形成的栅极绝缘膜28形成在源极和漏极之间的基板12的正面侧上。如图3所示，第一复位栅电极33被连接到供给第一复位脉冲ORSTl的配线。当所需的复位脉冲ORSTl被施加到第一复位晶体管ORSTl中的第一复位栅电极33时，浮动扩散部34的电位复位到电源电压VdcL
[0113] 第二复位晶体管Tr4包括作为源极的第一电荷累积部18、连接到电源电压Vdd的漏极29和第二复位栅电极30。包括在第二复位晶体管Tr4中的第二复位栅电极30是从基板12的正面侧在深度方向上形成的纵型栅电极，并且形成为深度使得第二复位栅电极30贯通漏极29到达第一电荷累积部18。第二复位栅电极30通过在从基板12的正面侧以期望深度形成的沟槽部内经由栅极绝缘膜28埋入电极材料而形成。
[0114]如图3所示，第二复位栅电极30被连接到供给第二复位脉冲ORST2的配线。在第二复位晶体管Tr4中，当所需的复位脉冲ORST2被施加到第二复位栅电极30时，第一电荷累积部18的电位被复位到电源电压Vdd。在这种情况下，沿着第二复位栅电极30形成信道，并且信号电荷沿着第三复位栅电极30排出到漏极29。在本实施方案中，由于第一电荷累积部18和光电转换部17彼此电气连接，在复位第一电荷累积部18的同时，光电转换部17的电位被复位到电源电压Vdd。
[0115]放大晶体管Tr5包括连接到电源电压Vdd的漏极、兼用作选择晶体管Tr6的漏极的源极和选择栅电极45。如图3所示，放大晶体管Tr5的源极和漏极之间的放大栅电极45连接到浮动扩散部34。放大晶体管Tr5与作为负载的电源电压Vdd形成源极跟随电路，并且根据浮动扩散部34的电位变化，像素信号输出到放大晶体管Tr5。
[0116]选择晶体管Tr6包括兼用作放大晶体管Tr5的源极的漏极、连接到垂直信号线9的源极和选择栅电极46。如图3所示，在选择晶体管Trs的源极和漏极之间的选择栅电极46被连接到供给选择脉冲OSEL的配线。当选择脉冲OSEL针对各像素被供给到选择栅电极46时,在放大晶体管Tr5中放大的像素信号经由选择晶体管Tr6被输出到垂直信号线9。
[0117]在图2的截面结构中，放大晶体管Tr5和选择晶体管Tr6作为电路图被示出，并且断面结构被省略；实际上，放大晶体管Tr5和选择晶体管Tr6在基板12的深度方向上与第一电荷累积部18重叠形成。例如，放大晶体管Tr5和选择晶体管Tr6的源极/漏极区域具有类似于第一复位晶体管Tr3的源极/漏极区域的结构的结构。
[0118]尽管未示出，但是多个配线层经由层间绝缘膜形成在基板12的正面侧上。期望的脉冲经由配线层供给到各像素晶体管，从而各像素2的信号电荷被读出。
[0119]遮光膜22经由例如由氧化硅膜形成的绝缘膜21形成在基板12的对应于光入射面侧的背面侧上，并且形成为对于光入射面使光电转换部17开口，并且使第一电荷累积部18和像素晶体管的区域遮光。遮光膜22可以由任何材料形成，只要光可以被遮住；例如，可以使用钨(W)、铝(Al)、钛(Ti)、氮化钛(TiN)、铜(Cu)或钽(Ta)。可选择地，遮光膜22可以由包含任何这些材料的多层膜形成。
[0120]滤光层23经由绝缘膜21形成在遮光膜22上，并且选择性地透过R(红色)、G(绿色)和B(蓝色)的滤色层针对各像素设置。这些滤色层针对各像素以拜耳阵列配置。
[0121]滤光层23使具有期望波长的光透过，透过的光入射在基板12内的光电转换部17上。在本实施方案中，各像素透过R、G、B光中的任何光；然而，本发明不限于此。滤光层23的材料可以是透过青色、黄色、品红色等的光的有机材料，并且各种颜色可以根据规格进行选择。
[0122]片上透镜24针对各像素形成在滤光层23上部。片上透镜24会聚入射光，并且会聚的光经由滤光层23高效地进入各光电转换部17。在本实施方案中，片上透镜24具有用于在遮光膜22中开口的光电转换部17的中心位置会聚入射光的结构。[0123]在本实施方案的固态成像装置I中，入射光在光电转换部17中进行光电转换，并且对应于入射光的信号电荷在光电转换部17中生成。生成的信号电荷沿着在基板12内的电位梯度移动，并且主要在第一电荷累积部18中累积。在第一电荷累积部18中累积的信号电荷主要在全部像素中同时传输到第二电荷累积部25，再针对每行传输到浮动扩散部34。后面详细说明这种驱动方法。
[0124]在本实施方案的固态成像装置I中，连接到光电转换部17的第一电荷累积部18和暂时保持信号电荷的第二电荷累积部25在基板12的深度方向上叠置。这样可以减小像素面积，从而实现像素的微细化。在第一电荷累积部18中累积的信号电荷可以由包括纵型晶体管的第一传输晶体管Trl读出。纵型晶体管在基板12的深度方向上读出信号电荷，由此，与在基板12的水平方向上读出信号电荷的一般平面型晶体管相比，纵型晶体管占据更小面积。这样可以实现进一步像素的微细化。
[0125]在本实施方案的固态成像装置I中，第一电荷累积部18和第二电荷累积部25在基板12的深度方向上叠置，并且第一电荷累积部18的信号电荷通过包括纵型晶体管的第一传输晶体管Trl被传输。因此，第二电荷累积部25的位置可以是任意位置，只要该位置与第一电荷累积部18重叠；因此，像素晶体管的布局的自由度很高。通过靠近遮光膜22的中心形成第二电荷累积部25，第一传输晶体管Trl可以形成在离开遮光膜22的开口的区域中。这样可以防止入射光由于在信号读出时的衍射现象、散射现象等泄漏到第二电荷累积部25，从而进一步降低了噪声。
[0126]由于连接到光电转换部17的第一电荷累积部18和形成各像素晶体管的半导体层在基板12的深度方向上的重叠位置形成，因此第一电荷累积部18的面积可以扩大。这样可以提闻饱和电荷量。
[0127][1-3制造方法]
[0128]接下来，对本实施方案的固态成像装置I的制造方法进行说明。图4A?图5F是示出本实施方案的固态成像装置I的制造方法的步骤图。
[0129]首先，在本实施方案中，准备硅的η型基板12，将作为ρ型掺杂剂的第III族原子的硼(B)的离子注入其中，从而形成P型阱区域13。其后，如图4Α所示，将作为η型掺杂剂的第五族原子的磷(P)的离子经由期望的掩模注入到基板12的正面侧。因此，形成第二电荷累积部25、浮动扩散部34和各像素晶体管的源极/漏极区域29和35。
[0130]其后，将ρ型杂质的离子以高浓度注入到第二电荷累积部25的正面侧上，从而形成薄的P型半导体层26。这些步骤可以通过一般的CMOS型固态成像装置的制造过程进行。
[0131]接下来，将由硅等形成的支撑基板(未示出)贴合到基板12的正面侧，并反转基板12，使得基板12的背面侧朝上。接下来，如图4B所示，形成在将要设置光电转换部17的区域中具有开口的抗蚀剂层36，并且经由抗蚀剂层36注入η型杂质的离子。因此，形成包括在光电转换部17中的η型半导体层14的第一区域14a。
[0132]接下来，如图4C所示，在通过CVD (化学气相沉积)法用η型杂质掺杂基板12的背面侧的同时，对η型半导体层31进行外延生长，直到获得所需的厚度。因此，形成包括在光电转换部17的η型半导体层14中的第二区域14b和包括在第一电荷累积部18中的η型半导体层。因此，形成第一电荷累积部18和光电转换部17的η型半导体层14。
[0133]在本实施方案中，第一电荷累积部18的η型半导体层的浓度优选高于光电转换部17的η型半导体层14的杂质浓度。因此，η型杂质的离子可以根据需要在第一电荷累积部18侧再次注入。
[0134]接下来，如图4D所示，在期望的区域中形成有开口的抗蚀剂层37形成在基板12的背面侧，即，在已经进行过外延生长的η型半导体层31的上面。这里，抗蚀剂层37形成为在形成图4D所示的像素隔离部20的部分中具有开口。
[0135]接下来，经由抗蚀剂层37注入P型杂质的离子，由此形成像素隔离部20。这里，ρ型掺杂剂的离子以高浓度注入到至少在之前步骤中形成的η型半导体层31针对各像素分离的深度。
[0136]然后，在形成像素隔离部20的步骤中形成的抗蚀剂层37被除去，并且ρ型杂质的离子以高浓度在光电转换部17的η型半导体层14和第一电荷累积部18的上部的浅位置注入。因此，如图5Ε所示，形成用于抑制暗电流的ρ型半导体层15和19。然后，在约1000°C下进行退火处理，以使各杂质区域活化。
[0137]接下来，贴合在基板12的正面侧的支撑基板(未示出)被除去，将另一个支撑基板(未示出)贴合到基板12的背面侧，并且反转基板12，使得基板12的正面侧朝上。其后，如图5F所示，形成各像素晶体管的栅电极。
[0138]在形成栅电极的步骤中，首先，经由在形成纵型栅电极的区域中具有开口的掩模，在基板12的深度方向上对半导体基板的正面侧进行蚀刻，从而形成具有所需的深度的沟槽部。其后，蚀刻时使用的掩模被除去，并且作为栅极绝缘膜28的氧化硅膜形成在包括沟槽部的内周面的基板12的正面侧上。然后，在填充沟槽部内部的同时，多晶硅等的栅电极材料膜形成在基板12的正面侧上。最后，如图5F所示，对栅电极材料膜进行蚀刻，以形成各像素晶体管的栅电极。
[0139]请注意，在本实施方案中，在光电转换部17的正面侧上的P型半导体层16由ρ型阱区域13形成。然而，本发明不限于此，并且根据需要，可以通过在栅电极形成后在光电转换部17的正面侧的浅位置以高浓度注入ρ型杂质的离子形成用于抑制暗电流的P型半导体层。
[0140]接下来，尽管未示出，在基板12的正面侧上，经由诸如氧化硅膜等层间绝缘膜配线层形成多个配线而形成配线层。在形成配线层后，贴合到基板12的背面侧的支撑基板被除去。然后，在另一个支撑基板贴合到配线层侧后，反转基板12，使得基板的背面侧朝上。通过在基板的背面侧上经由一般的工艺顺次形成遮光膜22、滤光层23、片上透镜24等，完成图2所示的本实施方案的固态成像装置I。
[0141][1-4驱动方法]
[0142]接下来，对本实施方案的固态成像装置I的驱动方法进行说明。图6是示出本实施方案的固态成像装置I的驱动方法的时序图。这里，说明读出第η行的像素的时序。
[0143]首先，第一复位脉冲ORSTl的供给在全部像素中同时开始以打开第一复位晶体管Tr3。因此，在浮动扩散部34中累积的信号电荷朝向电源电压Vdd侧排出，浮动扩散部34被复位。这里，在浮动扩散部34中累积的信号电荷是在前面的帧中读出的信号电荷。其后，第一复位脉冲ORSTl的供给在全部像素中同时停止，第二复位晶体管Tr3被关断。
[0144]接下来，通过在全部像素中同时开始第一传输脉冲OTrGl的供给，打开第一传输晶体管Trl。因此,在光电转换部17和第一电荷累积部18中累积的信号电荷被传输到第二电荷累积部25。其后，通过在全部像素中同时停止第一传输脉冲ΦΤι^Ι的供给，关断第一传输晶体管Trl。在本实施方案中，在全部像素中同时在第二电荷累积部25中读出的信号电荷保持在第二电荷累积部25中，直到各行的读出时间。
[0145]接下来，同时开始第二复位脉冲ORST2供给到全部像素，第二复位晶体管Tr4打开。因此，在光电转换部17和第一电荷累积部18中残留的信号电荷和从当第一传输晶体管Trl被关断时到第二复位晶体管Tr4被打开时的期间累积的信号电荷朝向电源电压Vdd排出，并且复位。其后，第二复位晶体管Tr4在全部像素中同时关断，从而开始下一帧的曝光。
[0146]直到该步骤的一系列操作在全部像素中同时进行。换句话说，在本实施方案中，通过在全部像素中同时关断第二复位晶体管Tr4开始全局曝光，并且通过在全部像素中同时打开第一传输晶体管Trl结束全局曝光。换句话说，曝光期间对应于从当第二复位晶体管Tr4被关断时到第一传输晶体管Trl被打开的期间。在曝光期间，对应于入射光的量的信号电荷在光电转换部17中生成。在光电转换部17中生成的信号电荷沿着基板12内的电位移动，并主要在第一电荷累积部18中累积。
[0147]接下来，开始针对每行读出。在第η行的信号电荷的读出中，当第η行的操作的顺序到来时，通过供给选择脉冲OSEL，选择晶体管Tr6打开。因此，在复位状态下的浮动扩散部34的电位作为复位信号被读出，并取入到列电路。 [0148]接下来，在选择脉冲OSEL被供给的状态下，第二传输脉冲OTrG2的供给开始，并且第二传输晶体管Tr2打开。因此，在第η行的像素中，在第二电荷累积部25中累积的信号电荷被传输到浮动扩散部34。其后，对应于浮动扩散部34的电位的输出作为像素信号被取入到列电路。在列电路中，通过采取该像素信号和在先获得的复位信号之间的差值进行相关双采样。因此，在列电路中，可以获得除去了 kTc噪声的像素信号。
[0149]其后，第二传输脉冲ΦΤι^2的供给停止，并且选择脉冲OSEL的供给停止，使得第二传输晶体管Tr2和选择晶体管Tr6被关断，以结束第η行中的像素的读出。在第η行中的像素的读出结束后，第(η+1)行中的像素被读出；按这种方式，顺次进行全部行的读出。
[0150]在本实施方案中，在像素微细化的固态成像装置I中可以进行全局快门操作，由此在全部像素中同时曝光变得可能，以解决焦平面失真。在本实施方案中，通过单独设置复位在第一电荷累积部18中累积的信号电荷的第二复位晶体管Tr4，下一帧的曝光期间可以在读出周期结束之前开始。这种效果在拍摄运动图像时是特别有效的。
[0151][1-5 变形例]
[0152]尽管上述例子已经说明了其中第一电荷累积部18采用外延生长形成的固态成像装置I的制造方法，但是根据本实施方案的形成固态成像装置I的方法不限于此。作为变形例，对于本实施方案的固态成像装置I的制造方法的另一个例子进行说明。图7A~图7C是示出根据变形例的固态成像装置I的制造方法的步骤图。
[0153]首先，在本变形例中，按类似于在图7A所示的第一实施方案的方式，第二电荷累积部25、浮动扩散部34、各像素晶体管的源极/漏极区域29和35以及ρ型半导体层26在基板12的正面侧上形成。
[0154]如图7Β所示，在基板12的背面侧上形成在将要设置光电转换部17的区域中具有开口的抗蚀剂层38。通过经由抗蚀剂层38高能量地注入η型杂质的离子，形成光电转换部17的η型半导体层14。这里，不同于图4和图5所示的制造方法，光电转换部17的η型半导体层14的整个区域通过一次离子注入形成。因此，利用比图4Β所示的过程更高的能量进行离子注入。
[0155]接下来，在先前步骤中所用的抗蚀剂层38被除去后，如图7C所示，形成在将要设置第一电荷累积部18的区域中具有开口的抗蚀剂层39。然后。通过经由抗蚀剂层39注入η型杂质的离子，第一电荷累积部18形成至基板12的期望深度。这里，第一电荷累积部18的η型半导体层的杂质浓度优选高于光电转换部17的η型半导体层14的杂质浓度。因此，第一电荷累积部18通过比光电转换部17的η型半导体层14更高浓度的离子注入形成。
[0156]其后，通过与图4D~图5F所示的步骤类似的步骤完成图2所示的固态成像装置I。通过利用离子注入形成所有杂质区域，外延生长过程可以被省略，使得步骤数量可以减少，从而实现成本降低。
[0157]〈2.第二实施方案:各像素中形成一个纵型晶体管的例子〉
[0158]接下来，对根据本公开第二实施方案的固态成像装置进行说明。图8是根据本实施方案的固态成像装置70的主要部分的断面结构图。在图8中，与图2相同的部分用相同的附图标记表示，并且不再重复说明。
[0159]本实施方案描述了其中第二复位晶体管Tr4没有形成在根据第一实施方案的固态成像装置I中的例子。换句话 说，本实施方案的固态成像装置70的各像素包括第一传输晶体管Trl、第二传输晶体管Tr2、复位晶体管Tr3、放大晶体管Tr5和选择晶体管Tr6。
[0160]图9是根据本实施方案的固态成像装置70的像素的等效电路图。如图9所示，在本实施方案中，复位晶体管Tr3的源极是浮动扩散部34，其漏极连接到电源电压Vdd。复位脉冲ORST经由配线施加到复位晶体管Tr3的栅电极33。
[0161]接下来，对具有上述结构的本实施方案的固态成像装置70的驱动方法进行说明。图10是示出根据本实施方案的固态成像装置70的驱动方法的时序图。这里，说明读出第η行的像素的时序。
[0162]首先，复位脉冲ORST的供给在全部像素中同时开始，并且第一传输脉冲OTrGl和第二传输脉冲OTrG2的供给在全部像素中也同时开始，并且复位晶体管Tr3、第一传输晶体管Trl和第二传输晶体管Tr2同时打开。因此，在浮动扩散部34中累积的信号电荷朝向电源电压Vdd侧排出，浮动扩散部34被复位。同时，由于第二电荷累积部25、第一电荷累积部18和光电转换部17被电气连接到电源电压Vdd，因此第二电荷累积部25、第一电荷累积部18和光电转换部17也被复位。
[0163]这里，在复位前的浮动扩散部34中累积的信号电荷是在前面的帧中读出的信号电荷。在第一电荷累积部18和光电转换部17中累积的信号电荷是在前面帧中的曝光期间结束后在光电转换部17产生的信号电荷。
[0164]其后，复位脉冲ORST、第一传输脉冲OTrGl和第二传输脉冲OTrG2的供给在全部像素中同时停止，复位晶体管Tr3、第一传输晶体管Trl和第二传输晶体管Tr2被关断。通过关断第一传输晶体管Trl，曝光期间开始。
[0165]接下来，通过在全部像素中同时开始第一传输脉冲ΦΤι^Ι的供给，打开第一传输晶体管Trl。因此,在光电转换部17和第一电荷累积部18中累积的信号电荷被传输到第二电荷累积部25。其后，通过在全部像素中同时停止第一传输脉冲ΦΤι^Ι的供给，关断第一传输晶体管Trl。在本实施方案中，在全部像素中同时在第二电荷累积部25中读出的信号电荷保持在第二电荷累积部25中，直到各行的读出时间。
[0166]直到该步骤的一系列操作在全部像素中同时进行。换句话说，在本实施方案中，当在全部像素中同时关断复位晶体管Tr3、第一传输晶体管Trl和第二传输晶体管Tr2时开始全局曝光。然后，当在全部像素中同时打开第一传输晶体管Trl时结束全局曝光。换句话说，曝光期间对应于从当第一传输晶体管Trl被关断时到第一传输晶体管Trl被打开的期间。在曝光期间，对应于入射光的量的信号电荷在光电转换部中生成。在光电转换部17中生成的信号电荷沿着基板12内的电位移动，并主要在第一电荷累积部18中累积。
[0167]接下来，开始针对每行读出。在第η行的信号电荷的读出中，当第η行的操作的顺序到来时，通过供给选择脉冲OSEL，选择晶体管Tr6打开。因此，在复位状态下的浮动扩散部34的电位作为复位信号被读出，并取入到列电路。
[0168]接下来，在选择脉冲OSEL被供给的状态下，第二传输脉冲OTrG2的供给开始，并且第二传输晶体管Tr2打开。因此，在第η行的像素中，在第二电荷累积部25中累积的信号电荷被传输到浮动扩散部34。其后，对应于浮动扩散部34的电位的输出作为像素信号被取入到列电路。在列电路中，通过采取该像素信号和在先获得的复位信号之间的差值进行相关双采样。因此，在列电路中，可以获得除去了 kTc噪声的像素信号。[0169]其后，第二传输脉冲ΦΤι^2的供给停止，并且选择脉冲OSEL的供给停止，使得第二传输晶体管Tr2和选择晶体管Tr6被关断，以结束第η行中的像素的读出。在第η行中的像素的读出结束后，第(η+1)行中的像素被读出；按这种方式，顺次进行全部行的读出。
[0170]在本实施方案中，由于浮动扩散部34、第二电荷累积部25、第一电荷累积部18和光电转换部17可以一次性被复位，因此电路可以被简化以减少变化和噪声，这是有利的。
[0171]此外，由于用于复位第一电荷累积部18和光电转换部17的复位晶体管未设置在本实施方案的固态成像装置70中，因此像素区域可以减小。在本实施方案中，可以获得类似于第一实施方案的效果。
[0172]<3.第三实施方案:正面照射型的固态成像装置〉
[0173]接下来，对根据本公开第三实施方案的固态成像装置进行说明。由于根据本实施方案的固态成像装置的整体结构类似于图1所示的，因此省略了图示并且省略了重复说明。图11是本实施方案的固态成像装置71的主要部分的截面结构图。本实施方案说明了正面照射型固态成像装置的例子，其中光入射面形成在第一实施方案的固态成像装置I的光入射面的相对侧。在图11中，与图2相同的部分用相同的附图标记表不,并且不再重复说明。请注意，在图11中，省略了在各像素中包括的像素晶体管的一部分的图示。
[0174]在本实施方案的固态成像装置71中，如图11所示，遮光膜22形成在设置有各像素晶体管的基板12的正面侧，并且滤光层23和片上透镜24形成在遮光膜22上。在这种情况下，遮光膜22可以使用形成在形成于基板12的正面侧的配线层(未示出)中的配线的一部分来形成。
[0175]在本实施方案中，光电转换部17的正面侧的ρ型半导体层16通过高浓度地注入P型杂质离子来形成。直到像素晶体管被形成在基板12的正面侧上，本实施方案的固态成像装置71可以按与第一实施方案类似的方式形成。在形成像素晶体管后，包括遮光膜22的配线层40、滤光层23和片上透镜24形成在基板的表面侧，从而完成图11所示的固态成像装置71。
[0176]在本实施方案中，经由片上透镜24和滤光层23在基板12的正面侧入射的光在光电转换部17中进行光电转换，从而生成对应于入射光的量的信号电荷。在光电转换部17中产生的信号电荷沿着基板12的电位移动,并且被累积在第一电荷累积部18中。
[0177]在具有上述结构的固态成像装置71中，可以通过类似于第一实施方案中所描述的方法，在基板12内形成各杂质扩散层。然而，由于固态成像装置71是正面照射型的固态成像装置，因此在形成配线层的步骤后再次反转基板12的步骤不是必需的，从而减少了步骤数量。在本实施方案中，可以采用类似于第一实施方案的驱动方法。
[0178]在本实施方案中，可以获得类似于第一实施方案的效果。
[0179]<4.第四实施方案:利用传输电极使信号电荷漂移的例子>
[0180]接下来，接下来，对根据第四实施方案的固态成像装置进行说明。由于根据本实施方案的固态成像装置的整体结构类似于图1所示的，因此省略了图示并且省略了重复说明。图12是本实施方案的固态成像装置72的主要部分的断面结构图。本实施方案中说明了通过向第一电荷累积部18施加电压使在光电转换部17中累积的信号电荷朝向第一电荷累积部18移动的例子。在图12中，与图2相同的部分用相同的附图标记表不,并且不再重复说明。
[0181]在本实施方案中，在作为光入射面的基板12的背面侧，传输电极41经由氧化硅膜的绝缘膜42形成在第一电荷累积部18的上部。传输电极41的材料可以是例如多晶硅、Cu、Al、W等导电材料。在本实施方案中，当正电压被施加到传输电极41时，第一电荷累积部18的电位低于光电转换部17的电位。
[0182]在具有上述结构的固态成像装置72中，在曝光期间，通过向传输电极41施加所需的电位，在光电转换部17中产生的信号电荷可以朝向第一电荷累积部18移动。因此,与其中第一实施方案中所述的信号电荷沿着仅由于光电转换部17和第一电荷累积部18之间的杂质浓度差异形成的基板12内的电位梯度而移动的结构相比，信号电荷可以被有效地移动。此外，由于更多的信号电荷可以被供给到第一电荷累积部18，因此更多的信号电荷可以被第一传输晶体管Trl读出，从而提高了灵敏度。
[0183]在本实施方案中，可以获得类似于第一实施方案的效果。
[0184]在本实施方案中，遮光膜22和传输电极41分开设置；然而，在使用遮光性的导电材料形成传输电极41的情况下，传输电极41可以兼用作遮光膜22。在这种情况下，在光入射面侧的元件的高度可以降低。
[0185]〈5.第五实施方案:使用信号读出晶体管读出信号电荷的例子>
[0186]接下来，对根据本公开第五实施方案的固态成像装置进行说明。由于根据本实施方案的固态成像装置的整体结构类似于图1所示的，因此省略了图示并且省略了重复说明。图13是本实施方案的固态成像装置73的主要部分的断面结构图。本实施方案描述了在光电转换部17和第一电荷累积部18之间设置信号读出晶体管的例子。在图13中，与图2相同的部分用相同的附图标记表示，并且不再重复说明。
[0187]在本实施方案中，光电转换部17的η型半导体层14和第一电荷累积部18彼此隔开预定距离形成，并且形成为用于抑制在基板12的背面侧上的暗电流的P型半导体层15和19也彼此隔开预定距离。在光电转换部17和第一电荷累积部18之间的区域中，传输电极43经由栅极绝缘膜44形成在基板12的背面侧上。换句话说，在本实施方案中，信号电荷利用包括传输电极43的信号读出晶体管Tr7在光电转换部17和第一电荷累积部18之间传输。
[0188]在本实施方案中，当所需的读出电位被供给到传输电极43并且信号读出晶体管Tr7被打开时,在光电转换部17中产生的信号电荷传输到第一电荷累积部18并在第一电荷累积部18中累积。
[0189]在本实施方案中，由于信号电荷在光电转换部17和第一电荷累积部18之间的传输受到信号读出晶体管Tr7的控制，因此信号电荷可以在光电转换部17中保持一次。此外，信号电荷可以在第一电荷累积部18中保持。因此，在本实施方案中，信号电荷可以被连续地保持两次；因此，这可以适用于高速快门。
[0190]在本实施方案中，由于残留在光电转换部17中的信号电荷的量可以通过控制传输电极43的电压而控制，因此宽动态范围成为可能。此外，在本实施方案中，由从光电转换部17的信号电荷的溢流引起的溢出可以被防止。
[0191]在本实施方案中，可以获得类似于第一实施方案的效果。
[0192]<6.第六实施方案:在基板上叠置光电转换部的例子〉
[0193]接下来，对根据本公开第六实施方案的固态成像装置进行说明。由于根据本实施方案的固态成像装置的整体结构类似于图1所示的，因此省略了图示并且省略了重复说明。图14是本实施方案的固态成像装置74的主要部分的断面结构图。本实施方案的固态成像装置74在光电转换部的结构方面与第一实施方案的不同。在图14中，与图2相同的部分用相同的附图标记表示，并且不再重复说明。在图14中，各像素中包括的像素晶体管的一部分被示出为电路图。
[0194][6-1主要部分的结构]
[0195]如图14所示，本实施方案的固态成像装置74包括设置有第一电荷累积部18、第二电荷累积部25、浮动扩散部34和多个像素晶体管的基板12。固态成像装置74包括在基板12的光入射面侧层叠的光电转换部50、阻挡层68、透明电极57、滤光层23和片上透镜24。
[0196]基板12由η型娃形成,厚度例如为3 μ m?5 μ m,形成各像素的杂质区域的像素区域是P型阱区域13。各像素由设置在基板12中的像素隔离部53隔开。像素分离部53由从基板12的背面侧以期望深度形成的高浓度的P型半导体层形成，并且被设置用来在相邻的像素之间电气隔离。
[0197]在本实施方案中，各像素的第一和第二电荷累积部52和25、浮动扩散部34以及各像素晶体管的源极/漏极区域29和35形成在ρ型的阱区域13内。各像素包括6个像素晶体管:第一传输晶体管Trl、第二传输晶体管Tr2、第一复位晶体管Tr3、第二复位晶体管Tr4、放大晶体管Tr5和选择晶体管Tr6。
[0198]第一电荷累积部52由η型半导体层从基板12的背面侧以期望深度形成。第一电荷累积部52针对各对应的像素形成，并且在各像素中，跨越由像素隔离部53隔开的单位像素的区域而形成。第一电荷累积部52用作累积在后面描述的光电转换部50中产生的信号电荷的累积部。
[0199]第一电荷累积部52优选具有其中杂质分布成使得η型杂质浓度从基板的背面侧在深度方向上变高的结构。利用这种结构，第一电荷累积部52可以具有其中电位在基板12的深度方向上变高的电位梯度。因此，已经从光电转换部50移动的信号电荷(在本实施方案中，电子)在第一电荷累积部52内朝向基板12的正面侧自动移动。
[0200]各像素晶体管按类似于第一实施方案的方式形成在基板12的正面侧，并且在本实施方案中，第一传输晶体管Trl和第二复位晶体管Tr4是纵型晶体管。换句话说，第一传输栅极27和第二复位栅电极30形成为电极到达第一电荷累积部52的深度。
[0201]光电转换部50由可以生成对应于入射光的量的信号电荷的光电转换材料形成，并且跨越像素区域的整个表面叠置在基板12的背面侧上，以覆盖包括η型半导体层的第一电荷累积部52的上表面。光电转换部50兼用作遮光膜。换句话说，入射到光电转换部50的光在光电转换部50中进行光电转换，并且未入射到基板12侧。光电转换部50还设置有像素隔离部(以下称为光电转换部侧像素隔离部51)，以针对各像素隔离光电转换部50。
[0202]上述光电转换部50可以由具有黄铜矿结构的化合物半导体形成，更具体地CuInSe20图15是示出在各种半导体材料中的光子能量和光吸收系数之间的关系的图。如图15所示，CuInSe2的光吸收系数比其他材料更高，特别地，比Si单晶体(图15中的x_Si)的约高2位数字。因此，由CuInSe2形成的光电转换部不仅作为光电转换部，而且满足用于阻断可见光的遮光膜的功能。
[0203]光电转换部50的材料可以具有单晶、多晶或无定形结构的任何晶体结构，只要可见光的吸收系数比由硅制成的基板12更高并且材料表现出光电转换功能。光电转换部50的黄铜矿材料可以是CuInSe2之外的其他黄铜矿材料。
[0204]图16和图17是示出黄铜矿材料的晶格常数和带隙之间的关系的图。如图16所示，存在各种黄铜矿材料。其中，例如，如图17所示，具有包括铜-铝-镓-铟-硫-硒系化合物的混晶(在下文中，CuAlGaInSSe系混晶)的黄铜矿结构的化合物半导体可以用于形成光电转换部50。
[0205]CuAlGaInSSe系混晶可以使其组成被控制成调节其晶格常数与硅的晶格常数符合；因此，晶体缺陷可以减少。因此，可以通过在硅的基板12上的外延生长形成CuAlGalnSSe系混晶的单晶薄膜，并且在异质结上发生的诸如失配位错等晶体缺陷可以降低。这样可以抑制暗电流的产生并降低噪声。
[0206]光电转换部50的黄铜矿材料可以具有ρ型、η型或i型的任何导电型。然而，优选的是，杂质浓度变化，从而能够使光电转换部50内的电位变化，使得光电转换部50中生成的信号电荷朝向第一电荷累积部52移动。当如在本实施方案中所述电子被用作信号电荷时，通过构造光电转换部50以使电位朝向基板12增大，在光电转换部50中生成的信号电荷沿着电位梯度移动并且在第一电荷累积部52中累积。
[0207]可选择地，光电转换部50可以由硅化物材料形成。图18是示出各种硅化物材料的消光系数k和光子能量之间的关系的图。
[0208]光吸收系数α满足关系α = 4 π k/λ，其中k是消光系数，λ是波长。从图18可以看出，诸如 CoS1、CrS1、HfS1、IrS1、MoS1、NiS1、PdS1、ReS1、TaS1、TiS1、WSi 或 ZrSi 等硅化物材料具有比Si更高的光吸收系数α。
[0209]β -铁硅化物材料(β -FeSi2)的吸光系数比硅高出约两个位数(参见H.Katsumata, et al., J.Appl.Phys.8 (10), 5955 (1996))。此外，通过外延生长可以在娃基板中形成β-铁娃化物材料(P-FeSi2)(参见John E.Mahan, et al., Appl.Phys.Lett.56(21),2126(1990))。因此，通过使用β -铁硅化物材料(β-FeSi2)，可以形成同时实现光电转换功能和遮光功能的光电转换部50。
[0210]此外，钡硅化物材料(BaSi2)和BahSrxSi2的吸收系数比硅(Si)高约两个位数。此外，诸如 SiGe, Mg2SiGe, SrSi2, MnSi1.7, CrSi2, NiSi 系材料、CuSi 系材料、CoSi 系材料或PtSi等其他的硅化物材料也具有高的吸收系数。因此，通过使用硅化物材料，可以形成兼用作遮光膜的光电转换部50。
[0211]光电转换部50可以由有机材料代替上述无机材料形成。例如，可以使用包括喹吖啶酮系颜料或香豆素系颜料的有机材料。在本实施方案中，滤光层23设置在光电转换部50的光入射侧；因此，当光电转换部50由有机材料形成时，可以使用在整个可见光范围内具有灵敏度的材料。在各像素中，光电转换部50可以被构造成吸收波长对应于透过滤光层23的光的波长的光。
[0212]有机材料具有低的电子迁移率。因此，在使用有机材料构造光电转换部50的情况下，用于针对各像素分离光电转换部50的光电转换部侧像素隔离部51可以省略。此外，在使用有机材料构造光电转换部50的情况下，可以通过在基板12上涂布有机材料形成光电转换部50。
[0213]阻挡层68设置在透明电极57和光电转换部50的上部之间，用于防止载流子从透明电极57朝向光电转换部50注入。阻挡层68可以是防止电子注入的材料形成；例如，可以使用氧化锌(ZnO)膜、氧化镍(NiO)膜、氧化铜(Cu2O)膜、金刚石(C)膜等。尽管在本实施方案中形成阻挡层68，但是阻挡层68可以省略。
[0214]透明电极57在光电转换部50上部的光入射面侧上形成，并且跨越像素区域的整个表面形成。透明电极57由透过可见光区域的波长的电极材料形成；例如，可以使用诸如氧化铟锡(ITO)膜、氧化铟锌膜或氧化铝锌(AZO)膜等透明导电膜。透明电极57被连接到接地电位，以防止由空穴累积引起的充电。
[0215]在本实施方案中，包括η型半导体层的第一电荷累积部52形成在光电转换部50的下方，并且连接到接地电位的透明电极57形成在光电转换部50的上方。因此，在光电转换部50中根据入射光的量产生的信号电荷(电子)朝向第一电荷累积部52移动,并且连同信号电荷的生成而产生的空穴朝向透明电极57移动。
[0216]图19是示出在根据本实施方案的固态成像装置74中的模拟光传输的结果的图。这里，图19表示当用650nm波长的光经由片上透镜24入射到光电转换部50 (在0.5- μ m厚基板12上设置的0.3-μ m厚CuInGaS2膜)时获得的结果。
[0217]图19表明在本实施方案的固态成像装置74中，入射光被吸收在光电转换部50中，并且阻断，使得光不会进入基板12，在这种情况下，作为结果具体地估计光。
[0218]作为根据考虑了光量监测器的模拟而详细地估计到达基板12的下表面的光的比例的结果，已经表明仅有1.8X10_3%的光到达基板12，几乎所有的光被阻断。
[0219][6-2制造方法]
[0220]下面，对本实施方案的固态成像装置74的制造方法进行说明。这里，举例说明了其中使用由CuAlGaInSSe系混晶的黄铜矿系材料形成的光电转换部50形成的固态成像装置74。此外，本实施方案描述了其中使用主面是(100)面的硅基板通过外延生长形成上述化合物半导体而形成光电转换部50的情况。图20A?21E是示出本实施方案的固态成像装置74的制造方法的步骤图。
[0221]首先，在本实施方案中，准备η型基板12，并且例如，通过注入P型杂质的离子形成P型阱区域13。其后，如图20Α所示，将作为η型掺杂剂的第五族原子的磷(P)的离子注入到基板12的正面侧，由此，形成第二电荷累积部25、浮动扩散部34和各像素晶体管的源极/漏极区域29和35。
[0222]其后，将ρ型杂质的离子以高浓度注入到第二电荷累积部25的正面侧上，从而形成P型半导体层26。这些步骤可以通过一般的CMOS型固态成像装置的制造过程进行。
[0223]接下来，将由硅等形成的支撑基板(未示出)贴合到基板12的正面侧，并反转基板12，使得基板12的背面侧朝上。其后，如图20B所示，在通过CVD法用η型杂质掺杂基板12的背面侧的同时，对将要成为第一电荷累积部52的η型半导体层54进行外延生长，直到获得所需的厚度。
[0224]接下来，如图20C所示，已经进行过外延生长的η型半导体层54上形成在将要设置像素隔离部20的区域中具有开口的抗蚀剂层55。抗蚀剂层55可以通过一般的光刻技术来形成。例如，通过经由抗蚀剂层55以比ρ型阱区域13的杂质浓度更高的浓度注入ρ型杂质的离子形成像素隔离部20。像素隔离部20的ρ型半导体层被形成为至少第一电荷累积部52针对各像素被分离的深度。
[0225]接下来，如图20D所示，通过在第一电荷累积部52上的外延生长形成黄铜矿系材料而形成光电转换部50。在本实施方案中，作为通过外延生长形成黄铜矿系化合物半导体的方法，例如，可以使用分子束外延(MBE)、金属有机化学气相沉积(MOCVD)或液相外延(LPE)。
[0226]基板12的硅(Si)的晶格常数为51.45nm, CuAlGaInSSe系混晶包括对应于该晶格常数的材料，由此可以形成与基板12晶格匹配的光电转换部50。因此，例如，通过在基板12上外延生长可以形成作为光电转换部50的CuGaa52Ina48S2膜。
[0227]在通过MOCVD法形成光电转换部50的情况下，有机金属原料在MOCVD装置内用氢气鼓泡，以产生饱和蒸气压状态。因此，在硅的基板12上，有机金属原料热分解而成为晶体，从而使晶体生长并形成光电转换部50。在这种情况下，通过控制将要供给到在MOCVD装置中各原料的氢气的流量，来确定每单位时间输送的原料的摩尔比。因为摩尔比与将要形成的结晶的组成比相关联，因此可以通过控制每单位时间输送的原料的摩尔比来控制通过外延生长形成的光电转换部50的组成比。
[0228]在通过MOCVD法形成光电转换部50的情况下，例如，乙酰丙酮铜(Cu (C5H7O2) 2)可以用作有机金属铜的原料。可选择地，可以使用环戊二烯基铜三乙基膦(h5-(C2H5)Cu:P(C2H5)3)。作为镓(Ga)的有机金属原料，例如，可以使用三甲基镓(Ga(CH3)3)。作为铝(Al)的有机金属原料，例如，可以使用三甲基铝(Al (CH3) 3)。作为铟(In)的有机金属原料，例如，可以使用三甲基铟(In(CH3)3)。作为硒(Se)的有机金属原料，例如，可以使用二甲基硒(Se(CH3)2)O作为硫⑶的有机金属原料，例如，可以使用二甲基硫(S(CH3)2)。作为锌(Zn)的有机金属原料，例如，可以使用二甲基锌(Zn(CH3)2)。
[0229]这里，有机金属原料不限于上述那些，类似地，任何有机金属材料可以用作MOCVD生长的原料。例如，三乙基镓(Ga(C2H5)3)、三乙基铝(Al (C2H5) 3)、三乙基铟(In (C2H5) 3)、二乙基硒(Se(C2H5)2)、二乙基硫(S(C2H5)2)或二乙基锌(Zn(C2H5)2)可以用作原料。此外，MOCVD生长的原料不一定是有机金属，也可以是气态的。例如，硒化氢(H2Se)可以用作Se的原料，硫化氢(H2S)可以用作S的原料。
[0230]在使用MBE法形成光电转换部50的情况下，光电转换部50的各单一原料在高真空下被投入到MBE装置内的各Knudsen室中，并加热到适当的温度。因此，产生分子束并照射到基板12上，由此形成期望的晶体生长层。将被投入Knudsen室的单一原料可以是镓(Ga)、铝(Al)、铟(In)、硒(Se)或硫(S)。在诸如硫⑶等具有特别高的蒸气压的原料的情况下，分子束量的稳定性可能很差。在这种情况下，可以使用阀控裂解室来稳定分子束量。此外，原料的一部分可以是气体源，如气体源MBE。在这种情况下，例如，硒化氢(H2Se)可以用作Se的原料，硫化氢(H2S)可以用作S的原料。
[0231]在通过MOCVD法或MBE法形成光电转换部50的情况下，例如，作为η型掺杂剂的Zn的浓度随着晶体生长逐渐减小，由此可以形成在晶体生长方向上带隙倾斜的光电转换部50。通过按这种方式倾斜光电转换部50内的带隙,在光电转换部50中生成的信号电荷可以容易地朝向基板12移动。
[0232]上述的光电转换部50形成为在基板12上晶格匹配。在这种情况下，由于在异质结中的失配位错可以减小，所以光电转换部50的结晶性提高。因此，由于晶体缺陷减少，所以暗电流可以减小，并且由于白点造成的图像质量的劣化可以被防止。此外，因为可以实现更高的灵敏度，所以即使在黑暗环境中(例如，在夜间)也可以拍摄高质量的图像。
[0233]这里，晶格不匹配可以表示为I Aa/a| (Aa:光电转换部的晶格常数与基板的常数之间的差值，a:基板的晶格常数)，晶格匹配可以表示为Aa/a = 0。请注意，在本实施方案中，“晶格匹配”的定义包括接近于通过晶体生长而形成的光电转换部50的厚度在临界膜厚内的条件下的晶格匹配状态的状态。换句话说，即使晶格不完全匹配，只要厚度在临界膜厚内就可以获得具有无失配位错的优良结晶性的状态。
[0234]术语“临界膜厚”定义在“Matthew和 Blakeslee 的式中” (J.ff.Matthews andA.E.Blakeslee, J.Cryst.Growth27 (1974) 118-125.)或“People 和 Bean 的式中”(R.Peopleand J.C.Bean, Appl.Phys.Lett.47 (1985) 322-324.)。
[0235]在上述形成包括外延晶体的光电转换部50后，如图21E所示，形成在将要在光电转换部50上设置光电转换部侧像素隔离部51的区域中具有开口的抗蚀剂层56。然后，通过经由抗蚀剂层56注入ρ型掺杂剂、Ga、In、As或P的离子，形成用于针对各像素隔离光电转换部50的光电转换部侧像素隔离部51。其后，在400°C以上下进行退火处理，以活化各半导体层。
[0236]然后，按类似于图5F的方式，各像素晶体管形成在基板12的正面侧，并且阻挡层68、透明电极57、滤光层23和片上透镜24形成在基板12的背面侧，由此完成本实施方案的固态成像装置74。
[0237]在本实施方案中，使用主面是(100)面的硅基板，并且通过在该主面上经由外延生长形成化合物半导体而形成光电转换部。换句话说，本实施方案描述了使用{100}基板的情况。然而，本公开不限于此。
[0238]在通过外延生长在非离子性和非极性硅基板上形成作为离子性元素的材料的上述化合物半导体的情况下，可能会发生所谓的反相畴缺陷。换句话说，阳离子和阴离子局部地反相生长，从而产生反相畴。[0239]因此,偏离基板(off substrate)可以用作娃基板。通过在偏离基板上进行外延生长，反相畴的产生可以被抑制。例如，通过使用其中硅的{100}基板的面方向偏离〈011〉方向的偏离基板，随着晶体生长，具有反相畴区域本身消失，从而改善了结晶度。作为偏离基板，可以使用倾斜角为I?10度的基板。
[0240][6-3驱动方法]
[0241]本实施方案的固态成像装置74的各像素也具有类似于图3的等效电路，并且各像素的晶体管类似于图6的时序操作。在本实施方案的固态成像装置中74，将入射光在光电转换部50中进行光电转换,其中生成的信号电荷(电子)移动到第一电荷累积部52,并且主要累积在第一电荷累积部52中。在光电转换部50中生成的空穴移动到透明电极57。
[0242]在曝光期间，当第一传输晶体管Trl被打开时,在第一电荷累积部52和光电转换部50中累积的信号电荷在全部像素中同时传输到第二电荷累积部25。在第二电荷累积部25中累积的信号电荷在每行的时序由浮动扩散部34读出，并且对应的像素信号被排出到垂直信号线9。
[0243]在本实施方案中，由于光电转换部50叠置在基板12上，因此不必须在基板12上设置光电转换部50，从而减小了像素面积。形成在基板12的背面侧上的第一电荷累积部52和形成在基板12的正面侧上的各像素晶体管在基板12的深度方向上叠置。这进一步减小了像素面积的大小。在本实施方案中，跨越像素区域3的整个表面形成的光电转换部50兼用作遮光膜；因此，入射光不会到达基板12，并且噪声被抑制。
[0244]在本实施方案中，可以获得类似于第一实施方案的效果。
[0245]当如本实施方案所述在基板12上形成光电转换部50的情况下，可以设置中间层，以减少用于促进在光电转换部50中生成的信号电荷从光电转换部50朝向基板12移动的势垒。形成中间层的例子在下文中作为变形例说明。
[0246][6-4第一变形例]
[0247]图22是本实施方案的第一变形例的固态成像装置76的主要部分的断面结构图。在图22中，与图14相同的部分用相同的附图标记表示，并且不再重复说明。
[0248]在第一变形例中，如图22所示，中间层60形成在基板12和光电转换部50之间。中间层60可以由电子亲和势在基板12的电子亲和势和光电转换部50的电子亲合势之间的材料形成。例如，最优选的是，中间层60的电子亲和势在基板12的电子亲和势和光电转换部50的电子亲和势之间的中间。
[0249]具体地，中间层60可以由厚度为5nm的CuGaci 64Intl 36S2形成。中间层60可以形成为厚度在临界膜厚内。例如，当中间层60由CuGaa64Ina36S2形成时，与基板12的晶格失配为Δ a/a = 5.12X1CT3。在这种情况下，当膜厚为5nm时，厚度小于由“Matthew和Blakeslee的式”或“People和Bean的式”中定义的临界膜厚。
[0250]在光电转换部50由ρ型半导体形成的情况下，中间层60可以由η型半导体形成。其中，当光电转换部50由ρ型黄铜矿层形成时，中间层60优选由I1-VI半导体形成(参见参考文献I?3)。
[0251]参考文献1:
Takeshi Yagioka and Tokio Nakada, Apllied Physics Express2 (2009)072201
[0252]参考文献2:S.P.Grindle, A.H.Clark, S.Rezaie-Serej, E.Falconer, and J.McNeiIy, andL.L.Kazmerski, J.AppL Phys.51 (10).(1980) 5464
[0253]参考文献3:T.Makada, N.0kano, Y.Tanaka, H.Fukuda, and A.Kunioka, FirstWCOEC ；Dec.5-9,1994 ；Hawaii
[0254]在这种情况下，光电转换部50的p型黄铜矿层和硅的基板12可以夹设ZnS层、CdS层或ZnO层作为中间层60。当光电转换部50由η型半导体层形成时，中间层60可以由ρ型半导体形成。
[0255][6-5第二变形例]
[0256]图23是第一变形例的固态成像装置77的主要部分的断面结构图。在图23中，与图14相同的部分用相同的附图标记表示，并且不再重复说明。
[0257]在第二变形例中，图23是第一变形例的固态成像装置77的主要部分的断面结构图。在图23中，中间层60形成在光电转换部50和透明电极57之间。在第二变形例中，基板12内的各半导体层的导电型与第一变形例相反，空穴(正孔)用作信号电荷。第二变形例也可以采用ZnS层、CdS层或ZnO层作为中间层60。
[0258]在这种结构中，当光电转换部50由ρ型黄铜矿层形成和中间层60由η型半导体层形成时，在光电转换部50和中间层之间的界面处形成pn结。按这种方式，即使pn结设置在基板12和光电转换部50之间的界面以外，也不会发生问题。
[0259]<7.第七实施方案:光电转换部上设置P型半导体层的例子>
[0260]接下来，对根据本公开第七实施方案的固态成像装置进行说明。由于根据本实施方案的固态成像装置的整体结构类似于图1所示的，因此省略了图示并且省略了重复说明。图24是本实施方案的固态成像装置75的主要部分的断面结构图。在本实施方案的固态成像装置75中，在第六实施方案的固态成像装置74中高浓度的ρ型半导体层58形成在光电转换部50的透明电极57侧。在图24中，与图14相同的部分用相同的附图标记表不，并且不再重复说明。在图24中，各像素中的像素晶体管的一部分被示出为电路图。
[0261][7-1主要部分的结构]
[0262]在本实施方案的固态成像装置75中，如图24所示，高浓度的ρ型半导体层58形成在光电转换部50的光入射侧上。在本实施方案中，光电转换部50和ρ型半导体层58由黄铜矿材料或硅化物材料形成。这里，P型半导体层58具有高杂质浓度，使得在光电转换部50中生成的空穴在水平方向上(沿着光电转换部50的膜面的方向)流经ρ型半导体层58。
[0263]在本实施方案的固态成像装置75中，高浓度的P型半导体层58形成在光电转换部50的入射光入射的表面上；因此，暗电流被抑制。此外，形成在光电转换部50上的ρ型半导体层58经由光电转换部侧像素隔离部51的ρ型半导体层连续地设置在各像素之间。因此，在光电转换部50中生成的信号电荷(电子)流向基板12，并且空穴在电转换部50上方的水平方向上从光电转换部移动到P型半导体层58。
[0264]因此，在本实施方案中，透明电极57设置在光电转换部50上；然而，不总是需要在光电转换部50上设置透明电极57。如本实施方案所述，通过形成ρ型半导体层58和透明电极57，对电子和空穴的移动的控制变得容易。
[0265][7-2制造方法][0266]接下来，对本实施方案的固态成像装置75的制造方法进行说明。这里，说明了其中将是通过使用包括CuAlGaInSSe系混晶的黄铜矿系材料形成的光电转换部50来制造固态成像装置75的例子。图25A?25C是示出本实施方案的固态成像装置75的制造方法的步骤图。
[0267]首先，按类似于图20A?图20C所示的方法，在基板12上设置期望的半导体层。然后，如图25A所示，在基板12的设有第一电荷累积部52的背面侧上的光电转换部侧像素隔离部51将要形成的部分中选择性地形成绝缘膜59。换句话说，绝缘膜59形成为隔开相邻的像素之间。
[0268]绝缘膜59可以由例如氧化硅膜或氮化硅膜形成。在本实施方案中，由于光电转换部侧像素分离部51形成在与形成在基板12侧上的像素隔离部20相同的位置，因此绝缘膜59形成在形成在基板12侧上的像素隔离部20上。
[0269]绝缘膜59可以通过以下步骤形成，例如，在基板12的背面侧的整个表面上形成氧化硅膜，然后通过光刻技术形成使氧化硅膜图案化，并且厚度为例如50?lOOnm。
[0270]接下来，通过使用MOCVD法、MBE法等的外延生长在基板12的背面侧上形成化合物半导体，从而形成如图25B所示的光电转换部50。在本实施方案中，隔开像素之间的绝缘膜59形成在基板12的背面侧；因此，在绝缘膜59未在基板12的背面侧上形成的基板12的露出部分上，光电转换部50选择性地进行晶体生长。这里，光电转换部50被形成为使得其厚度大于绝缘膜59的厚度，因此，光电转换部50被形成为对应于各像素，并且在相邻的光电转换部50之间设置沟槽。
[0271]接下来，如图25C所示，通过在基板12的背面侧上的具有黄铜矿结构的化合物半导体的横向生长，形成光电转换部侧像素隔离部51和ρ型半导体层58。具体地，在含有大量的诸如Ga、In、As或P等ρ型杂质的条件下，具有黄铜矿结构的化合物半导体通过横向生长而形成。因此，P型化合物半导体埋在相邻的光电转换部50之间的沟槽中，同时，高浓度的P型半导体层58形成在光电转换部50上。
[0272]这里，在图24的断面结构图中，省略了当光电转换部50被选择生长时使用的绝缘膜59的图示。在MOCVD法和MBE法中，通过在晶体生长过程中的压力控制，可以选择横向生长的或选择生长中的一种。
[0273]在本实施方案中，例如，光电转换部侧像素隔离部51和P型半导体层58的杂质浓度设定为IXlO17?lX1019cm_3。因此，针对各像素隔离光电转换部50的光电转换部侧像素隔离部51和在光电转换部50的光入射侧的ρ型半导体层58被形成。其后，通过类似于第一实施方案的步骤，完成了本实施方案的固态成像装置75。
[0274]在本实施方案中，由于光电转换部侧像素隔离部51和ρ型半导体层58通过横向生长形成，因此与其中光电转换部侧像素隔离部51和ρ型半导体层58通过离子注入或退火工艺来形成的情况相比，在离子注入过程中的损坏或在退火过程中对配线层的不利影响较小。因此，在制造过程中的损坏可以减少。
[0275]请注意，在本实施方案中，尽管光电转换部侧像素隔离部51由ρ型半导体层形成，但是光电转换部侧像素隔离部51可以由不含ρ型杂质的半导体形成。在这种情况下，光电转换部侧像素隔离部51可以由具有宽的带隙的黄铜矿系化合物半导体形成。通过形成光电转换部侧像素隔离部51使得光电转换部50和光电转换部侧像素隔离部51之间的带隙差大于或等于kT = 27meV，在像素之间形成势垒，从而各像素可以彼此电气隔离。
[0276]在利用带隙差隔离各像素的情况下，在图25C的步骤中，通过在不包含ρ型杂质的条件下黄铜矿系化合物半导体的横向生长，形成光电转换部侧像素隔离部51。具体地，例如，光电转换部侧像素隔离部51被形成为使得铜-铝-镓-铟-硫-硒的组成比为1.0:0.36:0.64:0:1.28:0.72 或 1.0:0.24:0.23:0.53:2.0:0。
[0277]其后，在含有大量的诸如Ga、In、As和P等杂质的条件下，黄铜矿系化合物半导体进行晶体生长，由此形成P型半导体层58。可选择地，通过光电转换部侧像素隔离部51不包含P型杂质的结构，可以分离各像素。
[0278]前述的固态成像装置75的制造方法通过横向生长形成光电变换单元侧像素隔离部51和ρ型半导体层58 ;然而，根据本实施方案的固态成像装置75的制造方法不限于此。P型半导体层58可以通过形成如图21E所示的光电转换部侧像素隔离部51，然后在光电转换部50的光入射面侧上注入ρ型杂质的离子来形成。
[0279]<8.第八实施方案:在基板上经由电极层叠置光电转换部的例子〉
[0280]接下来，对根据本公开第八实施方案的固态成像装置进行说明。由于根据本实施方案的固态成像装置的整体结构类似于图1所示的，因此省略了图示并且省略了重复说明。图26是根据本实施方案的固态摄像装置78的主要部分的断面结构图。在本实施方案的固态成像装置78中，在第六实施方案的固态成像装置74中在光电转换部中生成的信号电荷经由电极移动到基板上。在图26中，与图14相同的部分用相同的附图标记表示，并且不再重复说明。在图26中，各像素中的像素晶体管的一部分被示出为电路图。
[0281]在本实施方案中，电极层62形成在基板12的背面侧，光电转换部61、透明电极57、滤光层23和片上透镜24叠置在电极层62上。
[0282]电极层62经由绝缘层66由在光入射方向上叠置的两层电极63形成。两层电极63通过接触部64彼此电气连接。电极63针对各像素彼此分离地形成，并且上层电极63与光电转换部61接触，下层电极63与基板12的背面接触。电极63例如由Al、Cu、W等形成。
[0283]在本实施方案中，光电转换部61由具有遮光性的有机材料形成。光电转换部61可以在全部像素共同中由吸收可见光区域的所有波长的光的有机材料形成，或者可以由针对各像素吸收不同波长的光的有机材料形成。如前面提到的，由于电子迁移率在有机材料内部很低，因此在由有机材料形成的光电转换部61中产生的电子在水平方向上的迁移率很低。因此，像素之间的隔离部是不需要的。
[0284]在本实施方案的固态成像装置78中，在光电转换部61中生成的信号电荷(电子)经由电极63移向第一电荷累积部52,在光电转换部61中生成的空穴直接地朝向透明电极57移动。然后，在第一电荷累积部52中累积的信号电荷按类似于第一实施方案的方式被读出。
[0285]在本实施方案中，光电转换部61兼用作遮光膜；然而，本发明不限于此。例如，光电转换部61和电极63可以被组合以阻挡光进入第一电荷累积部52。本实施方案的固态成像装置78可以提供类似于第一实施方案的效果。
[0286]在本实施方案中，光电转换部61由有机材料形成；然而，光电转换部也可以由无机材料形成，如黄铜矿或硅化物化合物。在这种情况下，由无机材料构成的光电转换部贴合到电极63上。然而，在将光电转换部的无机材料贴合到电极63上的情况下，随后的热退火是必要的。可选择地，无机材料的光电转换部可以通过沉积等形成在电极63上。
[0287]<9.第九实施方案:在正面照射型的固态成像装置中在基板上经由电极层叠置光电转换部的例子>
[0288]接下来，对根据本公开第九实施方案的固态成像装置进行说明。由于根据本实施方案的固态成像装置的整体结构类似于图1所示的，因此省略了图示并且省略了重复说明。图27是本实施方案的固态成像装置79的主要部分的断面结构图。本实施方案的固态成像装置79是通过将第八实施方案的固态成像装置78的结构应用到正面照射型而获得的例子。在图27中，与图26相同的部分用相同的附图标记表示，并且不再重复说明。
[0289]在本实施方案中，设置有各像素晶体管的基板12的正面侧是光入射面，电极层62、光电转换部61、透明电极57、滤光层23和片上透镜24依次层叠在基板12的正面侧。在本实施方案中，传输路径67在从基板12的正面侧的深度方向上由η型半导体层形成，并且传输路径67连接到形成在基板12的背面侧上的第一电荷累积部18。然后，第一电荷累积部18和各像素晶体管被形成为在基板12的深度方向上层叠。
[0290]换句话说，在本实施方案的固态成像装置79中，包括在第二实施方案的固态成像装置71的“光电转换部17”中的η型半导体层14是包括在“传送路径67”中的η型半导体层14。在本实施方案中，包括在第一电荷累积部18中的η型半导体层的杂质浓度也比包括在传输路径67中的η型半导体层14的杂质浓度高。因此，形成能够使电子从传输路径67朝向第一电荷累积部18移动的电位梯度。
[0291]在本实施方案中，电极层62的下层电极63被形成为与传输路径67的上部接触，并且上层电极63被形成与光电转换部61接触。光电转换部61由针对各像素的吸收具有不同波长的光的有机材料形成。在本实施方案中，吸收红色波长的光的光电转换部(R)61形成在透过红色波长的滤光层(R)23的下方。吸收绿色波长的光的光电转换部(G)61形成在透过绿色波长的滤光层(G)23的下方。尽管未示出，但是吸收蓝色波长的光的光电转换部(B) 61形成在透过蓝色波长的滤光层(B) 23的下方。
[0292]在本实施方案中，只有具有预定波长的光透过滤光层23，其他波长的光被吸收。接下来，透过光的在对应的光电转换部61被吸收。因此，通过各光电转换部61和其上形成的滤光层23的组合,阻挡向基板12入射的光。这样抑制了光入射到基板12并且噪声降低。本实施方案提供了类似于根据第一和第二实施方案的固态成像装置的效果。
[0293]<10.第十实施方案:在基板上叠置三层光电转换膜的例子>
[0294]接下来，对根据本公开第十实施方案的固态成像装置进行说明。由于根据本实施方案的固态成像装置的整体结构类似于图1所示的，因此省略了图示并且省略了重复说明。图28是本实施方案的固态成像装置80的主要部分的截面结构图。本实施方案的固态成像装置80与第九实施方案的固态成像装置79的不同之处在于光电转换部的结构。在图28中，与图27相同的部分用相同的附图标记表示，并且不再重复说明。
[0295]在本实施方案中，通过在光入射方向上叠置3层获得光电转换部65:吸收红色波长的光的红色光电转换膜65R ;透过绿色波长的光的绿色光电转换膜65G ;和吸收蓝色波长的光的蓝色光电转换膜65B。
[0296]在本实施方案中，滤光层23经由透明电极57设置在光电转换部65的上方。因此，由红色光电转换膜65R、绿色光电转换膜65G和蓝色光电转换膜65B接收透过滤光层23的光。例如，在滤光层23中透过红色滤光层的红色光由红色光电转换膜65R接收，并进行光电转换。此外，在滤光层23中透过绿色滤光层的绿色光由绿色光电转换膜65G接收，并进行光电转换。此外，在滤光层23中透过蓝色滤光层的蓝色光由蓝色光电转换膜65R接收，并进行光电转换。
[0297]在上面的描述中，红色光电转换膜65R、绿色光电转换膜65G和蓝色光电转换膜65B按类似于第九实施方案的方式由有机材料形成。可选择地，可以使用无机材料，如黄铜矿系材料。通过叠置的多个光电转换膜65B、65G、65R的组合，进入基板12的入射光被阻断。
[0298]在本实施方案中，进入基板12的入射光被多个光电转换膜65B、65G和65R阻断；因此，可以实现像素的小型化，噪声可以被防止，因此，所拍摄的图像的图像质量可以按类似于其他实施方案的方式改进。在本实施方案中，由于光电转换部65不必要针对各像素分离，因此制造步骤可以减少。在本实施方案中，可以获得类似于第一实施方案的效果。
[0299]上面已经描述了第一至第十实施方案的固态成像装置；此外，这些可以适宜地组合。尽管上述实施方案(第六实施方案的第二变形例除外)已经描述了读出作为信号电荷的电子的结构，但是本发明不限于此。“空穴”可以作为信号电荷被读出。在这种情况下，在各实施方案中的各部分的导电型相反构成，以形成P信道型MOS晶体管作为各像素晶体管，使得“空穴”可以作为信号电荷被读出。
[0300]尽管在上述实施方案中，第二导电型(例如，P型)的阱形成在第一导电型(例如，η型)的硅基板中，并且第一导电型(例如，η型)的杂质区域形成在该阱中；然而，本公开不限于此。例如，第一导电型(例如，η型)的杂质区域可以形成在第二导电型(例如，ρ型)的硅基板中。
[0301]本公开不仅适用于通过检测入射的可见光的量的分布来捕获图像的固态成像装置，而且适用于红外线、X射线或粒子的入射的量的分布来捕获图像的固态成像装置。在广义上，本公开适用于通过检测包括压力和静电电容的其他物理量的分布来捕获图像的全部固态成像装置(物理量分布检测器)，如指纹检测传感器。
[0302]此外，本公开不限于通过逐行顺次扫描各单元像素而从像素部的各单元像素读出图像信号的固态成像装置。本公开适用于选择像素单元中的任意像素并从选择的像素读出像素单元中的信号的XY寻址型的固态成像装置。固态成像装置可以是一个芯片的形式，或者可以是具有成像功能的封装的模块状的形式(其包括像素部、信号处理部或光学系统)。
[0303]本公开不限于适用于固态成像装置，而且可以适用于其他成像装置。成像装置是指一种相机系统，例如数字静态相机或数字摄影机，或者具有成像功能的电子设备，如移动电话。
[0304]<11.第H 实施方案:电子设备〉
[0305]接下来，对根据本公开第十一实施方案的电子设备进行说明。图29是根据本公开第十一实施方案的电子设备200的示意性结构图。本实施方案描述了其中根据本公开第一实施方案的固态成像装置I用于电子设备(数字摄影机)的例子。
[0306]本实施方案的电子设备200包括固态成像装置1、光学透镜210、快门装置211、驱动电路212和信号处理电路213。
[0307]光学透镜210在固态成像装置I的成像面上形成来自被写体的像光(入射光)的图像。因此，信号电荷在固态成像装置I内累积一定期间。快门装置211控制在固态成像装置I中的光照射期间和遮光期间。驱动电路212供给在固态成像装置I中控制信号电荷的传输操作和快门装置211的操作的驱动信号。利用从驱动电路212供给的驱动信号(定时信号)，进行固态成像装置I的信号传输。信号处理电路213进行各种信号处理。进行过信号处理的视频信号被存储在诸如存储器等存储介质中或输出到监视器。
[0308]在本实施方案中，电子设备200可以具有在固态成像装置I中减小的像素面积；因此，可以实现电子设备200的小型化。此外，图像质量提高。
[0309]固态成像装置I可以适用的电子设备200不限于数字摄影机，固态成像装置I可以适用于数字静态相机和诸如移动电话等移动设备的相机模块。
[0310]尽管本实施方案已经描述了其中第一实施方案的固态成像装置I用于电子设备的结构，但是根据第二~第十实施方案任一个制造的固态成像装置同样可以使用。
[0311]本公开可以具有以下的构成。
[0312](I) 一种固态成像装置，包括:
[0313]基板；
[0314]生成对应于光量的信号电荷的光电转换部；
[0315]设置在所述基板上并将所述信号电荷转换成电压的浮动扩散部；
[0316]设置在所述基板上并累积在所述光电转换部中生成的信号电荷的第一电荷累积部;
[0317]在基板厚度方向上设置在第一电荷累积部上并与第一电荷累积部电气隔离形成的第二电荷累积部；
[0318]包括埋设在所述基板中的第一传输栅极的纵型的第一传输晶体管，第一传输栅极的深度从设有第二电荷累积部的基板表面到达第一电荷累积部；和
[0319]将第二电荷累积部中累积的信号电荷传输到所述浮动扩散部的第二传输晶体管。
[0320](2)根据(I)所述的固态成像装置，其中在所述基板的光入射侧上形成使至少第二电荷累积部和所述浮动扩散部遮光的遮光膜。
[0321](3)根据⑴或⑵所述的固态成像装置，其中所述光电转换部叠置在所述基板的光入射侧上。
[0322](4)根据⑴~(3)中任一项所述的固态成像装置，其中所述光电转换部兼用作所述遮光膜。
[0323](5)根据⑴~(4)中任一项所述的固态成像装置，其中所述光电转换部含有黄铜矿系化合物。
[0324](6)根据(I)~(5)中任一项所述的固态成像装置，还包括针对各像素隔离所述光电转换部的像素隔离部，其中所述像素隔离部由杂质浓度或杂质组成被控制成在相邻的光电转换部之间形成势垒的化合物半导体形成。
[0325](7)根据(I)~(6)中任一项所述的固态成像装置，还包括使所述光电转换部和第一电荷累积部复位的复位晶体管，其中所述复位晶体管包括具有埋设在所述基板中的复位栅电极的纵型的复位晶体管，所述复位栅电极的深度从所述基板表面到达第一电荷累积部。
[0326](8)根据⑴~(4)中任一项所述的固态成像装置，其中所述光电转换部由硅化物系化合物形成。[0327](9)根据⑴?(4)中任一项所述的固态成像装置，其中所述光电转换部由有机材料形成。
[0328](10)根据(I)?(9)中任一项所述的固态成像装置，其中:所述光电转换部和所述基板经由电极彼此连接；和所述光电转换部和所述电极使所述基板遮光。
[0329](11)根据⑴?⑶中任一项所述的固态成像装置，其中所述光电转换部形成为与所述基板晶格匹配。
[0330](12)根据(I)?(5)中任一项所述的固态成像装置，其中所述光电转换部在光入射侧或基板侧设有中间层。
[0331](13)根据(12)所述的固态成像装置，其中所述中间层被形成为具有在所述基板的电子亲和势和所述光电转换部的电子亲和势之间的电子亲和势。
[0332](14)根据(12)所述的固态成像装置，其中所述中间层由导电型与所述光电转换部相反的材料形成。
[0333](15)根据(I)?(3)中任一项所述的固态成像装置，其中所述光电转换部由在所述基板内形成有pn结的光电二极管形成。
[0334](16)根据(15)所述的固态成像装置，其中在所述光电转换部中生成的信号电荷利用由于在所述光电转换部和第一电荷累积部之间的杂质浓度造成的电位梯度而朝向第一电荷累积部移动。
[0335](17)根据(15)所述的固态成像装置，还包括在设有第一电荷累积部的区域中形成在所述基板上的传输电极，其中当所述传输电极施加电压时，在所述光电转换部中生成的信号电荷朝向第一电荷累积部移动。
[0336](18)根据(15)?(17)中任一项所述的固态成像装置，还包括使所述光电转换部和第一电荷累积部复位的复位晶体管，其中所述复位晶体管包括具有埋设在所述基板中的复位栅电极的纵型的复位晶体管，所述复位栅电极的深度从所述基板表面到达第一电荷累积部。
[0337](19)根据(I)?(18)中任一项所述的固态成像装置，包括多个像素，各像素包括所述光电转换部、所述浮动扩散部、第一电荷累积部、第二电荷累积部、第一传输晶体管和第二传输晶体管，其中:所述像素以二维阵列状排列；第一电荷累积部中累积的信号电荷在全部像素中同时传输到第二电荷累积部；和第二电荷累积部中保持的信号电荷针对每行传输到所述浮动扩散部。
[0338](20) 一种固态成像装置的驱动方法，所述固态成像装置包括具有二维阵列状排列的像素的像素区域，各像素包括:
[0339]生成对应于光量的信号电荷的光电转换部；
[0340]设置在所述基板上并将所述信号电荷转换成电压的浮动扩散部；
[0341]设置在所述基板上并累积在所述光电转换部中生成的信号电荷的第一电荷累积部;
[0342]在基板厚度方向上设置在第一电荷累积部上并与第一电荷累积部电气隔离形成的第二电荷累积部；
[0343]包括埋设在所述基板中的第一传输栅极的纵型的第一传输晶体管，第一传输栅极的深度从设有第二电荷累积部的基板表面到达第一电荷累积部；和[0344]将第二电荷累积部中累积的信号电荷传输到所述浮动扩散部的第二传输晶体管，其中:
[0345]通过打开第一传输晶体管，将第一电荷累积部和光电转换部中累积的信号电荷在全部像素中同时传输到第二电荷累积部；和
[0346]通过打开第二传输晶体管，针对每行读出第二电荷累积部中保持的信号电荷。
[0347](21) —种电子设备，包括:
[0348]光学透镜；
[0349]通过所述光学透镜汇集的光入射到其上的固态成像装置，其包括基板；生成对应于光量的信号电荷的光电转换部；设置在所述基板上并将所述信号电荷转换成电压的浮动扩散部；设置在所述基板上并累积在所述光电转换部中生成的信号电荷的第一电荷累积部；在基板厚度方向上设置在第一电荷累积部上并与第一电荷累积部电气隔离形成的第二电荷累积部；包括埋设在所述基板中的第一传输栅极的纵型的第一传输晶体管；第一传输栅极的深度从设有第二电荷累积部的基板表面到达第一电荷累积部；和将第二电荷累积部中累积的信号电荷传输到所述浮动扩散部的第二传输晶体管；和
[0350]处理从所述固态成像装置输出的输出信号的信号处理电路。
[0351]附图标记说明
[0352]I固态成像装置 2像素
[0353]3像素区域4垂直驱动电路
[0354]5 列信号处理电路6水平驱动电路
[0355]7 输出电路8控制电路
[0356]9 垂直信号线10水平信号线
[0357]11，12基板13阱区域
[0358]14 η型半导体层 15 ρ型半导体层
[0359]16 P型半导体层 17光电转换部
[0360]18第一电荷累积部19 P型半导体层
[0361]20像素隔离部 21绝缘膜
[0362]22遮光膜23滤光层
[0363]24片上透镜25第二电荷累积部
[0364]26 ρ型半导体层 27第一传输栅极
[0365]28栅极绝缘膜 29，35源极/漏极区域
[0366]30第二复位栅电极31 η型半导体层
[0367]32第二传输栅极 33第一复位栅电极
[0368] 34浮动扩散部
【权利要求】
1.一种固态成像装置，包括: 基板； 生成对应于光量的信号电荷的光电转换部； 设置在所述基板上并将所述信号电荷转换成电压的浮动扩散部； 设置在所述基板上并累积在所述光电转换部中生成的信号电荷的第一电荷累积部；在基板厚度方向上设置在第一电荷累积部上并与第一电荷累积部电气隔离形成的第二电荷累积部； 包括埋设在所述基板中的第一传输栅极的纵型的第一传输晶体管，第一传输栅极的深度从设有第二电荷累积部的基板表面到达第一电荷累积部；和 将第二电荷累积部中累积的信号电荷传输到所述浮动扩散部的第二传输晶体管。
2.如权利要求1所述的固态成像装置，其中在所述基板的光入射侧上形成使至少第二电荷累积部和所述浮动扩散部遮光的遮光膜。
3.如权利要求2所述的固态成像装置，其中所述光电转换部叠置在所述基板的光入射侧上。
4.如权利要求3所述的固态成像装置，其中所述光电转换部兼用作所述遮光膜。
5.如权利要求4所述的固态成像装置，其中所述光电转换部含有黄铜矿系化合物。
6.如权利要求5所述的固态成像装置，还包括针对各像素隔离所述光电转换部的像素隔离部，其中所述像素隔离部由杂质浓度或杂质组成被控制成在相邻的光电转换部之间形成势垒的化合物半导体形成。
7.如权利要求6所述的固态成像装置，还包括使所述光电转换部和第一电荷累积部复位的复位晶体管，其中所述复位晶体管包括具有埋设在所述基板中的复位栅电极的纵型的复位晶体管，所述复位栅电极的深度从所述基板表面到达第一电荷累积部。
8.如权利要求1所述的固态成像装置，包括多个像素，各像素包括所述光电转换部、所述浮动扩散部、第一电荷累积部、第二电荷累积部、第一传输晶体管和第二传输晶体管，其中: 所述像素以二维阵列状排列； 第一电荷累积部中累积的信号电荷在全部像素中同时传输到第二电荷累积部；和 第二电荷累积部中保持的信号电荷针对每行传输到所述浮动扩散部。
9.如权利要求5所述的固态成像装置，其中所述光电转换部由硅化物系化合物形成。
10.如权利要求5所述的固态成像装置，其中所述光电转换部由有机材料形成。
11.如权利要求10所述的固态成像装置，其中: 所述光电转换部和所述基板经由电极彼此连接；和 所述光电转换部和所述电极使所述基板遮光。
12.如权利要求6所述的固态成像装置，其中所述光电转换部形成为与所述基板晶格匹配。
13.如权利要求6所述的固态成像装置，其中所述光电转换部在光入射侧或基板侧设有中间层。
14.如权利要求13所述的固态成像装置，其中所述中间层被形成为具有在所述基板的电子亲和势和所述光电转换部的电子亲和势之间的电子亲和势。
15.如权利要求13所述的固态成像装置，其中所述中间层由导电型与所述光电转换部相反的材料形成。
16.如权利要求3所述的固态成像装置，其中所述光电转换部由在所述基板内形成有pn结的光电二极管形成。
17.如权利要求16所述的固态成像装置，其中在所述光电转换部中生成的信号电荷利用由于在所述光电转换部和第一电荷累积部之间的杂质浓度造成的电位梯度而朝向第一电荷累积部移动。
18.如权利要求16所述的固态成像装置，还包括在设有第一电荷累积部的区域中形成在所述基板上的传输电极，其中当所述传输电极施加电压时，在所述光电转换部中生成的信号电荷朝向第一电荷累积部移动。
19.一种固态成像 装置的驱动方法，所述固态成像装置包括具有二维阵列状排列的像素的像素区域，各像素包括: 生成对应于光量的信号电荷的光电转换部； 设置在所述基板上并将所述信号电荷转换成电压的浮动扩散部； 设置在所述基板上并累积在所述光电转换部中生成的信号电荷的第一电荷累积部；在基板厚度方向上设置在第一电荷累积部上并与第一电荷累积部电气隔离形成的第二电荷累积部； 包括埋设在所述基板中的第一传输栅极的纵型的第一传输晶体管，第一传输栅极的深度从设有第二电荷累积部的基板表面到达第一电荷累积部；和 将第二电荷累积部中累积的信号电荷传输到所述浮动扩散部的第二传输晶体管，其中: 通过打开第一传输晶体管，将第一电荷累积部和光电转换部中累积的信号电荷在全部像素中同时传输到第二电荷累积部；和 通过打开第二传输晶体管，针对每行读出第二电荷累积部中保持的信号电荷。
20.—种电子设备,包括: 光学透镜； 通过所述光学透镜汇集的光入射到其上的固态成像装置，其包括基板；生成对应于光量的信号电荷的光电转换部；设置在所述基板上并将所述信号电荷转换成电压的浮动扩散部；设置在所述基板上并累积在所述光电转换部中生成的信号电荷的第一电荷累积部；在基板厚度方向上设置在第一电荷累积部上并与第一电荷累积部电气隔离形成的第二电荷累积部；包括埋设在所述基板中的第一传输栅极的纵型的第一传输晶体管；第一传输栅极的深度从设有第二电荷累积部的基板表面到达第一电荷累积部；和将第二电荷累积部中累积的信号电荷传输到所述浮动扩散部的第二传输晶体管；和处理从所述固态成像装置输出的输出信号的信号处理电路。
【文档编号】H01L27/146GK103959467SQ201280059505
【公开日】2014年7月30日 申请日期:2012年12月4日 优先权日:2011年12月12日
【发明者】户田淳 申请人:索尼公司